JPH06120407A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06120407A JPH06120407A JP4265798A JP26579892A JPH06120407A JP H06120407 A JPH06120407 A JP H06120407A JP 4265798 A JP4265798 A JP 4265798A JP 26579892 A JP26579892 A JP 26579892A JP H06120407 A JPH06120407 A JP H06120407A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor device
- transistor element
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 この発明は、リードフレームのタイバ部をカ
ットする際にリードフレームに作用する応力を緩和し、
半導体素子および受動部品のクラックや剥離の発生を防
止し、信頼性を向上できる半導体装置を得ることを目的
とする。 【構成】 リードフレーム１は、インナーリード１ｂの
厚みをアウターリード１ｃの厚みより厚く形成されてい
る。トランジスタ素子２および半導体素子３がそれぞれ
リードフレーム１のトランジスタ素子搭載部１ａおよび
インナーリード１ｂにダイボンディングされ、金線７に
より所望のインナーリード１ｂにワイヤボンディングさ
れている。チップ抵抗素子４は所望のインナーリード１
ｂ間に半田６により接合されている。この状態で封止樹
脂８によりモールディングされ、その後タイバ部５がカ
ットされて半導体装置を作製している。
ットする際にリードフレームに作用する応力を緩和し、
半導体素子および受動部品のクラックや剥離の発生を防
止し、信頼性を向上できる半導体装置を得ることを目的
とする。 【構成】 リードフレーム１は、インナーリード１ｂの
厚みをアウターリード１ｃの厚みより厚く形成されてい
る。トランジスタ素子２および半導体素子３がそれぞれ
リードフレーム１のトランジスタ素子搭載部１ａおよび
インナーリード１ｂにダイボンディングされ、金線７に
より所望のインナーリード１ｂにワイヤボンディングさ
れている。チップ抵抗素子４は所望のインナーリード１
ｂ間に半田６により接合されている。この状態で封止樹
脂８によりモールディングされ、その後タイバ部５がカ
ットされて半導体装置を作製している。
Description
【０００１】
【産業上の利用分野】この発明は、リードフレーム上に
トランジスタ素子、半導体素子および受動部品を搭載
し、一体樹脂成形して、チップ部品複合化した、いわゆ
るＭＣＰ（Multi Chip Package)の半導体装置に関し、
特にリードフレームのタイバ部のカット時に生じる応力
を吸収できる半導体装置のリードフレーム構造に関する
ものである。
トランジスタ素子、半導体素子および受動部品を搭載
し、一体樹脂成形して、チップ部品複合化した、いわゆ
るＭＣＰ（Multi Chip Package)の半導体装置に関し、
特にリードフレームのタイバ部のカット時に生じる応力
を吸収できる半導体装置のリードフレーム構造に関する
ものである。
【０００２】
【従来の技術】図５および図６はそれぞれ従来の半導体
装置における樹脂封止前および樹脂封止後の状態を示す
斜視図、図７は図６のＶＩＩ−ＶＩＩ線に沿った断面図
であり、図において１はリードフレームであり、このリ
ードフレーム１はシリコン基板上にパワートランジスタ
が構成されたトランジスタ素子２を搭載するトランジス
タ素子搭載部１ａ、トランジスタ素子２を制御する半導
体素子３および受動部品としてのチップ抵抗素子４を搭
載するインナーリード１ｂおよび外部との電気信号のや
り取りを行うアウターリード１ｃからなり、トランジス
タ素子搭載部１ａの厚みを厚く、インナーリード１ｂお
よびアウターリード１ｃの厚みを一様に構成し、それぞ
れタイバ部５により結合されている。６はチップ抵抗素
子４をリードフレーム１上に接合する半田、７はボンデ
ィング用のワイヤとしての金線、８は封止樹脂である。
装置における樹脂封止前および樹脂封止後の状態を示す
斜視図、図７は図６のＶＩＩ−ＶＩＩ線に沿った断面図
であり、図において１はリードフレームであり、このリ
ードフレーム１はシリコン基板上にパワートランジスタ
が構成されたトランジスタ素子２を搭載するトランジス
タ素子搭載部１ａ、トランジスタ素子２を制御する半導
体素子３および受動部品としてのチップ抵抗素子４を搭
載するインナーリード１ｂおよび外部との電気信号のや
り取りを行うアウターリード１ｃからなり、トランジス
タ素子搭載部１ａの厚みを厚く、インナーリード１ｂお
よびアウターリード１ｃの厚みを一様に構成し、それぞ
れタイバ部５により結合されている。６はチップ抵抗素
子４をリードフレーム１上に接合する半田、７はボンデ
ィング用のワイヤとしての金線、８は封止樹脂である。
【０００３】このように構成された従来の半導体装置を
組み立てるには、まず、例えば銅合金をプレス成形して
リードフレーム１を形成する。ついで、トランジスタ素
子搭載部１ａおよびインナーリード１ｂ上にそれぞれト
ランジスタ素子２および半導体素子３をダイボンディン
グする。また、所望のインナーリード１ｂ間にチップ抵
抗素子４を半田６により接合する。つぎに、トランジス
タ素子２および半導体素子３の電極パッドと所望のイン
ナーリード１ｂとの間を金線７を用いてワイヤボンディ
ングして、図５に示すように、トランジスタ素子２、半
導体素子３およびチップ抵抗素子５がリードフレーム１
上に搭載される。
組み立てるには、まず、例えば銅合金をプレス成形して
リードフレーム１を形成する。ついで、トランジスタ素
子搭載部１ａおよびインナーリード１ｂ上にそれぞれト
ランジスタ素子２および半導体素子３をダイボンディン
グする。また、所望のインナーリード１ｂ間にチップ抵
抗素子４を半田６により接合する。つぎに、トランジス
タ素子２および半導体素子３の電極パッドと所望のイン
ナーリード１ｂとの間を金線７を用いてワイヤボンディ
ングして、図５に示すように、トランジスタ素子２、半
導体素子３およびチップ抵抗素子５がリードフレーム１
上に搭載される。
【０００４】その後、封止樹脂８、例えばエポキシ樹脂
を用いて、図６に示すように、モールディングする。こ
の時、トランジスタ素子搭載部１ａの底面は封止樹脂８
から露呈するようにモールディングされている。さら
に、タイバ部５をカットして、トランジスタ素子２、半
導体素子３およびチップ抵抗素子４が１パッケージに複
合化された半導体装置が得られる。
を用いて、図６に示すように、モールディングする。こ
の時、トランジスタ素子搭載部１ａの底面は封止樹脂８
から露呈するようにモールディングされている。さら
に、タイバ部５をカットして、トランジスタ素子２、半
導体素子３およびチップ抵抗素子４が１パッケージに複
合化された半導体装置が得られる。
【０００５】つぎに、上記従来の半導体装置の動作につ
いて説明する。半導体素子３は、トランジスタ素子２の
通電電流をチップ抵抗素子４の両端の電圧を検出するこ
とにより、トランジスタ電流をコントロールする。ま
た、トランジスタ素子２はパワー素子であるので通電す
ることによりトランジスタ素子２で発熱するが、この熱
はトランジスタ素子搭載部１ａの底面から放熱される。
いて説明する。半導体素子３は、トランジスタ素子２の
通電電流をチップ抵抗素子４の両端の電圧を検出するこ
とにより、トランジスタ電流をコントロールする。ま
た、トランジスタ素子２はパワー素子であるので通電す
ることによりトランジスタ素子２で発熱するが、この熱
はトランジスタ素子搭載部１ａの底面から放熱される。
【０００６】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、タイバ部５をカットす
る際に生じる引っ張り力が、アウターリード１ｃを介し
てインナーリード１ｂに加わり、インナーリード１ｂ上
に搭載された半導体素子３およびインナーリード１ｂ間
に搭載されたチップ抵抗素子４にクラックを発生させ、
あるいは半導体素子３およびチップ抵抗素子４の剥離を
発生させ、半導体装置の動作の信頼性を低下させるとい
う課題があった。
上のように構成されているので、タイバ部５をカットす
る際に生じる引っ張り力が、アウターリード１ｃを介し
てインナーリード１ｂに加わり、インナーリード１ｂ上
に搭載された半導体素子３およびインナーリード１ｂ間
に搭載されたチップ抵抗素子４にクラックを発生させ、
あるいは半導体素子３およびチップ抵抗素子４の剥離を
発生させ、半導体装置の動作の信頼性を低下させるとい
う課題があった。
【０００７】この発明は、上記のような課題を解決する
ためになされたもので、タイバ部をカットする際に生じ
る引っ張り力によるインナーリード側への応力を低減
し、搭載される半導体素子および受動部品のクラックあ
るいは剥離を防止して、信頼性に優れた半導体装置を得
ることを目的とする。
ためになされたもので、タイバ部をカットする際に生じ
る引っ張り力によるインナーリード側への応力を低減
し、搭載される半導体素子および受動部品のクラックあ
るいは剥離を防止して、信頼性に優れた半導体装置を得
ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置は、リードフレームのトランジスタ素子搭載部上にト
ランジスタ素子を搭載し、リードフレームのインナーリ
ード上にトランジスタ素子を制御する半導体素子および
受動部品を搭載し、封止樹脂により一体樹脂成形された
半導体装置において、半導体素子および受動部品を搭載
したインナーリードの剛性を、封止樹脂より外部に導出
されるリードフレームのアウターリードの剛性に対して
大きくするものである。
置は、リードフレームのトランジスタ素子搭載部上にト
ランジスタ素子を搭載し、リードフレームのインナーリ
ード上にトランジスタ素子を制御する半導体素子および
受動部品を搭載し、封止樹脂により一体樹脂成形された
半導体装置において、半導体素子および受動部品を搭載
したインナーリードの剛性を、封止樹脂より外部に導出
されるリードフレームのアウターリードの剛性に対して
大きくするものである。
【０００９】
【作用】この発明においては、半導体素子および受動部
品を搭載したリードフレームのインナーリードの剛性を
アウターリードの剛性に対して大きくしているので、リ
ードフレームのタイバ部をカットする際に生じる引っ張
り力によりアウターリードを介してインナーリードに作
用しようとする応力は、インナーリードとアウターリー
ドとの剛性の差により低減され、インナーリード上に搭
載される半導体素子および受動部品への影響が低減され
る。
品を搭載したリードフレームのインナーリードの剛性を
アウターリードの剛性に対して大きくしているので、リ
ードフレームのタイバ部をカットする際に生じる引っ張
り力によりアウターリードを介してインナーリードに作
用しようとする応力は、インナーリードとアウターリー
ドとの剛性の差により低減され、インナーリード上に搭
載される半導体素子および受動部品への影響が低減され
る。
【００１０】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１および図２はそれぞれこの発明の実施例
１を示す半導体装置における樹脂封止前および樹脂封止
後の状態の斜視図、図３は図２のＩＩＩ−ＩＩＩ線に沿
った断面図であり、図において図５乃至図７に示した従
来の半導体装置と同一または相当部分には同一符号を付
し、その説明を省略する。
る。 実施例１．図１および図２はそれぞれこの発明の実施例
１を示す半導体装置における樹脂封止前および樹脂封止
後の状態の斜視図、図３は図２のＩＩＩ−ＩＩＩ線に沿
った断面図であり、図において図５乃至図７に示した従
来の半導体装置と同一または相当部分には同一符号を付
し、その説明を省略する。
【００１１】この実施例１による半導体装置は、リード
フレーム１のインナーリード１ｂの厚みをアウターリー
ド１ｃの厚みに比べて厚く形成し、インナーリード１ｂ
の剛性をアウターリード１ｃの剛性に対して大きく構成
している。なお、他の構成は、図５乃至図７に示した従
来の半導体装置と同じ構成である。
フレーム１のインナーリード１ｂの厚みをアウターリー
ド１ｃの厚みに比べて厚く形成し、インナーリード１ｂ
の剛性をアウターリード１ｃの剛性に対して大きく構成
している。なお、他の構成は、図５乃至図７に示した従
来の半導体装置と同じ構成である。
【００１２】このように構成された上記実施例１によれ
ば、封止樹脂８でモールディングした後、タイバ部５を
カットする際にリードフレーム１に作用する引っ張り力
は、インナーリード１ｂとアウターリード１ｃとの剛性
の違いにより、インナーリード１ｂとアウターリード１
ｃとの段差部で吸収され、半導体素子３およびチップ抵
抗素子４のインナーリード１ｂ搭載部面の変形が低減さ
れる。
ば、封止樹脂８でモールディングした後、タイバ部５を
カットする際にリードフレーム１に作用する引っ張り力
は、インナーリード１ｂとアウターリード１ｃとの剛性
の違いにより、インナーリード１ｂとアウターリード１
ｃとの段差部で吸収され、半導体素子３およびチップ抵
抗素子４のインナーリード１ｂ搭載部面の変形が低減さ
れる。
【００１３】したがって、上記実施例１によれば、半導
体素子３およびチップ抵抗素子４にクラックが発生した
り、半導体素子３およびチップ抵抗素子４が接合部から
剥離したりすることが防止でき、動作の信頼性を向上す
ることができるという効果がある。
体素子３およびチップ抵抗素子４にクラックが発生した
り、半導体素子３およびチップ抵抗素子４が接合部から
剥離したりすることが防止でき、動作の信頼性を向上す
ることができるという効果がある。
【００１４】実施例２．上記実施例１では、半導体素子
３およびチップ抵抗素子４を搭載するインナーリード１
ｂの厚みをアウターリード１ｃの厚みより厚くして、イ
ンナーリード１ｂの剛性をアウターリード１ｃの剛性に
対して大きくするものとしているが、この実施例２で
は、図４に示すように、インナーリード１ｂとアウター
リード１ｃとの厚みを一様とし、インナーリード１ｂの
半導体素子３およびチップ抵抗素子４搭載部下面に金属
またはセラミック等からなる板９を張り付け、インナー
リード１ｂの剛性をアウターリード１ｃの剛性に対して
大きくするものとし、同様の効果を奏する。
３およびチップ抵抗素子４を搭載するインナーリード１
ｂの厚みをアウターリード１ｃの厚みより厚くして、イ
ンナーリード１ｂの剛性をアウターリード１ｃの剛性に
対して大きくするものとしているが、この実施例２で
は、図４に示すように、インナーリード１ｂとアウター
リード１ｃとの厚みを一様とし、インナーリード１ｂの
半導体素子３およびチップ抵抗素子４搭載部下面に金属
またはセラミック等からなる板９を張り付け、インナー
リード１ｂの剛性をアウターリード１ｃの剛性に対して
大きくするものとし、同様の効果を奏する。
【００１５】なお、上記各実施例では、受動部品として
チップ抵抗素子４を用いるものとして説明しているが、
受動部品は抵抗素子に限らず、例えばコンデンサ素子、
コイル素子であってもよい。
チップ抵抗素子４を用いるものとして説明しているが、
受動部品は抵抗素子に限らず、例えばコンデンサ素子、
コイル素子であってもよい。
【００１６】
【発明の効果】以上のようにこの発明によれば、リード
フレームのトランジスタ素子搭載部上にトランジスタ素
子を搭載し、リードフレームのインナーリード上にトラ
ンジスタ素子を制御する半導体素子および受動部品を搭
載し、封止樹脂により一体樹脂成形された半導体装置に
おいて、半導体素子および受動部品を搭載したインナー
リードの剛性を、封止樹脂より外部に導出されるリード
フレームのアウターリードの剛性に対して大きくしてい
るので、リードフレームのタイバ部をカットする際に生
じる引っ張り力によりインナーリードの半導体素子およ
び受動部品の搭載部に作用する応力が低減され、半導体
素子および受動部品のクラックや剥離の発生が抑えら
れ、信頼性の向上を図ることができる半導体装置が得ら
れる効果がある。
フレームのトランジスタ素子搭載部上にトランジスタ素
子を搭載し、リードフレームのインナーリード上にトラ
ンジスタ素子を制御する半導体素子および受動部品を搭
載し、封止樹脂により一体樹脂成形された半導体装置に
おいて、半導体素子および受動部品を搭載したインナー
リードの剛性を、封止樹脂より外部に導出されるリード
フレームのアウターリードの剛性に対して大きくしてい
るので、リードフレームのタイバ部をカットする際に生
じる引っ張り力によりインナーリードの半導体素子およ
び受動部品の搭載部に作用する応力が低減され、半導体
素子および受動部品のクラックや剥離の発生が抑えら
れ、信頼性の向上を図ることができる半導体装置が得ら
れる効果がある。
【図１】この発明の実施例１を示す半導体装置における
樹脂封止前の状態の斜視図である。
樹脂封止前の状態の斜視図である。
【図２】この発明の実施例１を示す半導体装置における
樹脂封止後の状態の斜視図である。
樹脂封止後の状態の斜視図である。
【図３】図２のＩＩＩ−ＩＩＩ線に沿った断面図であ
る。
る。
【図４】この発明の実施例２を示す半導体装置の断面図
である。
である。
【図５】従来の半導体装置における樹脂封止前の状態を
示す斜視図である。
示す斜視図である。
【図６】従来の半導体装置における樹脂封止後の状態を
示す斜視図である。
示す斜視図である。
【図７】図６のＶＩＩ−ＶＩＩ線に沿った断面図であ
る。
る。
１ リードフレーム １ａ トランジスタ素子搭載部 １ｂ インナーリード １ｃ アウターリード ２ トランジスタ素子 ３ 半導体素子 ４ チップ抵抗素子（受動部品） ８ 封止樹脂 ９ 板
Claims (1)
- 【請求項１】 リードフレームのトランジスタ素子搭載
部上にトランジスタ素子を搭載し、前記リードフレーム
のインナーリード上に前記トランジスタ素子を制御する
半導体素子および受動部品を搭載し、封止樹脂により一
体樹脂成形された半導体装置において、前記半導体素子
および受動部品を搭載した前記インナーリードの剛性
を、前記封止樹脂より外部に導出されるリードフレーム
のアウターリードの剛性に対して大きくしたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265798A JPH06120407A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265798A JPH06120407A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120407A true JPH06120407A (ja) | 1994-04-28 |
Family
ID=17422191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4265798A Pending JPH06120407A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018018952A (ja) * | 2016-07-28 | 2018-02-01 | 三菱電機株式会社 | 半導体装置 |
-
1992
- 1992-10-05 JP JP4265798A patent/JPH06120407A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018018952A (ja) * | 2016-07-28 | 2018-02-01 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483098A (en) | Drop-in heat sink package with window frame flag | |
| US5438021A (en) | Method of manufacturing a multiple-chip semiconductor device with different leadframes | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5710695A (en) | Leadframe ball grid array package | |
| US6133068A (en) | Increasing the gap between a lead frame and a semiconductor die | |
| US5338971A (en) | Electronic device structure with studs locating lead frame on backing plate | |
| US5032895A (en) | Semiconductor device and method of producing the same | |
| KR101443249B1 (ko) | 광학적 커플러 패키지 | |
| JPH11514149A (ja) | 熱特性が改善された電子パッケージ | |
| JPH06105721B2 (ja) | 半導体装置 | |
| US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
| JPH065401A (ja) | チップ型抵抗素子及び半導体装置 | |
| JPH0444347A (ja) | 半導体装置及びその製造方法 | |
| JPH06120406A (ja) | 半導体装置 | |
| JPH06120407A (ja) | 半導体装置 | |
| JP2908255B2 (ja) | 半導体装置 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH08115941A (ja) | 半導体装置 | |
| KR0159985B1 (ko) | 반도체 패키지 히트싱크구조 | |
| WO2023175861A1 (ja) | 半導体装置 | |
| KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
| KR102684854B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JPH06132457A (ja) | 半導体装置およびその製造方法 | |
| KR100281122B1 (ko) | 반도체패키지 | |
| JPH08316376A (ja) | 放熱部材及び該放熱部材を備えた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060207 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A02 | Decision of refusal |
Effective date: 20070306 Free format text: JAPANESE INTERMEDIATE CODE: A02 |