JPH06119471A - アナログ演算回路 - Google Patents

Abstract

(57)【要約】 【構成】 演算用のトランジスタQ1〜Q3はコレクタ及び
エミッタが相互に接続され、各ベースには入力端子１〜
３を通じ複数の入力信号電流の対数に比例した電圧がそ
れぞれ印加される。帰還回路FBはトランジスタQ1〜Q3の
コレクタ電流の総和がコレクタに接続された定電流源I1
の定電流に等しくなるようにそれらのエミッタに帰還を
かける。出力用のトランジスタQ10 のベース，エミッタ
はトランジスタQ1のベース，エミッタと接続されてお
り、この出力用のトランジスタQ10 のコレクタからトラ
ンジスタQ1のコレクタ電流と等しい電流が取り出され
る。この電流値は、入力端子１に印加される電圧の変換
元となった入力信号電流の全入力信号電流に対して占め
る割合に比例する。 【効果】 ソース（吐き出し）方向の定電流源I1を使用
して、アナログ演算回路の出力電流であるトランジスタ
Q10 のコレクタ電流として、シンク（吸い込み）方向の
電流を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＩＣ化するのに適したア
ナログ演算回路に関し、特に複数の入力信号電流の対数
に比例した電圧が入力されることにより、或る入力信号
電流が全体の入力信号電流に対して占める割合に比例し
た出力電流を発生するアナログ演算回路に関する。

【０００２】

【従来の技術】従来、この種のアナログ演算回路は、３
つの入力電流Iin1,Iin2,Iin3の対数に比例した電圧をそ
れぞれ入力し、そのうちの入力電流Iin1が全体の入力電
流に対して占める割合に比例した出力電流を発生するア
ナログ演算回路を例にすると、図５に示すように、各電
圧が印加される入力端子１，２，３にベースが接続され
ると共にエミッタが相互に接続された複数の演算用のト
ランジスタＱ２１〜Ｑ２３と、その相互接続されたエミ
ッタに接続されたシンク（吸い込み）方向の定電流源Ｉ
３とを備え、トランジスタＱ２２とトランジスタＱ２３
のコレクタを電源Ｖccに接続し、トランジスタＱ２１の
コレクタを出力端子４に接続する構成となっていた。

【０００３】

【発明が解決しようとする課題】ところで、図５のアナ
ログ演算回路では、出力端子４にシンク方向の出力電流
が発生するが、そのためには同じシンク方向の定電流源
Ｉ３を必要としている。従って、このアナログ演算回路
を含む装置内にソース（吐き出し）方向の定電流源を必
要とする別の回路が存在する場合、両方向の２種類の定
電流源が必要となる。

【０００４】例えば、この種のアナログ演算回路の出力
電流を２重積分型のＡ／Ｄ変換器の第１積分電流として
直接使用することが考えられるが、その場合、図５のア
ナログ演算回路ではその出力電流つまり第１積分電流は
シンク方向の電流であり、そのためにシンク方向の定電
流源Ｉ３を必要とするのに対し、第２積分電流は第１積
分電流と逆方向の電流でなければならないから、ソース
方向の第２積分電流を発生させるためにソース方向の定
電流源が必要である。このような場合、２つの定電流源
の間の相対ばらつきはＡ／Ｄ変換結果に誤差をもたらす
ので、２つの定電流源の間の整合性は重要である。しか
しながら、同じ定電流源からカレントミラー等で複数の
電流を取り出す場合に比べ、そのうちの一方を更にカレ
ントミラーによって反転するという場合は、アーリー効
果の問題もあり、整合性の劣化を招く。

【０００５】そこで本発明の目的は、この種のアナログ
演算回路においてシンク方向またはその逆のソース方向
の出力電流を、それとは方向が逆の定電流源を使用して
発生し得るようにすることにある。

【０００６】

【課題を解決するための手段】本発明は上記の目的を達
成するために、以下の（Ａ）または（Ｂ）のような構成
を採用している。

【０００７】（Ａ）それぞれのベースがそれぞれ異なる
入力端子に接続され、それぞれのコレクタが相互に接続
され、それぞれのエミッタが相互に接続された複数の演
算用トランジスタと、前記相互に接続されたコレクタに
定電流を供給する定電流源と、前記相互に接続されたコ
レクタの電圧を検出し、前記相互に接続されたエミッタ
に帰還をかける手段と、前記入力端子の１つにベースが
接続され、エミッタが前記相互に接続されたエミッタに
接続され、コレクタから演算出力が取り出される少なく
とも１つの出力トランジスタとを含む構成。

【０００８】（Ｂ）それぞれのエミッタがそれぞれ異な
る入力端子に接続され、それぞれのベースが相互に接続
され、それぞれのコレクタが相互に接続された複数の演
算用トランジスタと、前記相互に接続されたコレクタに
定電流を供給する定電流源と、前記相互に接続されたコ
レクタの電圧を検出し、前記相互に接続されたベースに
帰還をかける手段と、前記入力端子の１つにエミッタが
接続され、ベースが前記相互に接続されたベースに接続
され、コレクタから演算出力が取り出される少なくとも
１つの出力トランジスタとを含む構成。

【０００９】

【作用】構成（Ａ）のアナログ演算回路において、複数
の入力信号電流の対数に比例した電圧をそれぞれの入力
端子に印加すると、すなわち複数の演算用トランジスタ
の各々のベースの電圧差を入力信号電流の比の値の対数
に比例させると、演算用トランジスタにおいてもベース
電圧はコレクタ電流の対数に比例するから、それぞれの
コレクタ電流の比は入力信号電流の比と同一になる。そ
して、定電流源によりそれらのコレクタに定電流が印加
されており、更にそれらのコレクタ電圧を検出してコレ
クタ電流の総和が前記定電流に等しくなるように帰還が
かけられているため、それぞれの演算用トランジスタの
コレクタ電流の値は入力信号電流の絶対値によらず比の
値に比例する。但し、それぞれのコレクタは相互に接続
されており各々のコレクタ電流を取り出すことができな
いため、エミッタとベースとを該当する演算用トランジ
スタのエミッタとベースに接続した出力トランジスタを
追加し、この出力トランジスタのコレクタから該当する
演算用トランジスタのコレクタ電流と等しい値の電流を
取り出す。

【００１０】構成（Ｂ）のアナログ演算回路は、構成
（Ａ）のアナログ演算回路が演算用トランジスタ群に対
しベースを入力としエミッタに帰還をかけているのに対
し、エミッタを入力としベースに帰還をかけるもので、
構成（Ａ）とその基本的な作用は同じである。即ち、複
数の入力信号電流の対数に比例した電圧をそれぞれの入
力端子に印加すると、すなわち複数の演算用トランジス
タの各々のエミッタの電圧差を入力信号電流の比の値の
対数に比例させると、演算用トランジスタにおいてもベ
ース・エミッタ間のダイオード順方向電圧はその順方向
電流すなわちコレクタ電流の対数に比例するから、それ
ぞれのコレクタ電流の比は入力信号電流の比と同一にな
り、以下、構成（Ａ）のアナログ演算回路と同様にし
て、出力トランジスタのコレクタから該当する演算用ト
ランジスタのコレクタ電流と等しい電流が取り出され
る。

【００１１】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００１２】図１を参照すると、本発明の一実施例のア
ナログ演算回路は、それぞれのベースがそれぞれ異なる
入力端子１，２，３に接続され、それぞれのコレクタ並
びにエミッタが相互に接続された３つの演算用のトラン
ジスタＱ１，Ｑ２，Ｑ３と、電源Ｖccと上記のトランジ
スタ群のコレクタとの間に接続され、それらのコレクタ
に定電流を供給するソース（吐き出し）方向の定電流源
Ｉ１と、上記トランジスタ群のコレクタの電圧を検出し
てそれらのエミッタに帰還をかける帰還回路ＦＢと、入
力端子１にベースが接続され、エミッタが上記トランジ
スタ群のエミッタに接続され、コレクタが出力端子４に
接続された出力用のトランジスタＱ１０とを含んでい
る。

【００１３】また、帰還回路ＦＢは、コレクタがトラン
ジスタＱ１〜Ｑ３のエミッタに接続され、エミッタがグ
ランドに接続されたトランジスタＱ６と、ベースがトラ
ンジスタＱ１〜Ｑ３のコレクタに接続され、コレクタが
電源Ｖccに接続されたトランジスタＱ４と、エミッタが
トランジスタＱ４のエミッタに接続され、コレクタがト
ランジスタＱ６のベースに接続されたトランジスタＱ５
と、トランジスタＱ４のベースとトランジスタＱ６のベ
ースとの間に接続されたコンデンサＣ１と、電源Ｖccと
トランジスタＱ５のベースとの間に直列に接続されたダ
イオード接続の複数のトランジスタＱ７〜Ｑ９と、トラ
ンジスタＱ５のベースとグランドとの間に接続された抵
抗Ｒ１とで構成されている。

【００１４】なお、図１において、トランジスタＱ５は
ＰＮＰ型、それ以外のトランジスタは全てＮＰＮ型であ
る。

【００１５】図２は図１のアナログ演算回路への入力電
圧となる、入力信号電流の対数に比例した電圧を発生さ
せる回路の一例を示す。なお、図１のアナログ演算回路
の場合、図２に示したような回路が各入力端子１，２，
３毎に設けられる。

【００１６】以下、本実施例の動作を各図を参照して説
明する。

【００１７】図２の回路において、入力信号電流の値を
Iin1とすると、ダイオード接続されたトランジスタＱ１
６の順方向電圧ＶＦは、 ＶＦ＝ＫＴ／ｑ×Log(Iin1／Ｉo) で表される。但し、Ｋはボルツマン定数、Ｔはダイオー
ドのジャンクション温度（絶対温度）、ｑは電子の電
荷、Ｉo は逆方向飽和電流である。

【００１８】このとき、図２に示す基準電圧の値をＶre
f とすると、トランジスタＱ１６のコレクタの電圧は、 Ｖref ＋ＶＦ＝Ｖref ＋ＫＴ／ｑ×Log(Iin1／Ｉo) となり、これが電圧ホロワを経て図１の入力端子１に印
加される。

【００１９】同様に入力端子２に接続される図２の回路
の入力信号電流をIin2、入力端子３に接続される図２の
回路の入力信号電流をIin3とすると、入力端子２，３に
印加される電圧は、それぞれ、 Ｖref ＋ＫＴ／ｑ×Log(Iin2／Ｉo) Ｖref ＋ＫＴ／ｑ×Log(Iin3／Ｉo) となる。

【００２０】従って、トランジスタＱ１のベースとトラ
ンジスタＱ２のベースの電圧差は、 Ｖref ＋ＫＴ／ｑ×Log(Iin1／Ｉo)−｛Ｖref ＋ＫＴ／
ｑ×Log(Iin2／Ｉo)｝＝ＫＴ／ｑ×Log(Iin1／Iin2） となる。これは、トランジスタＱ１のコレクタ電流とト
ランジスタＱ２のコレクタ電流の比がIin1対Iin2の場合
のトランジスタＱ１，Ｑ２のベース電圧の差に等しいか
ら、逆にこの条件で、トランジスタＱ１，Ｑ２のコレク
タ電流は、絶対値は別として比は対応する入力信号電流
Iin1，Iin2の比に等しくなる。

【００２１】以上のことは、トランジスタＱ１とトラン
ジスタＱ３、トランジスタＱ２とトランジスタＱ３につ
いても同様である。

【００２２】一方、図１の回路においては、トランジス
タＱ１〜Ｑ３のコレクタは相互に接続され、その接続点
には定電流源Ｉ１から定電流が印加されており、更に帰
還回路ＦＢによって、定電流源Ｉ１の定電流とトランジ
スタＱ１〜Ｑ３のコレクタ電流の総和とが等しくなるよ
うに、トランジスタＱ４，Ｑ５，Ｑ６を経てトランジス
タＱ１〜Ｑ３の相互に接続したエミッタに対して帰還が
かけられている。

【００２３】以上のことから、トランジスタＱ１のコレ
クタ電流は、 Ｉ１×Iin1／（Iin1＋Iin2＋Iin3) となり、入力信号電流Iin1, Iin2, Iin3の絶対値には無
関係で比の値に比例した電流が得られる。

【００２４】ところで、図１の回路においては、トラン
ジスタＱ１のコレクタ電流は取り出すことができない。
そこで、本実施例では、ベース，エミッタの電位がトラ
ンジスタＱ１のベース，エミッタと同じになるトランジ
スタＱ１０を設け、このトランジスタＱ１０のコレクタ
電流がトランジスタＱ１のコレクタ電流と等しくなるこ
とを利用して、トランジスタＱ１０のコレクタから出力
電流を取り出すようにしている。そしてこの場合、出力
端子４で取り出される電流はシンク方向の電流である。

【００２５】図１に示した実施例は、トランジスタＱ１
のコレクタ電流に相当する出力のみを取り出したが、ト
ランジスタＱ１０のようなトランジスタを入力端子２，
３対応に備えることにより、残りのトランジスタＱ２，
Ｑ３のコレクタ電流に相当する出力も取り出せる。ま
た、入力数すなわち演算用トランジスタの数も３つに限
らず、２以上の任意の数に選ぶことができる。

【００２６】更に、ＮＰＮ型トランジスタとＰＮＰ型ト
ランジスタとを入れ替え、全体的に極性を反転させた回
路構成にすることも可能である。このようにすれば、シ
ンク方向の定電流源を使用してソース方向の出力電流を
得ることができる。

【００２７】また更に、トランジスタＱ１〜Ｑ３のよう
な演算用のトランジスタ群に対し、図１のようにベース
を入力としてエミッタに帰還をかける代わりに、エミッ
タを入力としてベースに帰還をかけても、位相を考慮し
て帰還を考えれば同様に動作する。

【００２８】図３はそのような実施例の回路図であり、
それぞれのエミッタがそれぞれ異なる入力端子１，２，
３に接続され、それぞれのベース並びにコレクタが相互
に接続された複数の演算用のトランジスタＱ１２，Ｑ１
３，Ｑ１４と、電源Ｖccと上記のトランジスタ群のコレ
クタとの間に接続され、それらのコレクタに定電流を供
給するソース（吐き出し）方向の定電流源Ｉ２と、上記
トランジスタ群のコレクタの電圧を検出してそれらのベ
ースに帰還をかける帰還回路を構成するトランジスタＱ
１１と、入力端子１にエミッタが接続され、ベースが上
記トランジスタ群のベースに接続され、コレクタが出力
端子４に接続された出力用のトランジスタＱ１５とで構
成されている。

【００２９】なお、図３の回路では、ベース接地回路の
ようにエミッタが入力端子であるから、入力信号電流が
大きくなるほどエミッタへの入力信号レベルが下がらな
くてはいけないので、各入力端子１，２，３毎に設けら
れる回路、即ち、入力信号電流の対数に比例した電圧を
発生させる回路としては、図２の回路と逆の極性を持つ
図４に例示するような回路が使用される。

【００３０】

【発明の効果】以上説明したように、本発明は、コレク
タが相互に接続され、エミッタまたはベースが相互に接
続された複数の演算用トランジスタと、演算用トランジ
スタのコレクタに接続された定電流源と、それらのコレ
クタの電位を検出して複数の演算用トランジスタのエミ
ッタまたはベースに帰還をかける手段と、演算用トラン
ジスタのベースにそのベースが接続され、同じ演算用ト
ランジスタのエミッタにそのエミッタが接続され、コレ
クタから出力を取り出す少なくとも１つの出力トランジ
スタとを備えており、演算用トランジスタの相互に接続
されていないベースまたはエミッタに、入力信号電流の
対数に比例した電圧が印加されたとき、出力トランジス
タから前記定電流源と逆方向の出力電流が取り出される
ので、シンク方向の出力電流を得る場合にはソース方向
の定電流源が使え、反対にソース方向の出力電流を得る
場合にはシンク方向の定電流源が使える。

【００３１】従って、本発明のアナログ演算回路の出力
電流を２重積分型のＡ／Ｄ変換器の第１積分電流として
使用する場合、第２積分電流に用いる定電流源と同一方
向の定電流源で済むことになり、双方の定電流源の整合
性確保が容易になる。

【図面の簡単な説明】

【図１】本発明の一実施例の回路図である。

【図２】図１に示されるアナログ演算回路の入力とな
る、入力信号電流の対数に比例した電圧を発生させる回
路の一例を示す回路図である。

【図３】本発明の別の実施例の回路図である。

【図４】図３に示されるアナログ演算回路の入力とな
る、入力信号電流の対数に比例した電圧を発生させる回
路の一例を示す回路図である。

【図５】従来のアナログ演算回路の回路図である。

【符号の説明】

１〜３…入力端子，４…出力端子，Ｑ１〜Ｑ１７，Ｑ２
１〜Ｑ２３…トランジスタ，Ｉ１〜Ｉ３…定電流源，Ｆ
Ｂ…帰還回路，Ｒ１…抵抗，Ｃ１…コンデンサ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 それぞれのベースがそれぞれ異なる入力
   端子に接続され、それぞれのコレクタが相互に接続さ
   れ、それぞれのエミッタが相互に接続された複数の演算
   用トランジスタと、 前記相互に接続されたコレクタに定電流を供給する定電
   流源と、 前記相互に接続されたコレクタの電圧を検出し、前記相
   互に接続されたエミッタに帰還をかける手段と、 前記入力端子の１つにベースが接続され、エミッタが前
   記相互に接続されたエミッタに接続され、コレクタから
   演算出力が取り出される少なくとも１つの出力トランジ
   スタとを含むアナログ演算回路。
2. 【請求項２】 それぞれのエミッタがそれぞれ異なる入
   力端子に接続され、それぞれのベースが相互に接続さ
   れ、それぞれのコレクタが相互に接続された複数の演算
   用トランジスタと、 前記相互に接続されたコレクタに定電流を供給する定電
   流源と、 前記相互に接続されたコレクタの電圧を検出し、前記相
   互に接続されたベースに帰還をかける手段と、 前記入力端子の１つにエミッタが接続され、ベースが前
   記相互に接続されたベースに接続され、コレクタから演
   算出力が取り出される少なくとも１つの出力トランジス
   タとを含むアナログ演算回路。