JPH06113457A

JPH06113457A - ノイズ低減回路

Info

Publication number: JPH06113457A
Application number: JP4285055A
Authority: JP
Inventors: Akira Ichikawa; 晃市川
Original assignee: Suzuki Motor Corp
Current assignee: Suzuki Motor Corp
Priority date: 1992-09-30
Filing date: 1992-09-30
Publication date: 1994-04-22

Abstract

(57)【要約】【目的】電子機器におけるノイズを低減する回路に関
し、高速でスイッチングを行う電源回路等におけるスイ
ッチングノイズを低減することを目的とする。【構成】スイッチング回路１とコンデンサ３との並列
回路に電源を供給する回路において、電源とスイッチン
グ回路１とを結ぶ線路４に、直列に、整流用半導体素子
２、または半導体からなる定電流回路６を挿入したのも
である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器におけるノイ
ズを低減する回路に関し、特に高速（ＨＳ）ＣＭＯＳ
ＩＣ電源部におけるスイッチングノイズを低減するため
のノイズ低減回路に関するが、これに限るものでなく、
電子機器においてスイッチングノイズを発生する回路一
般におけるノイズ低減に適用可能なものである。

【０００２】

【従来の技術】電子機器においては、特に電源部等にお
いて電流のスイッチングを行うことが多いが、このよう
な場合、スイッチングノイズを発生して、電子機器の他
の部分に妨害を及ぼすことが多く、そのためノイズ低減
回路が必要となる。

【０００３】このようなノイズ低減回路においては、ノ
イズ低減作用を行う回路素子として、整流素子や定電流
素子を用いることによって、大きなノイズ低減効果を得
るとともに、回路の小型化，低価格化を実現できること
が求められている。

【０００４】図２５は、ＨＳＣＭＯＳＩＣを用いた
電源部における高速スイッチングノイズの発生を説明す
るものであって、（ａ）は回路接続を示し、（ｂ）はノ
イズの発生原因を示している。符号１１はＨＳＣＭＯ
ＳＩＣを示し、符号１２，１３は出力段のＭＯＳＦ
ＥＴ、符号１４は線路、符号１５は線路１４のインダク
タンス成分である。

【０００５】ＨＳＣＭＯＳＩＣ１１の出力側は、図
２５（ｂ）に示すように、ＭＯＳ−ＦＥＴ１２，１３を
直列に接続した構成を有し、制御入力に応じて、出力段
のＭＯＳ−ＦＥＴ１２，１３が同時にオンしたとき、電
源＋５Ｖから線路１４を経て突入電流が流れる。そして
出力段のＭＯＳ−ＦＥＴ１２，１３がオフしたとき、大
電流のオフに伴って、線路１４に分布しているインダク
タンス成分１５に大きな逆起電力が発生する。

【０００６】このような逆起電力によってノイズ（スイ
ッチングノイズ）が発生し、電源ライン等を経て電子機
器の他の部分に妨害を与えるので、ノイズ低減回路を組
み合わせて使用する方法が一般に用いられている。

【０００７】図２６は、従来のノイズ低減回路を示した
ものであって、（ａ）は回路構成を示し、（ｂ）はトロ
イダルコイルの浮遊容量を説明したものである。図中、
符号１６はトロイダルコイル、符号１７，１８はコンデ
ンサ（０．１μＦ）、符号１９はフェライトコア，アモ
ルファスコア等からなる磁心、符号２０は巻線、符号２
１は浮遊容量、符号２２は電源端子、符号２３は波形観
察点である。

【０００８】図２６において、ＨＳＣＭＯＳＩＣ１
１がオフになったとき、線路１４の有するインダクタン
ス成分のため、逆起電力が発生する。トロイダルコイル
１６と、コンデンサ１７，１８とは、ローパスフィルタ
を形成し、ノイズを構成する高周波成分に対して阻止作
用を行う。これによって、電源端子２２の側に対するノ
イズの伝播が阻止され、従って、例えば波形観察点２３
において観察されるノイズ電圧が低減される。

【０００９】

【発明が解決しようとする課題】図２６に示された従来
のノイズ低減回路では、ノイズ低減用の素子として、ト
ロイダルコイル１６を使用している。トロイダルコイル
に使用されているフェライトコアやアモルファスコア等
の磁心１９は、大電流によって磁気飽和が生じるため、
大電流のオン，オフによって発生するノイズを十分低減
できないという問題がある。また電源部におけるスイッ
チング周波数が高い場合には、磁心材料が応答できなく
なるという問題がある。さらに、トロイダルコイルの巻
線２０には、線間に浮遊容量２１があるため、高周波の
スイッチングノイズが、浮遊容量を経て伝播して、出力
側に洩れるという問題があった。

【００１０】これに対して、従来、磁心の磁気飽和を防
止するために、磁心を大型化する方法や、巻線の浮遊容
量を減少させるために、巻線の線間間隔を広くする等の
方法が用いられているが、これに伴って、トロイダルコ
イルが大型化し、重量増加，価格上昇等の問題が発生す
ることを避けられなかった。

【００１１】本発明は、このような従来技術の課題を解
決しようとするものであって、ノイズ低減回路におい
て、ノイズ低減素子に整流素子や定電流回路を使用する
ことによって、トロイダルコイルを使用した場合の問題
点を解消するとともに、回路を小型化，軽量化し、価格
を低下させることを目的としている。

【００１２】

【課題を解決するための手段】．本発明では、スイッ
チング回路（１）とコンデンサ（３）とが並列に接続さ
れた回路に電源を供給する回路において、スイッチング
回路（１）から電源側に伝播するスイッチングノイズを
低減するために、電源とスイッチング回路（１）とを結
ぶ線路（４）に、整流用半導体素子（２）を直列に挿入
したものである。

【００１３】．また本発明では、スイッチング回路
（１）とコンデンサ（３）とが並列に接続された回路に
電源を供給する回路において、スイッチング回路（１）
から電源側に伝播するスイッチングノイズを低減するた
めに、電源とスイッチング回路（１）とを結ぶ線路
（４）に、半導体素子からなる定電流回路（６）を直列
に挿入したものである。

【００１４】

【作用】．図１は本発明の原理的構成（１）を示した
ものであって、符号１はスイッチング回路、符号２は整
流用半導体素子、符号３はコンデンサ（０．１μＦ）、
符号４は線路、符号５は電源端子である。なお整流素子
としては、ダイオードまたは、疑似ダイオード接続を行
った接合形ＦＥＴ，バイポーラトランジスタ等を用いる
ことができる。

【００１５】整流素子２は、＋電源に接続された電源端
子５からコンデンサ３に対して順方向に接続されてい
る。スイッチング回路１がオフになったとき、整流用半
導体素子２を経充電電流が流れて、コンデンサ３に電荷
が蓄積され、スイッチング回路１がオンになったとき、
これに突入電流が流れて、コンデンサ３に充電された電
荷を放電する動作を繰り返すことによって、電源回路の
動作が行われる。

【００１６】この際、スイッチング回路１がオフになる
ことによって、線路４に逆起電力が発生し、ノイズが線
路４を経て伝播しようとするが、整流用半導体素子２
が、ノイズに対して逆方向に挿入されているので、電源
端子５側に対するノイズの流出が阻止され、従って他の
部分におけるノイズを低減することができる。

【００１７】．図２は本発明の他の原理的構成（２）
を示したものであって、図１におけると同じものを同じ
番号で示し、符号６は定電流回路である。なお定電流回
路としては、定電流ダイオードまたは、トランジスタや
オペアンプを使用した定電流回路等を使用することがで
きる。

【００１８】定電流回路６は、＋電源に接続された電源
端子５とコンデンサ３の間に接続されている。スイッチ
ング回路１がオフになったとき、定電流回路６を経て充
電電流が流れて、コンデンサ３に電荷が蓄積され、スイ
ッチング回路１がオンになったとき、これに対して突入
電流が流れて、コンデンサ３に充電された電荷を放電す
る動作を繰り返すことによって、電源回路の動作が行わ
れる。

【００１９】この際、スイッチング回路１がオフになる
ことによって、線路４に逆起電力が発生し、ノイズが線
路４を経て伝播しようとするが、線路４には定電流回路
６が挿入されているので、電源端子５側に対する大振幅
のノイズの流出が阻止され、従って他の部分におけるノ
イズを低減することができる。このような作用をより効
果的にするために、定電流回路６の定電流値を、コンデ
ンサ３の充電電流に、なるべく近い値に設定することが
必要である。

【００２０】

【実施例】図３に、本発明の実施例（１）を示す。この
図３に示す実施例は、図１の原理的構成（１）に基づく
ものである。図２６におけると同じものを同じ番号で示
し、符号２４は接合形ＦＥＴ（２ＳＫ１６１）であっ
て、そのドレインＤとソースＳとを接続して疑似ダイオ
ードを形成したものであり、ドレインＤからゲートＧに
対しては順方向であるが、ゲートＧからドレインＤに対
しては逆方向となる。

【００２１】図３において、ＨＳＣＭＯＳＩＣ１１
がオフになったとき、線路１４の有するインダクタンス
成分のため、逆起電力が発生する。この逆起電力は疑似
ダイオード接続された接合形ＦＥＴ２４によって、電源
端子２２側に対しては阻止されて、コンデンサ１７を充
電する。図３の回路によれば、電源端子２２側にノイズ
が送出されることが防止され、従って、例えば波形観察
点２３において観察される、逆起電力に基づくノイズが
低減される。

【００２２】図４〜図８は、本発明の原理的構成（１）
によるノイズ低減効果を説明する図であって、電源回路
にＨＳＣＭＯＳＩＣを使用し、１０ＭHzで出力をオ
ン，オフした場合を示している。

【００２３】図４は比較のために、ノイズ除去回路とし
て０．１μＦの積層セラミックコンデンサのみを使用し
た場合のノイズ波形を例示し、波形観察点２３における
ノイズ電圧は、９６．８７mV(p-p) である。また図５
は、０．１μＦのコンデンサと、トロイダルコイルとか
らなる逆Ｌ形回路を使用した場合を例示し、ノイズ電圧
は、７８．１２mV(p-p) である。

【００２４】図６は、原理的構成（１）のノイズ低減回
路において、整流素子としてダイオードを使用した場合
のノイズ波形を例示したものであって、整流素子として
１Ｓ９５５（ＮＥＣ製）を使用した場合を例示し、波形
観察点２３におけるノイズ電圧は、２１．８７mV(p-p)
である。なお、ダイオードとして１Ｓ１５８８（東芝
製）および５０８２−２８００（ＨＰ製）を使用して
も、もほぼ同様の結果が得られる。

【００２５】図７は、原理的構成（１）のノイズ低減回
路において、整流素子として疑似ダイオード接続された
接合形ＦＥＴを使用した場合のノイズ波形を例示したも
のであって、接合形ＦＥＴとして２ＳＫ１６１（東芝
製）を使用した場合の、波形観察点２３におけるノイズ
電圧は、３１．２５mV(p-p) である。

【００２６】これらの結果から、原理的構成（１）によ
った場合に、従来の場合と比較して、高いノイズ低減効
果が得られることが明らかである。

【００２７】図８〜図１４は、本発明の原理的構成
（１）の変形例（１）〜（７）を示したものであって、
図８はダイオードを使用した場合、図９〜図１１は疑似
ダイオード接続された接合形ＦＥＴを使用した場合、図
１２〜図１４は疑似ダイオード接続されたバイポーラト
ランジスタを使用した場合をそれぞれ示し、いずれも図
６，図７に示された場合と同様の、高いノイズ低減効果
を得ることができる。

【００２８】図８において、（ａ）〜（ｃ）は＋電源を
使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用す
る場合を示している。各図において、符号３１は＋電源
側に挿入されたダイオード、符号３２は−電源側に挿入
されたダイオードである。

【００２９】図９において、（ａ）〜（ｃ）は＋電源を
使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用す
る場合を示している。各図において、符号３３は＋電源
側に挿入されたＮｃｈ−ＦＥＴ、符号３４は−電源側に
挿入されたＮｃｈ−ＦＥＴである。

【００３０】図１０において、（ａ）〜（ｃ）は＋電源
を使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用
する場合を示している。各図において、符号３５は＋電
源側に挿入されたＰｃｈ−ＦＥＴ、符号３６は−電源側
に挿入されたＰｃｈ−ＦＥＴである。

【００３１】図１１において、（ａ），（ｂ）は＋電源
を使用する場合を示し、（ｃ），（ｄ）は−電源を使用
する場合を示している。各図において、符号３７は＋電
源側に挿入されたＮｃｈ−ＦＥＴ、符号３６は−電源側
に挿入されたＰｃｈ−ＦＥＴである。

【００３２】図１２において、（ａ）〜（ｃ）は＋電源
を使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用
する場合を示している。各図において、符号３９は＋電
源側に挿入されたＮＰＮトランジスタ、符号４０は−電
源側に挿入されたＮＰＮトランジスタである。

【００３３】図１３において、（ａ）〜（ｃ）は＋電源
を使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用
する場合を示している。各図において、符号４１は＋電
源側に挿入されたＰＮＰトランジスタ、符号４２は−電
源側に挿入されたＰＮＰトランジスタである。

【００３４】図１４において、（ａ），（ｂ）は＋電源
を使用する場合を示し、（ｃ），（ｄ）は−電源を使用
する場合を示している。各図において、符号４３はＰＮ
Ｐトランジスタ、符号４４はＮＰＮトランジスタであ
る。

【００３５】図１５は、本発明の実施例（２）を示した
ものであって、図３におけると同じものを同じ番号で示
し、符号２５は、接合形ＦＥＴ（２ＳＫ１６１）のソー
スＳとゲートＧとを接続して形成した定電流回路を示
し、ドレインＤからゲートＧに向かう方向に定電流特性
が得られる。

【００３６】図１６は、接合形ＦＥＴを用いた定電流回
路の特性を示したものであって、（ａ）は接合形ＦＥＴ
のゲートＧ−ソースＳ間電圧Ｖ_GSを０Ｖにしたときの、
ドレイン−ソース間電圧Ｖ_DSに対するドレイン電流Ｉ_D
の特性を示し、（ｂ）はこのときの接合形ＦＥＴ２５の
接続を示したものである。

【００３７】図１５において、電源端子２２からの順方
向の電流は、定電流回路を構成する接合形ＦＥＴ２５を
経てコンデンサ１７に対する充電電流を生じる。ＨＳ
ＣＭＯＳＩＣ１１がオンになって、これに対して突入
電流が流れるとき、コンデンサ１７が放電して電流を供
給する。ＨＳＣＭＯＳＩＣ１１がオフになったと
き、線路１４の有するインダクタンス成分のため、逆起
電力が発生するが、このとき、接合形ＦＥＴ２５からな
る定電流回路があるため、逆起電力は、電源端子２２側
に対しては阻止されて、コンデンサ１７を充電する。従
って、図１５の回路によれば、電源端子２２の側に逆起
電力に基づくノイズが送出されることが防止され、従っ
て、例えば波形観察点２３において観察される、逆起電
力に基づくノイズが低減される。

【００３８】この際、コンデンサ１７に供給する電流
を、接合形ＦＥＴ２５の特性によって定まる飽和電流に
近い値になるように、動作点を決定する。これによっ
て、ＨＳＣＭＯＳＩＣ１１においてスイッチング動作
が発生しても、定電流回路をなす接合形ＦＥＴ２５の飽
和電流以上の電流は流れないので、電源端子２２の側に
は、大振幅のノイズは伝播されない。

【００３９】図１７，図１８は、本発明の原理的構成
（２）によるノイズ低減効果を説明する図であって、電
源回路にＨＳＣＭＯＳＩＣを使用し、１０ＭHzで出
力をオン，オフした場合を示している。

【００４０】図１７は、原理的構成（２）のノイズ低減
回路において、定電流回路として定電流ダイオード（石
塚電子製）を使用した場合のノイズ波形を例示してい
る。また図１８は、原理的構成（２）のノイズ低減回路
において、定電流回路として定電流接続した接合形ＦＥ
Ｔ（２ＳＫ１６１：東芝製）を使用した場合のノイズ波
形を例示している。

【００４１】それぞれの場合における波形観察点２３に
おけるノイズ電圧は、図１７の場合、５６．２５mV(p-
p) 、図１８の場合、４６．８７mV(p-p) であって、本
発明によった場合、ノイズ電圧が低減されることが明ら
かである。

【００４２】図１９〜図２４は、本発明の原理的構成
（２）の変形例（１）〜（６）を示したものであって、
図１９は定電流ダイオードを使用した場合、図２０〜図
２２は定電流接続された接合形ＦＥＴを使用した場合、
図２３は定電流接続されたＭＯＳＦＥＴを使用した場
合、図２４は定電流接続されたバイポーラトランジスタ
を使用した場合をそれぞれ示し、いずれも図１７，図１
８に示された場合と同様の、高いノイズ低減効果を得る
ことができる。

【００４３】図１９において、（ａ）〜（ｃ）は＋電源
を使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用
する場合を示している。各図において、符号４５は＋電
源側に挿入された定電流ダイオード、符号４６は−電源
側に挿入された定電流ダイオードである。

【００４４】図２０において、（ａ）〜（ｃ）は＋電源
を使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用
する場合を示している。各図において、符号４７は＋電
源側に挿入されたＮｃｈ−ＦＥＴ、符号４８は−電源側
に挿入されたＮｃｈ−ＦＥＴである。

【００４５】図２１において、（ａ）〜（ｃ）は＋電源
を使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用
する場合を示している。各図において、符号４９は＋電
源側に挿入されたＰｃｈ−ＦＥＴ、符号５０は−電源側
に挿入されたＰｃｈ−ＦＥＴである。

【００４６】図２２において、（ａ）〜（ｃ）は＋電源
を使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用
する場合を示している。各図において、符号５１は＋電
源側に挿入されたＰｃｈ−ＦＥＴ、符号５２は−電源側
に挿入されたＮｃｈ−ＦＥＴである。

【００４７】図２３において、（ａ）〜（ｃ）は＋電源
を使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用
する場合を示している。各図において、符号５３は＋電
源側に挿入されたＰｃｈ−ＭＯＳＦＥＴ、符号５４は
−電源側に挿入されたＮｃｈ−ＭＯＳＦＥＴである。

【００４８】図２４において、（ａ）〜（ｃ）は＋電源
を使用する場合を示し、（ｄ）〜（ｆ）は−電源を使用
する場合を示している。各図において、符号５５は＋電
源側に挿入されたＰＮＰトランジスタ、符号５６は−電
源側に挿入されたＮＰＮトランジスタである。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
半導体素子による整流素子や定電流回路を用いてノイズ
低減回路を構成することによって、ノイズ低減回路とし
てコンデンサのみを使用した場合、およびコンデンサと
トロイダルコイルとを使用した場合と比較して、大きな
ノイズ低減効果を得ることができる。

【００５０】本発明によれば、大型で重量の大きいトロ
イダルコイルを使用する場合と比較して、小型化，軽量
化が可能であり、またトロイダルコイルを使用する場合
より単価が低く、低価格化が可能である。

【００５１】また本発明のノイズ低減回路では、半導体
素子を使用するので、自動挿入によって回路基板の組み
立てを行うことができ、従って製造工数を削減すること
も可能となる。

【図面の簡単な説明】

【図１】本発明の原理的構成（１）を示す図である。

【図２】本発明の他の原理的構成（２）を示す図であ
る。

【図３】本発明の実施例（１）を示す図である。

【図４】ノイズ除去回路としてコンデンサのみを使用し
た場合のノイズ波形を例示する図である。

【図５】ノイズ除去回路として、コンデンサとトロイダ
ルコイルとからなる逆Ｌ形回路を使用した場合のノイズ
波形を示す図である。

【図６】図１におけるノイズ低減回路において、整流素
子としてダイオードを使用した場合のノイズ波形を示す
図である。

【図７】図１におけるノイズ低減回路において、整流素
子として疑似ダイオード接続された接合形ＦＥＴを使用
した場合のノイズ波形を示す図である。

【図８】本発明の原理的構成（１）の変形例（１）を示
す図である。

【図９】本発明の原理的構成（１）の変形例（２）を示
す図である。

【図１０】本発明の原理的構成（１）の変形例（３）を
示す図である。

【図１１】本発明の原理的構成（１）の変形例（４）を
示す図である。

【図１２】本発明の原理的構成（１）の変形例（５）を
示す図である。

【図１３】本発明の原理的構成（１）の変形例（６）を
示す図である。

【図１４】本発明の原理的構成（１）の変形例（７）を
示す図である。

【図１５】本発明の実施例（２）を示す図である。

【図１６】接合形ＦＥＴを用いた定電流回路の特性を示
す図である。

【図１７】原理的構成（２）のノイズ低減回路におい
て、定電流回路として定電流ダイオードを使用した場合
のノイズ波形を示す図である。

【図１８】原理的構成（２）のノイズ低減回路におい
て、定電流回路として定電流接続した接合形ＦＥＴを使
用した場合のノイズ波形を示す図である。

【図１９】本発明の原理的構成（１）の変形例（１）を
示す図である。

【図２０】本発明の原理的構成（１）の変形例（２）を
示す図である。

【図２１】本発明の原理的構成（１）の変形例（３）を
示す図である。

【図２２】本発明の原理的構成（１）の変形例（４）を
示す図である。

【図２３】本発明の原理的構成（１）の変形例（５）を
示す図である。

【図２４】本発明の原理的構成（１）の変形例（６）を
示す図である。

【図２５】ＨＳＣＭＯＳＩＣを用いた電源部におけ
る高速スイッチングノイズの発生を説明する図である。

【図２６】従来のノイズ低減回路を示す図である。

【符号の説明】

１スイッチング回路２整流用半導体素子３コンデンサ４線路６定電流回路

Claims

【特許請求の範囲】

【請求項１】スイッチング回路とコンデンサとの並列
回路に電源を供給する回路において、電源とスイッチング回路とを結ぶ線路に、直列に挿入さ
れた整流用半導体素子を有することを特徴とするノイズ
低減回路。
【請求項２】スイッチング回路とコンデンサとの並列
回路に電源を供給する回路において、電源とスイッチング回路とを結ぶ線路に、直列に挿入さ
れた半導体素子からなる定電流回路を有することを特徴
とするノイズ低減回路。