JPH06112301A - アライメントマーク構造 - Google Patents
アライメントマーク構造Info
- Publication number
- JPH06112301A JPH06112301A JP4256298A JP25629892A JPH06112301A JP H06112301 A JPH06112301 A JP H06112301A JP 4256298 A JP4256298 A JP 4256298A JP 25629892 A JP25629892 A JP 25629892A JP H06112301 A JPH06112301 A JP H06112301A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- alignment mark
- hole
- wiring layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【目的】本発明は、レーザ光を照射して配線層を平坦化
する工程を経てもアライメントマークのホールは配線層
を形成する金属により埋め込まれずアライメントマーク
としての機能を保持する。 【構成】レーザ光を照射して配線パターン用の配線層(2
4)を平坦化する場合、レーザ光の照射により、瞬時に配
線層(24)は溶融、リフローして平坦化する。このとき、
溶融した配線層(24)のアルミニウムは、アライメント用
ホール(22)の周辺に形成された溝(23)に流れ込み、アラ
イメント用ホール(22)にはその流れ込む量が激減する。
これにより、アライメントマークとしての機能が保持さ
れる。
する工程を経てもアライメントマークのホールは配線層
を形成する金属により埋め込まれずアライメントマーク
としての機能を保持する。 【構成】レーザ光を照射して配線パターン用の配線層(2
4)を平坦化する場合、レーザ光の照射により、瞬時に配
線層(24)は溶融、リフローして平坦化する。このとき、
溶融した配線層(24)のアルミニウムは、アライメント用
ホール(22)の周辺に形成された溝(23)に流れ込み、アラ
イメント用ホール(22)にはその流れ込む量が激減する。
これにより、アライメントマークとしての機能が保持さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板に形成する
配線パターンを多層化するときに各マスクと半導体基板
とを位置決めするときに用いるアライメントマーク構造
に関する。
配線パターンを多層化するときに各マスクと半導体基板
とを位置決めするときに用いるアライメントマーク構造
に関する。
【０００２】
【従来の技術】半導体ウエハの集積度を高める技術とし
ては、半導体基板上に形成される配線パターンの配線幅
やコンタクトホール径を縮小する方法、又配線パターン
を積み重ねて多層化する方法がある。
ては、半導体基板上に形成される配線パターンの配線幅
やコンタクトホール径を縮小する方法、又配線パターン
を積み重ねて多層化する方法がある。
【０００３】このうち、配線パターンを多層化する半導
体の製造工程は、先ず半導体基板上に配線パターンを形
成するためにアルミニウム（Ａｌ）により配線層をスパ
ッタにより形成し、この後、レジストを塗布し、露光処
理し、レジストを除去し、さらにエッチング処理して１
層の配線パターンを形成し、次に上記各処理を数回繰り
返すことにより多層に配線パターンを形成している。
体の製造工程は、先ず半導体基板上に配線パターンを形
成するためにアルミニウム（Ａｌ）により配線層をスパ
ッタにより形成し、この後、レジストを塗布し、露光処
理し、レジストを除去し、さらにエッチング処理して１
層の配線パターンを形成し、次に上記各処理を数回繰り
返すことにより多層に配線パターンを形成している。
【０００４】このように配線パターンを多層化する場
合、各層の配線パターンの重ね合わせ精度を高める必要
がある。この重ね合わせ精度を高めるには、露光処理時
に使用するマスクと半導体基板とを精度高く位置決めす
る必要があり、これにはアライメントマークが使用され
る。
合、各層の配線パターンの重ね合わせ精度を高める必要
がある。この重ね合わせ精度を高めるには、露光処理時
に使用するマスクと半導体基板とを精度高く位置決めす
る必要があり、これにはアライメントマークが使用され
る。
【０００５】例えば、２層の配線パターンを形成する場
合には、図８に示すように各配線パターンごとの各マス
ク１、２に対してアライメントマーク３、４がそれらの
周辺部に形成され、かつ半導体基板５に対してアライメ
ントマーク６が同様に周辺部に形成される。そして、１
層目の配線パターン形成時に、例えばマスク１と半導体
基板５とが各アライメントマーク３、６により位置決め
され、次に２層目の配線パターン形成時にマスク２と半
導体基板５とが各アライメントマーク４、６により位置
決めされる。
合には、図８に示すように各配線パターンごとの各マス
ク１、２に対してアライメントマーク３、４がそれらの
周辺部に形成され、かつ半導体基板５に対してアライメ
ントマーク６が同様に周辺部に形成される。そして、１
層目の配線パターン形成時に、例えばマスク１と半導体
基板５とが各アライメントマーク３、６により位置決め
され、次に２層目の配線パターン形成時にマスク２と半
導体基板５とが各アライメントマーク４、６により位置
決めされる。
【０００６】このアライメントマーク６は、例えば図９
に示すように半導体基板上の絶縁膜に９つの正方形やラ
イン状のホールパターンにより形成されている。そし
て、このアライメントマーク６を用いての位置決めは、
ステッパーにより光学的にホール部分の段差を検出し、
この検出位置から両アライメントマークを合わせること
により行っている。
に示すように半導体基板上の絶縁膜に９つの正方形やラ
イン状のホールパターンにより形成されている。そし
て、このアライメントマーク６を用いての位置決めは、
ステッパーにより光学的にホール部分の段差を検出し、
この検出位置から両アライメントマークを合わせること
により行っている。
【０００７】ところで、上記半導体製造工程では、半導
体基板上にアルミニウムの配線層をスパッタにより形成
し、この後に配線パターンを形成しているが、集積度の
向上に伴って層数が多くなる場合、アルミニウムのスパ
ッタの後に配線層を平坦化する必要がある。
体基板上にアルミニウムの配線層をスパッタにより形成
し、この後に配線パターンを形成しているが、集積度の
向上に伴って層数が多くなる場合、アルミニウムのスパ
ッタの後に配線層を平坦化する必要がある。
【０００８】この平坦化の処理は、半導体基板上のコン
タクトホールをアルミニウムにより埋め込み、配線層を
平坦化するもので、配線のコンタクト抵抗を低減した
り、コンタクトホールのスタック構造を可能にして配線
設計の自由度を高めることができる。
タクトホールをアルミニウムにより埋め込み、配線層を
平坦化するもので、配線のコンタクト抵抗を低減した
り、コンタクトホールのスタック構造を可能にして配線
設計の自由度を高めることができる。
【０００９】この平坦化処理の際、アルミニウムのスパ
ッタ処理だけではコンタクトホールにアルミニウムが埋
まらず、スパッタ処理の後にレーザ光を照射することに
より平坦化している。例えば、図１０(a) に示すように
シリコンにより形成される半導体基板１０上に絶縁膜１
１が形成され、そのうえにアルミニウムによる配線層１
２が形成されている場合、レーザ光が照射されることに
より、瞬時に配線層１２は溶融、リフローし、同図(b)
(c)に示すようにコンタクトホールに埋まり、平坦化す
る。
ッタ処理だけではコンタクトホールにアルミニウムが埋
まらず、スパッタ処理の後にレーザ光を照射することに
より平坦化している。例えば、図１０(a) に示すように
シリコンにより形成される半導体基板１０上に絶縁膜１
１が形成され、そのうえにアルミニウムによる配線層１
２が形成されている場合、レーザ光が照射されることに
より、瞬時に配線層１２は溶融、リフローし、同図(b)
(c)に示すようにコンタクトホールに埋まり、平坦化す
る。
【００１０】この場合、レーザ光としては、一般にエキ
シマレーザが用いられ、かつそのパルスエネルギーに制
限があるためにレーザビームを均一な正方形パターンに
形成し、順次正方形パターンを重ね合わせて半導体基板
１０の全体に亘って平坦化している。
シマレーザが用いられ、かつそのパルスエネルギーに制
限があるためにレーザビームを均一な正方形パターンに
形成し、順次正方形パターンを重ね合わせて半導体基板
１０の全体に亘って平坦化している。
【００１１】しかしながら、配線層１２を平坦化する際
に、アライメントマーク６にもレーザ光が照射されるた
め、図１１に示すようにアライメントマーク６のホール
にもアルミニウム（Ａｌ）が流れ込んでホール上部が平
坦化されてしまう。このため、ステッパーによりアライ
メントマーク６を認識することが困難となる。
に、アライメントマーク６にもレーザ光が照射されるた
め、図１１に示すようにアライメントマーク６のホール
にもアルミニウム（Ａｌ）が流れ込んでホール上部が平
坦化されてしまう。このため、ステッパーによりアライ
メントマーク６を認識することが困難となる。
【００１２】
【発明が解決しようとする課題】以上のように正方形や
ライン状のホールパターンにより形成されたアライメン
トマーク６では、配線層１２を平坦化する際に、アルミ
ニウムが流れ込んでホール上部が平坦化し、ステッパー
によるアライメントマーク認識が困難となる。
ライン状のホールパターンにより形成されたアライメン
トマーク６では、配線層１２を平坦化する際に、アルミ
ニウムが流れ込んでホール上部が平坦化し、ステッパー
によるアライメントマーク認識が困難となる。
【００１３】そこで本発明は、レーザ光を照射して配線
層を平坦化する工程を経てもアライメントマークのホー
ルは配線層を形成する金属により埋め込まれずアライメ
ントマークとしての機能を保持できるアライメントマー
ク構造を提供することを目的とする。
層を平坦化する工程を経てもアライメントマークのホー
ルは配線層を形成する金属により埋め込まれずアライメ
ントマークとしての機能を保持できるアライメントマー
ク構造を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、半導体基板上
に形成されたアライメント用ホールと、このアライメン
ト用ホールの周辺に形成された溝とにより形成して上記
目的を達成しようとするアライメントマーク構造であ
る。
に形成されたアライメント用ホールと、このアライメン
ト用ホールの周辺に形成された溝とにより形成して上記
目的を達成しようとするアライメントマーク構造であ
る。
【００１５】又、本発明は、半導体基板上に多層に配線
パターンを形成する製造工程中の露光処理で用いる配線
パターンのマスクと半導体基板との位置決めで検出され
るアライメントマーク構造において、半導体基板上に形
成されたアライメント用ホールと、このアライメント用
ホールの周辺に形成され、半導体基板上に形成された配
線パターン用の金属層を平坦化する際に流れ込む体積よ
りも大きい体積に形成された溝とを備えて上記目的を達
成しようとするアライメントマーク構造である。
パターンを形成する製造工程中の露光処理で用いる配線
パターンのマスクと半導体基板との位置決めで検出され
るアライメントマーク構造において、半導体基板上に形
成されたアライメント用ホールと、このアライメント用
ホールの周辺に形成され、半導体基板上に形成された配
線パターン用の金属層を平坦化する際に流れ込む体積よ
りも大きい体積に形成された溝とを備えて上記目的を達
成しようとするアライメントマーク構造である。
【００１６】
【作用】このような手段を備えたことにより、レーザ光
を照射して配線パターン用の金属層を平坦化する場合、
レーザ光が照射されることにより、瞬時に金属層は溶
融、リフローして平坦化する。このとき、溶融した金属
は、アライメント用ホールの周辺に形成された溝に流れ
込み、アライメント用ホールにはその流れ込む量が激減
する。これにより、アライメントマークとしての機能が
保持される。
を照射して配線パターン用の金属層を平坦化する場合、
レーザ光が照射されることにより、瞬時に金属層は溶
融、リフローして平坦化する。このとき、溶融した金属
は、アライメント用ホールの周辺に形成された溝に流れ
込み、アライメント用ホールにはその流れ込む量が激減
する。これにより、アライメントマークとしての機能が
保持される。
【００１７】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１８】図１はアライメントマークの構造図であ
り、図２はその一部断面構成図である。シリコンにより
形成される半導体基板２０上には絶縁膜２１が形成さ
れ、この絶縁膜２１に各アライメント用ホール２２が形
成されている。なお、これらアライメント用ホール２２
は、正方形に形成され、かつ所定間隔をおいて３行３列
に配列されている。
り、図２はその一部断面構成図である。シリコンにより
形成される半導体基板２０上には絶縁膜２１が形成さ
れ、この絶縁膜２１に各アライメント用ホール２２が形
成されている。なお、これらアライメント用ホール２２
は、正方形に形成され、かつ所定間隔をおいて３行３列
に配列されている。
【００１９】又、このアライメント用ホール２２の周囲
には、溝２３が形成されている。この溝２３は、半導体
基板２０上に形成された配線パターン用の配線層を平坦
化する際に流れ込む体積よりも大きい体積に形成されて
いる。具体的に図３に示す一部拡大図を参照して説明す
る。ここで、アライメント用ホール２２の一辺長さを
ａ、アライメント用ホール２２と溝２３との間隔をＬ1
、溝２３の幅をＬ2 、隣接するアライメントパターン
との間隔をＬ3 、各アライメント用ホール２２の深さを
Ｈ、そのホール２２の体積をＶ、溝２３の体積をＶs 、
スパッタにより形成されるアルミニウムの配線層２４の
膜厚をｈとする。なお、アライメント用ホール２２と溝
２３との深さは同一とする。又、アライメント用ホール
２２内に付着するアルミニウムの量は無視している。こ
の条件の下に、配線層２４にレーザ光を照射することに
よりアライメント用ホール２２内に流れ込むアルミニウ
ムの体積ｖb は、 ｖb ＝Ｌ1 ・（２ａ＋Ｌ1 ）・ｈ …(1) となる。又、溝２３に流れ込むアルミニウムは、斜線に
より示す部分であって、その流れ込む体積ｖa は、 ｖa ＝ｖa1＋ｖa2 ＝Ｌ1 ・（２ａ＋３Ｌ1 ）・ｈ ＋Ｌ3 ・（２ａ＋４Ｌ1 ＋４Ｌ2 ＋Ｌ3 ）・ｈ …(2) となる。そこで、アライメント用ホール２２がアルミニ
ウムにより埋め込まれない条件は、 Ｖ＞ｖb ＝Ｌ1 ・（２ａ＋Ｌ1 ）・ｈ …(3) となり、溝２３は埋め込まれて平坦になるか、又は埋め
込まれない状態が望ましいので、 Ｖｓ ≧ｖa ＝Ｌ1 ・（２ａ＋３Ｌ1 ）・ｈ ＋Ｌ3 ・（２ａ＋４Ｌ1 ＋４Ｌ2 ＋Ｌ3 ）・ｈ …(4) という関係を満たすことが必要となる。
には、溝２３が形成されている。この溝２３は、半導体
基板２０上に形成された配線パターン用の配線層を平坦
化する際に流れ込む体積よりも大きい体積に形成されて
いる。具体的に図３に示す一部拡大図を参照して説明す
る。ここで、アライメント用ホール２２の一辺長さを
ａ、アライメント用ホール２２と溝２３との間隔をＬ1
、溝２３の幅をＬ2 、隣接するアライメントパターン
との間隔をＬ3 、各アライメント用ホール２２の深さを
Ｈ、そのホール２２の体積をＶ、溝２３の体積をＶs 、
スパッタにより形成されるアルミニウムの配線層２４の
膜厚をｈとする。なお、アライメント用ホール２２と溝
２３との深さは同一とする。又、アライメント用ホール
２２内に付着するアルミニウムの量は無視している。こ
の条件の下に、配線層２４にレーザ光を照射することに
よりアライメント用ホール２２内に流れ込むアルミニウ
ムの体積ｖb は、 ｖb ＝Ｌ1 ・（２ａ＋Ｌ1 ）・ｈ …(1) となる。又、溝２３に流れ込むアルミニウムは、斜線に
より示す部分であって、その流れ込む体積ｖa は、 ｖa ＝ｖa1＋ｖa2 ＝Ｌ1 ・（２ａ＋３Ｌ1 ）・ｈ ＋Ｌ3 ・（２ａ＋４Ｌ1 ＋４Ｌ2 ＋Ｌ3 ）・ｈ …(2) となる。そこで、アライメント用ホール２２がアルミニ
ウムにより埋め込まれない条件は、 Ｖ＞ｖb ＝Ｌ1 ・（２ａ＋Ｌ1 ）・ｈ …(3) となり、溝２３は埋め込まれて平坦になるか、又は埋め
込まれない状態が望ましいので、 Ｖｓ ≧ｖa ＝Ｌ1 ・（２ａ＋３Ｌ1 ）・ｈ ＋Ｌ3 ・（２ａ＋４Ｌ1 ＋４Ｌ2 ＋Ｌ3 ）・ｈ …(4) という関係を満たすことが必要となる。
【００２０】従って、上記式(3)(4)を満たすアライメン
ト用ホール２２の一辺長さａ、アライメント用ホール２
２と溝２３との間隔Ｌ1 、溝２３の幅Ｌ2 、隣接するア
ライメントパターンとの間隔Ｌ3 、各アライメント用ホ
ール２２の深さＨに形成されている。次に上記の如く構
造を有するアライメントマークの作用について説明す
る。
ト用ホール２２の一辺長さａ、アライメント用ホール２
２と溝２３との間隔Ｌ1 、溝２３の幅Ｌ2 、隣接するア
ライメントパターンとの間隔Ｌ3 、各アライメント用ホ
ール２２の深さＨに形成されている。次に上記の如く構
造を有するアライメントマークの作用について説明す
る。
【００２１】上記の如く配線パターンの多層化における
製造工程では、先ず半導体基板２０上にアルミニウムに
よる配線層２４をスパッタにより形成し、この後、レジ
ストを塗布し、露光処理し、レジストを除去し、エッチ
ング処理して１層の配線パターンを形成し、次に上記各
処理を数回繰り返すことにより多層に配線パターンを形
成している。
製造工程では、先ず半導体基板２０上にアルミニウムに
よる配線層２４をスパッタにより形成し、この後、レジ
ストを塗布し、露光処理し、レジストを除去し、エッチ
ング処理して１層の配線パターンを形成し、次に上記各
処理を数回繰り返すことにより多層に配線パターンを形
成している。
【００２２】この製造工程中、集積度の向上に伴って層
数が多くなる場合には、配線層２４のスパッタの後に平
坦化処理が行われ、ここで配線層２４に対して図５(a)
に示すようにエキシマ等のレーザ光が照射される。この
レーザ光の照射により配線層２４は、瞬時に溶融、リフ
ローし、同図(b)に示すようにアライメント用ホール２
２及び溝２３に流れ込む。
数が多くなる場合には、配線層２４のスパッタの後に平
坦化処理が行われ、ここで配線層２４に対して図５(a)
に示すようにエキシマ等のレーザ光が照射される。この
レーザ光の照射により配線層２４は、瞬時に溶融、リフ
ローし、同図(b)に示すようにアライメント用ホール２
２及び溝２３に流れ込む。
【００２３】この場合、アライメント用ホール２２に流
れ込むアルミニウムの量は、図４に示すように溝２３と
の間の絶縁膜２１上のアルミニウムの量であり、その体
積はｖb となる。
れ込むアルミニウムの量は、図４に示すように溝２３と
の間の絶縁膜２１上のアルミニウムの量であり、その体
積はｖb となる。
【００２４】一方、溝２３には、同図に示すように各ア
ライメントパターンの間の絶縁膜２１上のアルミニウム
及び溝２３との間の絶縁膜２１上のアルミニウムが流れ
込み、そのアルミニウム量は各体積ｖa1、ｖa2とを合わ
せた体積ｖa となる。
ライメントパターンの間の絶縁膜２１上のアルミニウム
及び溝２３との間の絶縁膜２１上のアルミニウムが流れ
込み、そのアルミニウム量は各体積ｖa1、ｖa2とを合わ
せた体積ｖa となる。
【００２５】これにより、図４(c) に示すように溶融し
たアルミニウムは、その殆どが溝２３に流れ込み、この
後に凝固する。従って、アライメント用ホール２２は、
アルミニウムにより埋め込まれることはなく、その機能
が保持される。
たアルミニウムは、その殆どが溝２３に流れ込み、この
後に凝固する。従って、アライメント用ホール２２は、
アルミニウムにより埋め込まれることはなく、その機能
が保持される。
【００２６】従って、配線パターンの多層化における製
造工程において、各マスクと半導体基板２０とを位置決
めする場合、各マスクのアライメントマークと半導体基
板２０上のアライメントマークとがステッパーにより認
識される。
造工程において、各マスクと半導体基板２０とを位置決
めする場合、各マスクのアライメントマークと半導体基
板２０上のアライメントマークとがステッパーにより認
識される。
【００２７】このように上記一実施例においては、アラ
イメント用ホール２２の周囲に溝２３を形成した構造と
したので、レーザ光を照射して配線層２４を平坦化する
場合、溶融した配線層２４のアルミニウムの殆どは、溝
２３に流れ込んでアライメント用ホール２２に流れ込む
量は激減する。これにより、アライメントマークとして
の機能を保持することができ、配線パターンの多層化を
行う場合に各マスクと半導体基板２０との位置決めを高
精度にできる。なお、本発明は上記一実施例に限定され
るものでなくその要旨を変更しない範囲で変形してよ
い。
イメント用ホール２２の周囲に溝２３を形成した構造と
したので、レーザ光を照射して配線層２４を平坦化する
場合、溶融した配線層２４のアルミニウムの殆どは、溝
２３に流れ込んでアライメント用ホール２２に流れ込む
量は激減する。これにより、アライメントマークとして
の機能を保持することができ、配線パターンの多層化を
行う場合に各マスクと半導体基板２０との位置決めを高
精度にできる。なお、本発明は上記一実施例に限定され
るものでなくその要旨を変更しない範囲で変形してよ
い。
【００２８】例えば、上記一実施例ではアライメント用
ホール２２の周囲に溝２３を形成したが、図６に示すよ
うにアライメント用ホール２２の各辺ごとに連通しない
各溝３０、…、３０を形成してもよい。なお、図７はか
かるアライメントマークの一部拡大図である。
ホール２２の周囲に溝２３を形成したが、図６に示すよ
うにアライメント用ホール２２の各辺ごとに連通しない
各溝３０、…、３０を形成してもよい。なお、図７はか
かるアライメントマークの一部拡大図である。
【００２９】又、アライメント用ホール２２の形状は正
方形に限らず、円形や十字形でもよく、その場合にも周
囲に溝が形成されるものである。さらに、アライメント
マークは、６つのアライメント用ホール２２を配列して
形成しているが、これに限ることはなく、例えば３つの
アライメント用ホール２２に各溝を形成するようにして
もよい。又、配線層２４としてアルミニウムの場合につ
いて説明したが、これに限らず他の金属としてアルミニ
ウムにシリコンや銅を混合したものでもよい。
方形に限らず、円形や十字形でもよく、その場合にも周
囲に溝が形成されるものである。さらに、アライメント
マークは、６つのアライメント用ホール２２を配列して
形成しているが、これに限ることはなく、例えば３つの
アライメント用ホール２２に各溝を形成するようにして
もよい。又、配線層２４としてアルミニウムの場合につ
いて説明したが、これに限らず他の金属としてアルミニ
ウムにシリコンや銅を混合したものでもよい。
【００３０】
【発明の効果】以上詳記したように本発明によれば、レ
ーザ光を照射して配線層を平坦化する工程を経てもアラ
イメントマークのホールは配線層を形成する金属により
埋め込まれずアライメントマークとしての機能を保持で
きるアライメントマーク構造を提供できる。
ーザ光を照射して配線層を平坦化する工程を経てもアラ
イメントマークのホールは配線層を形成する金属により
埋め込まれずアライメントマークとしての機能を保持で
きるアライメントマーク構造を提供できる。
【図１】本発明に係わるアライメントマーク構造の一実
施例を示す構成図。
施例を示す構成図。
【図２】同アライメントマークの断面図。
【図３】同アライメントマークの寸法関係を示す図。
【図４】同アライメントマークにおけるアライメント用
ホールと溝との体積関係を示す図。
ホールと溝との体積関係を示す図。
【図５】同アライメントマークの作用を示す図。
【図６】同アライメントマークの変形例を示す構成図。
【図７】同アライメントマークの拡大図。
【図８】アライメントマークによる位置決めを説明する
ための図。
ための図。
【図９】従来のアライメントマークの構成図。
【図１０】多層化の半導体製造工程における平坦化処理
を示す図。
を示す図。
【図１１】同平坦化処理によるアライメントマークの状
態を示す図。
態を示す図。
２０…半導体基板、２１…絶縁膜、２２…アライメント
用ホール、２３，３０…溝、２４…配線層。
用ホール、２３，３０…溝、２４…配線層。
Claims (2)
- 【請求項１】 半導体基板上に形成されたアライメント
用ホールと、このアライメント用ホールの周辺に形成さ
れた溝とにより形成されることを特徴とするアライメン
トマーク構造。 - 【請求項２】 半導体基板上に多層に配線パターンを形
成する製造工程中の露光処理で用いる前記配線パターン
のマスクと前記半導体基板との位置決めで検出されるア
ライメントマーク構造において、 前記半導体基板上に形成されたアライメント用ホール
と、このアライメント用ホールの周辺に形成され、前記
半導体基板上に形成された前記配線パターン用の金属層
を平坦化する際に流れ込む体積よりも大きい体積に形成
された溝とから成ることを特徴とするアライメントマー
ク構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256298A JPH06112301A (ja) | 1992-09-25 | 1992-09-25 | アライメントマーク構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256298A JPH06112301A (ja) | 1992-09-25 | 1992-09-25 | アライメントマーク構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112301A true JPH06112301A (ja) | 1994-04-22 |
Family
ID=17290720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256298A Pending JPH06112301A (ja) | 1992-09-25 | 1992-09-25 | アライメントマーク構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112301A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427501B1 (ko) * | 1998-10-27 | 2004-04-30 | 닛뽄덴끼 가부시끼가이샤 | 반도체 제조방법 |
| CN111477610A (zh) * | 2020-04-21 | 2020-07-31 | 錼创显示科技股份有限公司 | 对准结构 |
| US11181834B2 (en) | 2020-04-21 | 2021-11-23 | PlayNitride Display Co., Ltd. | Alignment structure |
-
1992
- 1992-09-25 JP JP4256298A patent/JPH06112301A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427501B1 (ko) * | 1998-10-27 | 2004-04-30 | 닛뽄덴끼 가부시끼가이샤 | 반도체 제조방법 |
| CN111477610A (zh) * | 2020-04-21 | 2020-07-31 | 錼创显示科技股份有限公司 | 对准结构 |
| US11181834B2 (en) | 2020-04-21 | 2021-11-23 | PlayNitride Display Co., Ltd. | Alignment structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5733711A (en) | Process for forming both fixed and variable patterns on a single photoresist resin mask | |
| JP2001351849A (ja) | 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法 | |
| JPH03138920A (ja) | 半導体装置 | |
| US4603473A (en) | Method of fabricating integrated semiconductor circuit | |
| JPH06112301A (ja) | アライメントマーク構造 | |
| US5264310A (en) | Alignment mark having regions formed by energy beam irradiation therein and method of manufacturing the same | |
| US7129025B2 (en) | Fabrication method of a three-dimensional microstructure | |
| JPH1064796A (ja) | 半導体装置及びその製造方法 | |
| KR100384354B1 (ko) | 러프 도체 구조 및 미세 도체 구조를 가지는 적어도 하나의 영역을 가지는 인쇄회로기판 제조 방법 | |
| KR100815361B1 (ko) | 인쇄회로기판의 제조방법 | |
| US6680163B2 (en) | Method of forming opening in wafer layer | |
| KR950015647A (ko) | 반도체장치의 제조방법 | |
| JPH02321A (ja) | アパーチュア形成方法 | |
| US6783688B2 (en) | Method and apparatus for structuring printed circuit boards | |
| US5871868A (en) | Apparatus and method for machining conductive structures on substrates | |
| JPH07307333A (ja) | パターン形成方法 | |
| US5551584A (en) | Method of producing lambda/4-shifted diffraction grating | |
| KR20000048771A (ko) | 전기적으로 절연된 지지물 상에 적어도 2개의 배선레벨을 형성하는 방법 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 | |
| GB2307352A (en) | Manufacture of multi-layer printed circuit boards | |
| KR100269632B1 (ko) | 다층배선의형성방법 | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| JPS612156A (ja) | フオトフアブリケーシヨン用マスクの製作方法 | |
| JPH01149435A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050901 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060320 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090407 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110407 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |