JPH06112190A - 絶縁膜の形成方法 - Google Patents
絶縁膜の形成方法Info
- Publication number
- JPH06112190A JPH06112190A JP25440992A JP25440992A JPH06112190A JP H06112190 A JPH06112190 A JP H06112190A JP 25440992 A JP25440992 A JP 25440992A JP 25440992 A JP25440992 A JP 25440992A JP H06112190 A JPH06112190 A JP H06112190A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- plasma
- sio
- insulating film
- teos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】アスペクト比の大きいトレンチに絶縁膜を埋め
込む。 【構成】ＴＥＯＳ１６、Ｎ2 Ｏ１８およびＮＦ3 １９を
反応ガスとして、２．４ＧＨｚのマイクロ波発振器１２
および１３．５６ＭＨｚの高周波発振器１４の出力を交
互に印加する。周期的に１０秒間のマイクロ波プラズマ
ＣＶＤと５秒間のＲＩＥエッチバックとを５０周期だけ
切り替えることにより、下部電極１１の試料ウェーハ１
３に形成されたアスペクト比の大きいトレンチにＳｉＯ
2 を埋め込んだのち、最後に２５０秒間、高周波発振器
１４の出力を印加して表面に堆積した余分のＳｉＯ2 を
エッチバック（平坦化）する。
込む。 【構成】ＴＥＯＳ１６、Ｎ2 Ｏ１８およびＮＦ3 １９を
反応ガスとして、２．４ＧＨｚのマイクロ波発振器１２
および１３．５６ＭＨｚの高周波発振器１４の出力を交
互に印加する。周期的に１０秒間のマイクロ波プラズマ
ＣＶＤと５秒間のＲＩＥエッチバックとを５０周期だけ
切り替えることにより、下部電極１１の試料ウェーハ１
３に形成されたアスペクト比の大きいトレンチにＳｉＯ
2 を埋め込んだのち、最後に２５０秒間、高周波発振器
１４の出力を印加して表面に堆積した余分のＳｉＯ2 を
エッチバック（平坦化）する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の素子分
離絶縁膜および層間絶縁膜の上にプラズマＣＶＤ（化学
気相成長）法により絶縁膜を形成する方法に関するもの
である。
離絶縁膜および層間絶縁膜の上にプラズマＣＶＤ（化学
気相成長）法により絶縁膜を形成する方法に関するもの
である。
【０００２】
【従来の技術】半導体集積回路が形成された単結晶シリ
コン基板には、溝掘りしたトレンチ内に二酸化シリコン
（ＳｉＯ2 ）や硼珪酸ガラス（ＢＰＳＧ：ｂｏｒｏ−ｐ
ｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）などの
絶縁物を埋め込んだ素子分離領域やトレンチキャパシタ
が形成されている。
コン基板には、溝掘りしたトレンチ内に二酸化シリコン
（ＳｉＯ2 ）や硼珪酸ガラス（ＢＰＳＧ：ｂｏｒｏ−ｐ
ｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）などの
絶縁物を埋め込んだ素子分離領域やトレンチキャパシタ
が形成されている。
【０００３】従来のトレンチ分離領域の形成方法につい
て、図４（ａ）〜（ｅ）の断面図を参照して説明する。
て、図４（ａ）〜（ｅ）の断面図を参照して説明する。
【０００４】はじめに図４（ａ）に示すように、Ｐ- 型
シリコン基板１内にレジスト（図示せず）をマスクとし
てドライエッチングして形成されたトレンチ６内に絶縁
体を埋め込むため、ＣＶＤ法により全面にＢＰＳＧ膜５
ａが成長されている。
シリコン基板１内にレジスト（図示せず）をマスクとし
てドライエッチングして形成されたトレンチ６内に絶縁
体を埋め込むため、ＣＶＤ法により全面にＢＰＳＧ膜５
ａが成長されている。
【０００５】ＢＰＳＧ膜５ａを成長するＣＶＤ法には、
供給ガスとしてモノシラン（ＳｉＨ4 ）、フォスフィン
（ＰＨ3 ）および酸素（Ｏ2 ）を用いるもの、あるいは
テトラオルソエトキシシラン（ＴＥＯＳ：Ｓｉ（ＯＣ2
Ｈ5 ）4 ）、トリメチルボラン（ＴＭＢ：Ｂ（ＣＨ3 ）
3 ）、トリメチルオキシフォスフィン（ＴＭＯＰ：ＰＯ
（ＣＨ3 ）3 ）および酸素（Ｏ2 ）を用いるものがあ
る。それぞれ減圧方式と常圧方式とがある。
供給ガスとしてモノシラン（ＳｉＨ4 ）、フォスフィン
（ＰＨ3 ）および酸素（Ｏ2 ）を用いるもの、あるいは
テトラオルソエトキシシラン（ＴＥＯＳ：Ｓｉ（ＯＣ2
Ｈ5 ）4 ）、トリメチルボラン（ＴＭＢ：Ｂ（ＣＨ3 ）
3 ）、トリメチルオキシフォスフィン（ＴＭＯＰ：ＰＯ
（ＣＨ3 ）3 ）および酸素（Ｏ2 ）を用いるものがあ
る。それぞれ減圧方式と常圧方式とがある。
【０００６】ＢＰＳＧ膜５ａの成分別の濃度は平坦化工
程におけるガラスリフロー特性を考慮してＢ2 Ｏ5 ／Ｓ
ｉＯ2 ＝４〜２０ｍｏｌ％、Ｐ2 Ｏ5 ／ＳｉＯ2 ＝４〜
２０ｍｏｌ％に制御されている。
程におけるガラスリフロー特性を考慮してＢ2 Ｏ5 ／Ｓ
ｉＯ2 ＝４〜２０ｍｏｌ％、Ｐ2 Ｏ5 ／ＳｉＯ2 ＝４〜
２０ｍｏｌ％に制御されている。
【０００７】トレンチの開口幅が１μｍと狭く、深さが
５μｍ程度と深い、いわゆるアスペクト比の大きいトレ
ンチの場合、ＢＰＳＧ膜５ａを全面成長すると、トレン
チ４の深さ方向への反応ガスの回り込みが悪くなり、ト
レンチ４の底部まで反応ガス分子が届き難くなる。その
結果、ＢＰＳＧ膜５ａの成長速度がトレンチのコーナー
６で最も大きく、トレンチ４の底に向って徐々に小さく
なる。
５μｍ程度と深い、いわゆるアスペクト比の大きいトレ
ンチの場合、ＢＰＳＧ膜５ａを全面成長すると、トレン
チ４の深さ方向への反応ガスの回り込みが悪くなり、ト
レンチ４の底部まで反応ガス分子が届き難くなる。その
結果、ＢＰＳＧ膜５ａの成長速度がトレンチのコーナー
６で最も大きく、トレンチ４の底に向って徐々に小さく
なる。
【０００８】ＢＰＳＧ膜５ａを成長させるとトレンチの
コーナー６で膜厚が厚くなってオーバーハング状になっ
て両側から接合して、トレンチ４の内部にボイド（空
洞）が発生する。そのためトレンチ４がふさがる前にＢ
ＰＳＧ膜５ａの成長を中断しなければならない。幅１μ
ｍのトレンチを埋め込むときは、ＢＰＳＧ膜５ａの膜厚
は０．５μｍに制御するのが普通である。
コーナー６で膜厚が厚くなってオーバーハング状になっ
て両側から接合して、トレンチ４の内部にボイド（空
洞）が発生する。そのためトレンチ４がふさがる前にＢ
ＰＳＧ膜５ａの成長を中断しなければならない。幅１μ
ｍのトレンチを埋め込むときは、ＢＰＳＧ膜５ａの膜厚
は０．５μｍに制御するのが普通である。
【０００９】つぎに図４（ｂ）に示すように、９５０〜
１０００℃でリフロー熱処理してトレンチのコーナー６
におけるＢＰＳＧ膜５ａのオーバーハングをなくす。
１０００℃でリフロー熱処理してトレンチのコーナー６
におけるＢＰＳＧ膜５ａのオーバーハングをなくす。
【００１０】つぎに図４（ｃ）に示すように、通常のＣ
ＶＤ法によりＢＰＳＧ膜を成長させてトレン４を完全に
埋め込む。
ＶＤ法によりＢＰＳＧ膜を成長させてトレン４を完全に
埋め込む。
【００１１】つぎに図４（ｄ）に示すように、９５０〜
１０００℃でリフロー熱処理してトレンチ４におけるＢ
ＰＳＧ膜５ａのくぼみをなくす。
１０００℃でリフロー熱処理してトレンチ４におけるＢ
ＰＳＧ膜５ａのくぼみをなくす。
【００１２】つぎに図４（ｅ）に示すように、ドライエ
ッチングまたはウェットエッチングによりＢＰＳＧ膜５
ａをエッチバックしてトレンチ分離領域が完成する。
ッチングまたはウェットエッチングによりＢＰＳＧ膜５
ａをエッチバックしてトレンチ分離領域が完成する。
【００１３】
【発明が解決しようとする課題】従来、ＣＶＤ法におい
てアスペクト比の大きなトレンチへのステップカバレッ
ジ（段差被覆性）が悪いので、９５０〜１０００℃の高
温でリフロー熱処理する必要がある。そのため半導体層
に結晶欠陥が導入される確率が高くなり、半導体素子の
歩留りや信頼性が低下する恐れがある。
てアスペクト比の大きなトレンチへのステップカバレッ
ジ（段差被覆性）が悪いので、９５０〜１０００℃の高
温でリフロー熱処理する必要がある。そのため半導体層
に結晶欠陥が導入される確率が高くなり、半導体素子の
歩留りや信頼性が低下する恐れがある。
【００１４】また高温熱処理によりＰ- 型シリコン基板
とＮ+ 型埋込層とのＰＮ接合に欠陥が導入されてリーク
電流が大きくなる。Ｎ+ 型埋込層が垂直方向にせり上が
り、Ｎ- 型エピタキシャル層との濃度勾配が小さくな
る。その結果、半導体素子の特性が大幅に低下する。
とＮ+ 型埋込層とのＰＮ接合に欠陥が導入されてリーク
電流が大きくなる。Ｎ+ 型埋込層が垂直方向にせり上が
り、Ｎ- 型エピタキシャル層との濃度勾配が小さくな
る。その結果、半導体素子の特性が大幅に低下する。
【００１５】
【課題を解決するための手段】本発明の絶縁膜の形成方
法は、出力が周期的にスィッチングできるようになって
いる高周波電源が印加される下部電極と、三弗化窒素が
導入されるシャワー上部電極とからなる平行平板電極を
備えた成長室において、テトラエチルオルソシリケー
ト、亜酸化窒素、アンモニアおよび三弗化窒素からなる
反応気体をプラズマ化して、半導体基板の表面に絶縁膜
を気相成長させるものである。
法は、出力が周期的にスィッチングできるようになって
いる高周波電源が印加される下部電極と、三弗化窒素が
導入されるシャワー上部電極とからなる平行平板電極を
備えた成長室において、テトラエチルオルソシリケー
ト、亜酸化窒素、アンモニアおよび三弗化窒素からなる
反応気体をプラズマ化して、半導体基板の表面に絶縁膜
を気相成長させるものである。
【００１６】
【作用】マイクロ波プラズマＣＶＤで絶縁膜を堆積する
工程と、三弗化窒素を反応ガスとしてＲＩＥ（反応性イ
オンエッチング）を行なう工程とを、周期的に繰り返す
ことによりステップカバレッジの優れた絶縁膜を形成す
ることができる。
工程と、三弗化窒素を反応ガスとしてＲＩＥ（反応性イ
オンエッチング）を行なう工程とを、周期的に繰り返す
ことによりステップカバレッジの優れた絶縁膜を形成す
ることができる。
【００１７】
【実施例】本発明の第１の実施例として、ＳｉＯ2 の成
長に用いたプラズマＣＶＤ装置を示す図１を参照して説
明する。
長に用いたプラズマＣＶＤ装置を示す図１を参照して説
明する。
【００１８】プラズマＣＶＤ装置は成長室７、ＴＥＯＳ
プラズマ室８およびＮ2 Ｏプラズマ室９から構成されて
いる。成長室７内には上部電極１０および下部電極１１
からなる平行平板電極があり、ＴＥＯＳプラズマ室８お
よびＮ2 Ｏプラズマ室９にはそれぞれマイクロ波発振器
１２が接続されている。
プラズマ室８およびＮ2 Ｏプラズマ室９から構成されて
いる。成長室７内には上部電極１０および下部電極１１
からなる平行平板電極があり、ＴＥＯＳプラズマ室８お
よびＮ2 Ｏプラズマ室９にはそれぞれマイクロ波発振器
１２が接続されている。
【００１９】成長室７内の下部電極１１上にはアスペク
ト比の大きなトレンチを有する試料ウェーハ１３が配置
されている。下部電極１１にはブロッキングキャパシタ
（コンデンサ）１５および高周波発振器１４が直列接続
されている。成長室７の圧力を任意に制御するため、下
部に真空ポンプ２１が設置されている。
ト比の大きなトレンチを有する試料ウェーハ１３が配置
されている。下部電極１１にはブロッキングキャパシタ
（コンデンサ）１５および高周波発振器１４が直列接続
されている。成長室７の圧力を任意に制御するため、下
部に真空ポンプ２１が設置されている。
【００２０】はじめにＴＥＯＳタンク１６からＭＦＣ
（マスフローコントローラ）１７により１００ｓｃｃｍ
に流量制御したＴＥＯＳをＴＥＯＳプラズマ室８に導入
する。ＴＥＯＳプラズマ室８にはマイクロ波発振器１２
から２．４ＧＨｚ、５００Ｗのマイクロ波を印加して、
ＴＥＯＳを効率良くプラズマ化する。
（マスフローコントローラ）１７により１００ｓｃｃｍ
に流量制御したＴＥＯＳをＴＥＯＳプラズマ室８に導入
する。ＴＥＯＳプラズマ室８にはマイクロ波発振器１２
から２．４ＧＨｚ、５００Ｗのマイクロ波を印加して、
ＴＥＯＳを効率良くプラズマ化する。
【００２１】一方、Ｎ2 Ｏボンベ１８からＭＦＣ１７に
より２５ｓｃｃｍに流量制御したＮ2 ＯをＮ2 Ｏプラズ
マ室９に導入する。Ｎ2 Ｏプラズマ室９にはマイクロ波
発振器１２から２．４ＧＨｚ、５００Ｗのマイクロ波を
印加して、Ｎ2 Ｏを効率良くプラズマ化する。
より２５ｓｃｃｍに流量制御したＮ2 ＯをＮ2 Ｏプラズ
マ室９に導入する。Ｎ2 Ｏプラズマ室９にはマイクロ波
発振器１２から２．４ＧＨｚ、５００Ｗのマイクロ波を
印加して、Ｎ2 Ｏを効率良くプラズマ化する。
【００２２】ＮＦ3 ボンベ１９からＭＦＣ１７により１
０ｓｃｃｍに流量制御したＮＦ3 が上部電極１０表面に
開けられた無数の導入孔から成長室７に導入される。成
長室７内の圧力は真空ポンプ２１に取り付けられたバル
ブ（図示せず）により１×１０-2Ｐａに制御される。こ
のときＴＥＯＳプラズマ室８およびＮ2 Ｏプラズマ室９
と成長室７との間に圧力差が生じて、ＴＥＯＳプラズマ
室８で発生したシリコンを中心とする活性化学種とＮ2
Ｏプラズマ室９で発生した酸素ラジカルを中心とする活
性化学種とが成長室７内に輸送される。
０ｓｃｃｍに流量制御したＮＦ3 が上部電極１０表面に
開けられた無数の導入孔から成長室７に導入される。成
長室７内の圧力は真空ポンプ２１に取り付けられたバル
ブ（図示せず）により１×１０-2Ｐａに制御される。こ
のときＴＥＯＳプラズマ室８およびＮ2 Ｏプラズマ室９
と成長室７との間に圧力差が生じて、ＴＥＯＳプラズマ
室８で発生したシリコンを中心とする活性化学種とＮ2
Ｏプラズマ室９で発生した酸素ラジカルを中心とする活
性化学種とが成長室７内に輸送される。
【００２３】ＴＥＯＳプラズマ室８で発生したプラズマ
には主としてエチルアルコキシ基（Ｃ2 Ｈ5 Ｏ−）から
なる有機化学種が多量に含まれている。そのまま導入す
ると成長室７の側壁に有機化学物質による汚染が拡が
る。そこでＴＥＯＳプラズマ室８の出口近傍に有機化学
物質を凝縮して除去するため、５℃に保たれた電子冷却
機構２０が設置されている。電子冷却機構２０によって
凝縮除去される物質は、主としてエタノール（Ｃ2 Ｈ5
ＯＨ）である。
には主としてエチルアルコキシ基（Ｃ2 Ｈ5 Ｏ−）から
なる有機化学種が多量に含まれている。そのまま導入す
ると成長室７の側壁に有機化学物質による汚染が拡が
る。そこでＴＥＯＳプラズマ室８の出口近傍に有機化学
物質を凝縮して除去するため、５℃に保たれた電子冷却
機構２０が設置されている。電子冷却機構２０によって
凝縮除去される物質は、主としてエタノール（Ｃ2 Ｈ5
ＯＨ）である。
【００２４】成長室７内に導入されたＴＥＯＳプラズマ
およびＮ2 Ｏプラズマは、下向きに移動するＮＦ3 分子
と衝突して下部電極１１上に設置された試料ウェーハ１
３の表面に輸送される。下部電極１１には試料ウェーハ
１３を３７０℃に加熱するためのヒーター（図示せず）
が埋め込まれている。試料ウェーハ１３に到達したＴＥ
ＯＳプラズマおよびＮ2 Ｏプラズマは熱エネルギーの助
けにより表面反応して二酸化シリコン（ＳｉＯ2 ）を形
成する。
およびＮ2 Ｏプラズマは、下向きに移動するＮＦ3 分子
と衝突して下部電極１１上に設置された試料ウェーハ１
３の表面に輸送される。下部電極１１には試料ウェーハ
１３を３７０℃に加熱するためのヒーター（図示せず）
が埋め込まれている。試料ウェーハ１３に到達したＴＥ
ＯＳプラズマおよびＮ2 Ｏプラズマは熱エネルギーの助
けにより表面反応して二酸化シリコン（ＳｉＯ2 ）を形
成する。
【００２５】ＴＥＯＳを用いたＳｉＯ2 のＣＶＤは反応
の律速段階が気相反応ではなく表面反応である。しかも
表面でＴＥＯＳプラズマの重合による多量体（中間生成
物）が発生し、それがウェーハ表面の吸着するとき液体
状に流れるので、ＳｉＨ4 系のＣＶＤに比べてステップ
カバレッジが格段に優れているのが特長である。
の律速段階が気相反応ではなく表面反応である。しかも
表面でＴＥＯＳプラズマの重合による多量体（中間生成
物）が発生し、それがウェーハ表面の吸着するとき液体
状に流れるので、ＳｉＨ4 系のＣＶＤに比べてステップ
カバレッジが格段に優れているのが特長である。
【００２６】さらにアスペクト比が５：１以上の大きな
トレンチにおいては、底部へのＴＥＯＳプラズマおよび
Ｎ2 Ｏプラズマの回り込みが悪くなり、成長速度の大き
い部分と小さい部分とが発生して、トレンチのコーナー
で膜厚が厚くなるオーバーハングが発生する。
トレンチにおいては、底部へのＴＥＯＳプラズマおよび
Ｎ2 Ｏプラズマの回り込みが悪くなり、成長速度の大き
い部分と小さい部分とが発生して、トレンチのコーナー
で膜厚が厚くなるオーバーハングが発生する。
【００２７】そこでマイクロ波プラズマＣＶＤ法で短時
間ＳｉＯ2 を成長したのち、ＲＩＥにより成長速度の大
きかった部分のＳｉＯ2 をエッチバックする。この成長
とエッチバックとを繰り返すことにより、ステップカバ
レッシの良好な絶縁膜を形成することができる。
間ＳｉＯ2 を成長したのち、ＲＩＥにより成長速度の大
きかった部分のＳｉＯ2 をエッチバックする。この成長
とエッチバックとを繰り返すことにより、ステップカバ
レッシの良好な絶縁膜を形成することができる。
【００２８】具体的には１０秒間マイクロ波プラズマＣ
ＶＤ法により試料ウェーハ１３表面にＳｉＯ2 を成長す
る。そのあと５秒間マイクロ波発振器１２の出力を停止
する。
ＶＤ法により試料ウェーハ１３表面にＳｉＯ2 を成長す
る。そのあと５秒間マイクロ波発振器１２の出力を停止
する。
【００２９】マイクロ波発振器１２の出力を停止すると
ＴＥＯＳプラズマ室８およびＮ2 Ｏプラズマ室９でのペ
ラズマ発生が中断する。ＴＥＯＳプラズマ室８からはＴ
ＥＯＳ分子が、Ｎ2 Ｏプラズマ室８からはＮ2 Ｏ分子が
そのまま成長室７に導入される。
ＴＥＯＳプラズマ室８およびＮ2 Ｏプラズマ室９でのペ
ラズマ発生が中断する。ＴＥＯＳプラズマ室８からはＴ
ＥＯＳ分子が、Ｎ2 Ｏプラズマ室８からはＮ2 Ｏ分子が
そのまま成長室７に導入される。
【００３０】しかしＴＥＯＳプラズマ室８の出口には電
子冷却機構２０が設置されているので、ＴＥＯＳ分子が
凝縮されて成長室７内にはほとんど到達しない。したが
って成長室７内にはＮＦ3 およびＮ2 Ｏの分子だけが存
在することになる。そこで高周波発振器１４から１３．
５６ＭＨｚ、３００Ｗの高周波を下部電極１１に印加す
る。
子冷却機構２０が設置されているので、ＴＥＯＳ分子が
凝縮されて成長室７内にはほとんど到達しない。したが
って成長室７内にはＮＦ3 およびＮ2 Ｏの分子だけが存
在することになる。そこで高周波発振器１４から１３．
５６ＭＨｚ、３００Ｗの高周波を下部電極１１に印加す
る。
【００３１】上部電極１０は接地されているので、上部
電極１０および下部電極１１からなる平行平板電極１
０，１１間にはＮＦ3 およびＮ2 Ｏの混合ガスのプラズ
マが発生する。プラズマ中においては、電子の移動度が
イオンの移動度に比べて非常に大きいので、電子は陽極
である上部電極１０に流れる。
電極１０および下部電極１１からなる平行平板電極１
０，１１間にはＮＦ3 およびＮ2 Ｏの混合ガスのプラズ
マが発生する。プラズマ中においては、電子の移動度が
イオンの移動度に比べて非常に大きいので、電子は陽極
である上部電極１０に流れる。
【００３２】その結果両電極１０，１１間に電流が流れ
てブロッキングキャパシタ１５に電荷が蓄積される。高
周波電圧が両電極１０，１１間に印加されたままブロッ
キングキャパシタ１５に電荷が蓄積されると陰極降下
（ｃａｔｈｏｄｅ ｆａｌｌ）が生じて、下部電極１１
の表面近傍にイオンシース層が形成される。イオンシー
ス層内では主にＮＦ2+からなる活性なイオンが垂直電界
によって加速されてＲＩＥが進行する。ＲＩＥにおいて
は垂直方向に加速された陽イオンによる物理エッチング
と同時にプラズマ中の活性ラジカルによる化学エッチン
グが行なわれる。
てブロッキングキャパシタ１５に電荷が蓄積される。高
周波電圧が両電極１０，１１間に印加されたままブロッ
キングキャパシタ１５に電荷が蓄積されると陰極降下
（ｃａｔｈｏｄｅ ｆａｌｌ）が生じて、下部電極１１
の表面近傍にイオンシース層が形成される。イオンシー
ス層内では主にＮＦ2+からなる活性なイオンが垂直電界
によって加速されてＲＩＥが進行する。ＲＩＥにおいて
は垂直方向に加速された陽イオンによる物理エッチング
と同時にプラズマ中の活性ラジカルによる化学エッチン
グが行なわれる。
【００３３】ＳｉＯ2 はＮＦ3 プラズマ中の弗素ラジカ
ル（Ｆ* ）によって次式に示すエッチングが行なわれ
る。
ル（Ｆ* ）によって次式に示すエッチングが行なわれ
る。
【００３４】 ＳｉＯ2 ＋４Ｆ* →ＳｉＦ4 ↑＋Ｏ2 （１） アスペクト比の大きいトレンチに成長したＳｉＯ2 をＲ
ＩＥでエッチバックすると、試料ウェーハの表面のＳｉ
Ｏ2 が物理エッチングによって除去され、反応ガスの回
り込みの良いトレンチのコーナーのＳｉＯ2 が化学エッ
チングによって除去される。プラズマＣＶＤ法と同様に
反応ガスの回り込みが悪いトレンチの底面ではエッチン
グ速度が小さくなる。
ＩＥでエッチバックすると、試料ウェーハの表面のＳｉ
Ｏ2 が物理エッチングによって除去され、反応ガスの回
り込みの良いトレンチのコーナーのＳｉＯ2 が化学エッ
チングによって除去される。プラズマＣＶＤ法と同様に
反応ガスの回り込みが悪いトレンチの底面ではエッチン
グ速度が小さくなる。
【００３５】５秒間ＲＩＥを行なってＳｉＯ2 をエッチ
バックしたら高周波発振器１４の出力を停止する。つぎ
に１０秒間マイクロ波発振器１２の出力を印加してマイ
クロ波プラズマＣＶＤを行なってＳｉＯ2 を成長させ
る。そのあと再び５秒間ＳｉＯ2 をエッチバックしたの
ち、１０秒間ＳｉＯ2 を成長させる操作を繰り返えす。
このときのマイクロ波発振器１２のタイムスケジュール
を図２（ａ）に、高周波発振器１４のタイムスケジュー
ルを図２（ｂ）に示す。
バックしたら高周波発振器１４の出力を停止する。つぎ
に１０秒間マイクロ波発振器１２の出力を印加してマイ
クロ波プラズマＣＶＤを行なってＳｉＯ2 を成長させ
る。そのあと再び５秒間ＳｉＯ2 をエッチバックしたの
ち、１０秒間ＳｉＯ2 を成長させる操作を繰り返えす。
このときのマイクロ波発振器１２のタイムスケジュール
を図２（ａ）に、高周波発振器１４のタイムスケジュー
ルを図２（ｂ）に示す。
【００３６】１０秒間マイクロ波プラズマＣＶＤを行な
うと、最も成長速度の大きい試料ウェーハの表面および
トレンチのコーナーに成長するＳｉＯ2 の膜厚は２０ｎ
ｍになる。最も成長速度の小さいトレンチの底面に成長
するＳｉＯ2 の膜厚は１０ｎｍになる。
うと、最も成長速度の大きい試料ウェーハの表面および
トレンチのコーナーに成長するＳｉＯ2 の膜厚は２０ｎ
ｍになる。最も成長速度の小さいトレンチの底面に成長
するＳｉＯ2 の膜厚は１０ｎｍになる。
【００３７】一方、１０秒間ＲＩＥを行なうとＳｉＯ2
が深さ１０ｎｍまでエッチバックされる。したがってマ
イクロ波ＣＶＤおよびＲＩＥエッチバックの１サイクル
毎にトレンチのコーナーでＳｉＯ2 が１０ｎｍ成長し、
トレンチの底面でＳｉＯ2 が１０ｎｍ成長するコンフォ
ーマブルな成長が実現する。
が深さ１０ｎｍまでエッチバックされる。したがってマ
イクロ波ＣＶＤおよびＲＩＥエッチバックの１サイクル
毎にトレンチのコーナーでＳｉＯ2 が１０ｎｍ成長し、
トレンチの底面でＳｉＯ2 が１０ｎｍ成長するコンフォ
ーマブルな成長が実現する。
【００３８】マイクロ波プラズマＣＶＤおよびＲＩＥエ
ッチバックを交互に５０サイクル繰り返すことにより、
開口径１μｍ、深さ５μｍのトレンチにＳｉＯ2 を埋め
込むことができることがわかる。このように高温熱処理
によるリフローを行なうことなく、図３（ｃ）に示すよ
うにトレンチにＳｉＯ2 を完全に埋め込むことが可能に
なった。
ッチバックを交互に５０サイクル繰り返すことにより、
開口径１μｍ、深さ５μｍのトレンチにＳｉＯ2 を埋め
込むことができることがわかる。このように高温熱処理
によるリフローを行なうことなく、図３（ｃ）に示すよ
うにトレンチにＳｉＯ2 を完全に埋め込むことが可能に
なった。
【００３９】さらにトレンチ開口以外の表面に成長した
ＳｉＯ2 を連続ＲＩＥによりエッチングすることができ
る。すなわち図２（ｂ）のタイムスケジュールに示すよ
うにマイクロ波プラズマＣＶＤおよびＲＩＥエッチバッ
クを５０サイクル繰り返したのち、ＲＩＥエッチバック
を連続して２５０秒間行なって、トレンチ開口以外の表
面に成長した厚さ０．５μｍのＳｉＯ2 を全面除去す
る。
ＳｉＯ2 を連続ＲＩＥによりエッチングすることができ
る。すなわち図２（ｂ）のタイムスケジュールに示すよ
うにマイクロ波プラズマＣＶＤおよびＲＩＥエッチバッ
クを５０サイクル繰り返したのち、ＲＩＥエッチバック
を連続して２５０秒間行なって、トレンチ開口以外の表
面に成長した厚さ０．５μｍのＳｉＯ2 を全面除去す
る。
【００４０】従来は絶縁膜成長、高温ガラスリフローお
よびエッチバックによりトレンチを埋め込んでいた。本
実施例では一連のマイクロ波プラズマＣＶＤおよびＲＩ
Ｅエッチバックによりトレンチ内にボイド（空隙）を生
じることなくＳｉＯ2 を埋め込み、そのほかのエピタキ
シャル層表面に堆積したＳｉＯ2 を除去することができ
る。
よびエッチバックによりトレンチを埋め込んでいた。本
実施例では一連のマイクロ波プラズマＣＶＤおよびＲＩ
Ｅエッチバックによりトレンチ内にボイド（空隙）を生
じることなくＳｉＯ2 を埋め込み、そのほかのエピタキ
シャル層表面に堆積したＳｉＯ2 を除去することができ
る。
【００４１】高温リフロー処理することなくトレンチを
埋め込むことにより、結晶欠陥が生じなくなり埋込層の
せり上がりもなくなり素子特性が低下しなくなった。
埋め込むことにより、結晶欠陥が生じなくなり埋込層の
せり上がりもなくなり素子特性が低下しなくなった。
【００４２】つぎに本発明の第２の実施例として、Ｓｉ
3 Ｎ4 の成長について図１を参照して説明する。
3 Ｎ4 の成長について図１を参照して説明する。
【００４３】本実施例ではＮ2 Ｏボンベ１８の代りにＮ
Ｈ3 ボンベを設置する。マスフローコントローラ１７で
制御した２０ｓｃｃｍのＮＨ3 をプラズマ室９に導入す
る。
Ｈ3 ボンベを設置する。マスフローコントローラ１７で
制御した２０ｓｃｃｍのＮＨ3 をプラズマ室９に導入す
る。
【００４４】マイクロ波発振器１２から２．４ＭＨｚ、
５００Ｗのマイクロ波を発生させると、成長室７内の試
料ウェーハ１３にはＳｉ3 Ｎ4 （窒化シリコン）膜が成
長する。
５００Ｗのマイクロ波を発生させると、成長室７内の試
料ウェーハ１３にはＳｉ3 Ｎ4 （窒化シリコン）膜が成
長する。
【００４５】Ｓｉ3 Ｎ4 膜は弗素ラジカル（Ｆ* ）を用
いた反応性イオンエッチングにおいて、次式の反応によ
って化学エッチングされる。
いた反応性イオンエッチングにおいて、次式の反応によ
って化学エッチングされる。
【００４６】 Ｓｉ3 Ｎ4 ＋１２Ｆ* →３ＳｉＦ4 ↑＋２Ｎ2 ↑ （２） 試料ウェーハ１３を３７０℃に加熱してマイクロ波プラ
ズマＣＶＤおよびＲＩＥエッチバックのサイクルを繰り
返すことによりアスペクト比の大きいトレンチにＳｉ3
Ｎ4 を埋め込むことができる。Ｓｉ3 Ｎ4 はＳｉＯ2 に
比べて耐湿性および耐絶縁性が優れているので、主に多
層電極配線の層間絶縁膜に用いられている。本実施例で
は高温リフロー処理を行なうことなく、Ｓｉ3 Ｎ4 から
なる層間絶縁膜を形成することができる。
ズマＣＶＤおよびＲＩＥエッチバックのサイクルを繰り
返すことによりアスペクト比の大きいトレンチにＳｉ3
Ｎ4 を埋め込むことができる。Ｓｉ3 Ｎ4 はＳｉＯ2 に
比べて耐湿性および耐絶縁性が優れているので、主に多
層電極配線の層間絶縁膜に用いられている。本実施例で
は高温リフロー処理を行なうことなく、Ｓｉ3 Ｎ4 から
なる層間絶縁膜を形成することができる。
【００４７】つぎにトレンチ分離領域の形成工程に本発
明の第１および第２の実施例を適用した試料ウェーハに
ついて、図３（ａ）〜（ｃ）の断面図を参照して説明す
る。
明の第１および第２の実施例を適用した試料ウェーハに
ついて、図３（ａ）〜（ｃ）の断面図を参照して説明す
る。
【００４８】はじめに図３（ａ）に示すように、Ｐ- 型
シリコン基板１にＮ+ 型埋込層２を形成したのち、Ｎ-
型エピタキシャル層３を成長させる。
シリコン基板１にＮ+ 型埋込層２を形成したのち、Ｎ-
型エピタキシャル層３を成長させる。
【００４９】つぎに図３（ｂ）に示すように、レジスト
（図示せず）をマスクとしてドライエッチングしてトレ
ンチ４を形成したのちレジストを除去する。
（図示せず）をマスクとしてドライエッチングしてトレ
ンチ４を形成したのちレジストを除去する。
【００５０】つぎに図３（ｃ）に示すように、第１また
は第２の実施例のマイクロ波プラズマＣＶＤおよびＲＩ
Ｅエッチバックのサイクルを繰り返すことにより、図３
（ｃ）に示すようにトレンチ４にＳｉＯ2 またはＳｉ3
Ｎ4 からなる絶縁膜５を埋め込む。
は第２の実施例のマイクロ波プラズマＣＶＤおよびＲＩ
Ｅエッチバックのサイクルを繰り返すことにより、図３
（ｃ）に示すようにトレンチ４にＳｉＯ2 またはＳｉ3
Ｎ4 からなる絶縁膜５を埋め込む。
【００５１】従来の絶縁膜成長、高温ガラスリフローお
よびエッチバックを順次実施していたのに比べて、工程
を大幅に短縮することができた。試料ウェーハの温度も
３７０℃と低温になって、Ｐ- 型シリコン基板１に形成
されたＮ+ 型埋込層２の不純物が再拡散するという問題
が解消した。同時にＰ- 型シリコン基板１とＮ+ 型埋込
層２とで形成されるＰＮ接合に欠陥が導入されてリーク
電流が大きくなるという問題も解決することができた。
よびエッチバックを順次実施していたのに比べて、工程
を大幅に短縮することができた。試料ウェーハの温度も
３７０℃と低温になって、Ｐ- 型シリコン基板１に形成
されたＮ+ 型埋込層２の不純物が再拡散するという問題
が解消した。同時にＰ- 型シリコン基板１とＮ+ 型埋込
層２とで形成されるＰＮ接合に欠陥が導入されてリーク
電流が大きくなるという問題も解決することができた。
【００５２】
【発明の効果】テトラエチルオルソシリケート、亜酸化
窒素およびアンモニアを反応ガスとするマイクロ波プラ
ズマＣＶＤおよび三弗化窒素を反応ガスとするＲＩＥエ
ッチバックを交互に繰り返して、アスペクト比の大きい
トレンチにＳｉＯ2 またはＳｉ3 Ｎ4 からなる絶縁膜を
ボイド（空洞）を生じることなく埋め込むことができ
る。
窒素およびアンモニアを反応ガスとするマイクロ波プラ
ズマＣＶＤおよび三弗化窒素を反応ガスとするＲＩＥエ
ッチバックを交互に繰り返して、アスペクト比の大きい
トレンチにＳｉＯ2 またはＳｉ3 Ｎ4 からなる絶縁膜を
ボイド（空洞）を生じることなく埋め込むことができ
る。
【００５３】従来の絶縁膜成長、高温ガラスリフローお
よびエッチバックを順次実施していたのに比べて、単一
の工程で絶縁膜を埋め込んで平坦化することができ、製
造工程を短縮することができた。
よびエッチバックを順次実施していたのに比べて、単一
の工程で絶縁膜を埋め込んで平坦化することができ、製
造工程を短縮することができた。
【００５４】従来の高温ガラスリフロー工程がなくなっ
て、製造工程の低温化を達成することができた。埋込層
がせり上ったり結晶欠陥が導入されて素子特性が低下す
る心配がなくなった。素子製造工程における歩留りが上
り、信頼性が向上した。
て、製造工程の低温化を達成することができた。埋込層
がせり上ったり結晶欠陥が導入されて素子特性が低下す
る心配がなくなった。素子製造工程における歩留りが上
り、信頼性が向上した。
【図１】本発明の一実施例で用いたプラズマＣＶＤ装置
を示す模式図である。
を示す模式図である。
【図２】（ａ）は本発明の一実施例で用いたプラズマＣ
ＶＤ装置のマイクロ波発振器のタイムスケジュールを示
すグラフである。（ｂ）は本発明の一実施例で用いたプ
ラズマＣＶＤ装置の高周波発振器のタイムスケジュール
を示すグラフである。
ＶＤ装置のマイクロ波発振器のタイムスケジュールを示
すグラフである。（ｂ）は本発明の一実施例で用いたプ
ラズマＣＶＤ装置の高周波発振器のタイムスケジュール
を示すグラフである。
【図３】本発明の一実施例で用いたプラズマＣＶＤ装置
によるトレンチ分離領域の形成工程を示す試料ウェーハ
の断面図である。
によるトレンチ分離領域の形成工程を示す試料ウェーハ
の断面図である。
【図４】従来のトレンチ分離領域の形成工程を示す試料
ウェーハの断面図である。
ウェーハの断面図である。
１ Ｐ- 型シリコン基板 ２ Ｎ+ 型埋込層 ３ Ｎ- 型エピタキシャル層 ４ トレンチ ５ 絶縁膜 ５ａ ＢＰＳＧ膜 ６ トレンチのコーナー ７ 成長室 ８ ＴＥＯＳプラズマ室 ９ Ｎ2 Ｏプラズマ室 １０ 上部電極 １１ 下部電極 １２ マイクロ波発振器 １３ 試料ウェーハ １４ 高周波発振器 １５ ブロッキングキャパシタ １６ ＴＥＯＳタンク １７ ＭＦＣ １８ Ｎ2 Ｏボンベ １９ ＮＦ3 ボンベ ２０ 冷却機構 ２１ 真空ポンプ
Claims (3)
- 【請求項１】 テトラエチルオルソシリケート、亜酸化
窒素、アンモニアおよび三弗化窒素からなる反応気体を
プラズマ化して、半導体基板の表面に絶縁膜を気相成長
させる絶縁膜の形成方法。 - 【請求項２】 半導体基板がセットされ、高周波電源が
印加される下部電極と、三弗化窒素がシャワー状に導入
されるノズルを有する上部電極とからなる平行平板電極
を備えた成長室を用いる請求項１記載の絶縁膜の形成方
法。 - 【請求項３】 出力が周期的にスィッチングできる高周
波電源を用いる請求項２記載の絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25440992A JP2914041B2 (ja) | 1992-09-24 | 1992-09-24 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25440992A JP2914041B2 (ja) | 1992-09-24 | 1992-09-24 | 絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112190A true JPH06112190A (ja) | 1994-04-22 |
| JP2914041B2 JP2914041B2 (ja) | 1999-06-28 |
Family
ID=17264579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25440992A Expired - Fee Related JP2914041B2 (ja) | 1992-09-24 | 1992-09-24 | 絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2914041B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326026A (ja) * | 1993-04-13 | 1994-11-25 | Applied Materials Inc | 半導体装置の薄膜形成方法 |
| JP2011023688A (ja) * | 2009-07-21 | 2011-02-03 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2011029234A (ja) * | 2009-07-21 | 2011-02-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2012199306A (ja) * | 2011-03-18 | 2012-10-18 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
| JP2013065885A (ja) * | 2007-10-22 | 2013-04-11 | Applied Materials Inc | トレンチ内に誘電層を形成する方法 |
-
1992
- 1992-09-24 JP JP25440992A patent/JP2914041B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326026A (ja) * | 1993-04-13 | 1994-11-25 | Applied Materials Inc | 半導体装置の薄膜形成方法 |
| JP2013065885A (ja) * | 2007-10-22 | 2013-04-11 | Applied Materials Inc | トレンチ内に誘電層を形成する方法 |
| JP2011023688A (ja) * | 2009-07-21 | 2011-02-03 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2011029234A (ja) * | 2009-07-21 | 2011-02-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8791464B2 (en) | 2009-07-21 | 2014-07-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing same |
| JP2012199306A (ja) * | 2011-03-18 | 2012-10-18 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2914041B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6846745B1 (en) | High-density plasma process for filling high aspect ratio structures | |
| US7097886B2 (en) | Deposition process for high aspect ratio trenches | |
| TW202104632A (zh) | 用來填充形成於基材表面內之凹部的循環沉積方法及設備 | |
| KR101161098B1 (ko) | 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상 | |
| US7595088B2 (en) | Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology | |
| US8414747B2 (en) | High-throughput HDP-CVD processes for advanced gapfill applications | |
| US5549786A (en) | Highly selective, highly uniform plasma etch process for spin-on glass | |
| US7329586B2 (en) | Gapfill using deposition-etch sequence | |
| TWI397960B (zh) | 用於減少高密度電漿製程中之蝕刻速率漂移的方法 | |
| US7745350B2 (en) | Impurity control in HDP-CVD DEP/ETCH/DEP processes | |
| KR20030004930A (ko) | 반도체 장치의 제조방법 및 그에 사용되는 고밀도플라즈마를 이용한 층간 절연막의 형성방법 | |
| KR100420753B1 (ko) | 반도체 웨이퍼 상의 갭 충진 방법 | |
| US11972943B2 (en) | Methods and apparatus for depositing dielectric material | |
| US5281557A (en) | Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas | |
| JP2914041B2 (ja) | 絶縁膜の形成方法 | |
| KR102453724B1 (ko) | 개선된 스텝 커버리지 유전체 | |
| KR20210091825A (ko) | 인 도핑된 실리콘 나이트라이드 막들을 증착하기 위한 방법들 | |
| US20080299775A1 (en) | Gapfill extension of hdp-cvd integrated process modulation sio2 process | |
| US6759323B2 (en) | Method for filling depressions in a surface of a semiconductor structure, and a semiconductor structure filled in this way | |
| JP3508321B2 (ja) | 絶縁膜の形成方法 | |
| JP3134875B2 (ja) | プラズマ気相反応装置 | |
| JPH04343456A (ja) | 半導体装置の製造方法 | |
| JPH07142463A (ja) | 半導体装置の製造方法と製造装置 | |
| JPH06168895A (ja) | 絶縁膜形成方法及び装置 | |
| JP2012134288A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990316 |
|
| LAPS | Cancellation because of no payment of annual fees |