JPH0611185B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0611185B2 JPH0611185B2 JP11371885A JP11371885A JPH0611185B2 JP H0611185 B2 JPH0611185 B2 JP H0611185B2 JP 11371885 A JP11371885 A JP 11371885A JP 11371885 A JP11371885 A JP 11371885A JP H0611185 B2 JPH0611185 B2 JP H0611185B2
- Authority
- JP
- Japan
- Prior art keywords
- smoothing capacitor
- switch element
- inductor
- load
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ［技術分野］ 本発明は放電灯装置などに用いられるチョッパ型電源装
置に関するものである。
置に関するものである。
［背景技術］ 従来の昇圧型チョッパ回路は、第４図に示すように、直
流電源にインダクタＬ1とスイッチ素子Ｑ1を直列に接続
すると共に、スイッチ素子Ｑ1に並列にダイオードＤ1と
平滑コンデンサＣ0を直列接続し、負荷ＬＤを平滑コン
デンサＣ0の両端に接続したものを基本構成としてい
る。この構成において、負荷ＬＤが無負荷あるいは異常
軽負荷になると、平滑コンデンサＣ0の両端電圧が異常
に高くなるので、その対策として通常はスイッチ素子Ｑ
1を制御して、そのオンデューティを変化させているの
であるが、用途によってオンデューティを変化させるこ
とができないものがある。
流電源にインダクタＬ1とスイッチ素子Ｑ1を直列に接続
すると共に、スイッチ素子Ｑ1に並列にダイオードＤ1と
平滑コンデンサＣ0を直列接続し、負荷ＬＤを平滑コン
デンサＣ0の両端に接続したものを基本構成としてい
る。この構成において、負荷ＬＤが無負荷あるいは異常
軽負荷になると、平滑コンデンサＣ0の両端電圧が異常
に高くなるので、その対策として通常はスイッチ素子Ｑ
1を制御して、そのオンデューティを変化させているの
であるが、用途によってオンデューティを変化させるこ
とができないものがある。
第２図はその１例を示したもので、放電灯負荷の限流イ
ンダクタを小形化するためのインバータ回路と、昇圧型
チョッパ回路とで放電灯点灯回路を構成し、スイッチ素
子Ｑ1を共用することにより、回路構成を簡略化したも
のである。同図においても第１図と同様に、インダクタ
Ｌ1とスイッチ素子Ｑ1とが交流電源ＡＣと全波整流器Ｄ
Ｂよりなる直流電源ＤＣに直列に接続されると共に、ス
イッチ素子Ｑ1に並列にダイドーオＤ1と平滑コンデンサ
Ｃ0とが直列接続されているので、平滑コンデンサＣ0の
両端電圧を出力とする昇圧型チョッパ回路が構成されて
おり、またこの平滑コンデンサＣ0を入力端として、ス
イッチ素子Ｑ1，Ｑ2、ダイオードＤ1，Ｄ2、コンデンサ
Ｃ1，Ｃ2およびインダクタＬ2により、直列インバータ
回路（あるいはハーフブリッジ型インバータ回路）が構
成されている。
ンダクタを小形化するためのインバータ回路と、昇圧型
チョッパ回路とで放電灯点灯回路を構成し、スイッチ素
子Ｑ1を共用することにより、回路構成を簡略化したも
のである。同図においても第１図と同様に、インダクタ
Ｌ1とスイッチ素子Ｑ1とが交流電源ＡＣと全波整流器Ｄ
Ｂよりなる直流電源ＤＣに直列に接続されると共に、ス
イッチ素子Ｑ1に並列にダイドーオＤ1と平滑コンデンサ
Ｃ0とが直列接続されているので、平滑コンデンサＣ0の
両端電圧を出力とする昇圧型チョッパ回路が構成されて
おり、またこの平滑コンデンサＣ0を入力端として、ス
イッチ素子Ｑ1，Ｑ2、ダイオードＤ1，Ｄ2、コンデンサ
Ｃ1，Ｃ2およびインダクタＬ2により、直列インバータ
回路（あるいはハーフブリッジ型インバータ回路）が構
成されている。
第５図の構成において、いまスイッチ素子Ｑ1がオンす
ると、直流電源ＤＣとインダクタＬ1とスイッチ素子Ｑ1
が閉ループを形成するので、インダクタＬ1にエネルギ
が蓄積され、同時に平滑コンデンサＣ0からコンデンサ
Ｃ1→負荷ＬＤ→インダクタＬ2→スイッチ素子Ｑ1を通
って負荷電流が流れる。次にスイッチ素子Ｑ1がオフす
ると、インダクタＬ1に蓄えられていたエネルギによ
り、ダイオードＤ1を介して平滑コンデンサＣ0が充電さ
れ、それと同時にスイッチ素子Ｑ2がオンして、コンデ
ンサＣ1に充電されていた電荷がスイッチ素子Ｑ2→イン
ダクタＬ2→負荷ＬＤを通って放電する。以上の動作が
繰り返されて、電源から負荷へ電流が供給される。
ると、直流電源ＤＣとインダクタＬ1とスイッチ素子Ｑ1
が閉ループを形成するので、インダクタＬ1にエネルギ
が蓄積され、同時に平滑コンデンサＣ0からコンデンサ
Ｃ1→負荷ＬＤ→インダクタＬ2→スイッチ素子Ｑ1を通
って負荷電流が流れる。次にスイッチ素子Ｑ1がオフす
ると、インダクタＬ1に蓄えられていたエネルギによ
り、ダイオードＤ1を介して平滑コンデンサＣ0が充電さ
れ、それと同時にスイッチ素子Ｑ2がオンして、コンデ
ンサＣ1に充電されていた電荷がスイッチ素子Ｑ2→イン
ダクタＬ2→負荷ＬＤを通って放電する。以上の動作が
繰り返されて、電源から負荷へ電流が供給される。
上記の構成において、ランプ切れなどの原因によりイン
バータ回路が無負荷または軽負荷になると、チョッパ回
路から平滑コンデンサＣ0への充電電流が負荷への放電
電流に比し著しく大きくなるために、平滑コンデサＣ0
の電圧が異常上昇するという問題がある。しかしそれを
防ぐためにスイッチ素子Ｑ1のオンデューティを変化さ
せることは、前述のように昇圧チョッパ回路のスイッチ
素子Ｑ1がインバータ回路に共用されているために、イ
ンバータ回路の動作に異常を生じることになる。したが
ってこのような場合には、無負荷時の異常昇圧をスイッ
チ素子Ｑ1のオンデューティを変化させることによって
防止することができないという問題があった。
バータ回路が無負荷または軽負荷になると、チョッパ回
路から平滑コンデンサＣ0への充電電流が負荷への放電
電流に比し著しく大きくなるために、平滑コンデサＣ0
の電圧が異常上昇するという問題がある。しかしそれを
防ぐためにスイッチ素子Ｑ1のオンデューティを変化さ
せることは、前述のように昇圧チョッパ回路のスイッチ
素子Ｑ1がインバータ回路に共用されているために、イ
ンバータ回路の動作に異常を生じることになる。したが
ってこのような場合には、無負荷時の異常昇圧をスイッ
チ素子Ｑ1のオンデューティを変化させることによって
防止することができないという問題があった。
［発明の目的］ 本発明は上記の問題点に鑑み為されたものであり、その
目的とするところは、昇圧型チョッパ回路において、ス
イッチ素子のオンデューティを変化させることができな
いような場合にも、チョッパ出力が異常昇圧しないよう
な電源装置を提供するにある。
目的とするところは、昇圧型チョッパ回路において、ス
イッチ素子のオンデューティを変化させることができな
いような場合にも、チョッパ出力が異常昇圧しないよう
な電源装置を提供するにある。
［発明の開示］ しかして本発明による電源装置は、交流を整流した電源
または直流電源ＤＣにインダクタＬ1と第１のスイッチ
素子Ｑ1を直列接続すると共に、第１のスイッチ素子Ｑ1
に並列に第１のダイオードＤ1と第１の平滑コンデンサ
Ｃ0を直列接続し、負荷ＬＤを第１の平滑コンデンサＣ0
の両端に接続してなる昇圧チョッパ回路において、第１
のスイッチ素子Ｑ1と逆方向並列に第２のダイオードＤ2
を接続し、第１のダイオードＤ1と逆方向並列に第２の
スイッチ素子Ｑ2を接続し、さらに電源ＤＣと並列に第
２の平滑コンデンサＣ3を接続して構成したものであ
り、無負荷時には第１の平滑コンデンサＣ0の電荷を第
２のスイッチ素子Ｑ2を通じて電源側へ返還するように
した点に特徴を有するものである。
または直流電源ＤＣにインダクタＬ1と第１のスイッチ
素子Ｑ1を直列接続すると共に、第１のスイッチ素子Ｑ1
に並列に第１のダイオードＤ1と第１の平滑コンデンサ
Ｃ0を直列接続し、負荷ＬＤを第１の平滑コンデンサＣ0
の両端に接続してなる昇圧チョッパ回路において、第１
のスイッチ素子Ｑ1と逆方向並列に第２のダイオードＤ2
を接続し、第１のダイオードＤ1と逆方向並列に第２の
スイッチ素子Ｑ2を接続し、さらに電源ＤＣと並列に第
２の平滑コンデンサＣ3を接続して構成したものであ
り、無負荷時には第１の平滑コンデンサＣ0の電荷を第
２のスイッチ素子Ｑ2を通じて電源側へ返還するように
した点に特徴を有するものである。
第１図は本発明によるチョッパ型電源装置の一実施例を
示したものである。同図において、交流電源ＡＣと全波
整流器ＤＢよりなる直流電源ＤＣに並列に第２の平滑コ
ンデンサＣ3が接続され、またインダクタＬ1と第１のス
イッチ素子Ｑ1が電源ＤＣに直列に接続されている。さ
らに第１のスイッチ素子Ｑ1には逆方向並列に第２のダ
イオードＤ2が接続されると共に、第１のスイッチ素子
Ｑ1の両端に第１のダイオードＤ1と第１の平滑コンデン
サＣ0とが直列接続されており、また第１のダイオード
Ｄ1が逆方向並列に第２のスイッチ素子Ｑ2が、また第１
の平滑コンデンサＣ0と並列に負荷ＬＤがそれぞれ接続
されている。
示したものである。同図において、交流電源ＡＣと全波
整流器ＤＢよりなる直流電源ＤＣに並列に第２の平滑コ
ンデンサＣ3が接続され、またインダクタＬ1と第１のス
イッチ素子Ｑ1が電源ＤＣに直列に接続されている。さ
らに第１のスイッチ素子Ｑ1には逆方向並列に第２のダ
イオードＤ2が接続されると共に、第１のスイッチ素子
Ｑ1の両端に第１のダイオードＤ1と第１の平滑コンデン
サＣ0とが直列接続されており、また第１のダイオード
Ｄ1が逆方向並列に第２のスイッチ素子Ｑ2が、また第１
の平滑コンデンサＣ0と並列に負荷ＬＤがそれぞれ接続
されている。
第１図において、第１のスイッチ素子Ｑ1は制御回路Ａ1
によって５０％のオンデューティでオンオフ制御されて
おり、スイッチ素子Ｑ1がオンすると、直流電源ＤＣと
インダクアＬ1とスイッチ素子Ｑ1とが閉ループを形成す
るので、インダクタＬ1にエネルギが蓄積され、同時に
第１の平滑コンデンサＣ0からコンデンサＣ1→負荷ＬＤ
→インダクタＬ2→スイッチ素子Ｑ1を通って負荷電流が
流れる。正常動作時には第２のスイッチ素子Ｑ2はオフ
のままであり、回路は第４図の場合と同様の動作を行な
っているが、無負荷または軽負荷となって第１の平滑コ
ンデンサＣ0の電圧が上昇すると、制御回路Ａ2がこれを
検出し、第１のスイッチ素子Ｑ1のオフ期間に一定のオ
ンデューティで第２のスイッチ素子Ｑ2をオンさせる。
その結果第１の平滑コンデンサＱ0に蓄積された電荷
は、第２のスイッチ素子Ｑ2のオン期間に第２のスイッ
チ素子Ｑ2→インダクタＬ1→第２の平滑コンデンサＣ3
の経路を通って還流し、第１の平滑コンデンサＣ0の電
荷が第２の平滑コンデンサＣ3によって分担されること
になるので、第１の平滑コンデンサＣ0の電圧が低下す
るのである。
によって５０％のオンデューティでオンオフ制御されて
おり、スイッチ素子Ｑ1がオンすると、直流電源ＤＣと
インダクアＬ1とスイッチ素子Ｑ1とが閉ループを形成す
るので、インダクタＬ1にエネルギが蓄積され、同時に
第１の平滑コンデンサＣ0からコンデンサＣ1→負荷ＬＤ
→インダクタＬ2→スイッチ素子Ｑ1を通って負荷電流が
流れる。正常動作時には第２のスイッチ素子Ｑ2はオフ
のままであり、回路は第４図の場合と同様の動作を行な
っているが、無負荷または軽負荷となって第１の平滑コ
ンデンサＣ0の電圧が上昇すると、制御回路Ａ2がこれを
検出し、第１のスイッチ素子Ｑ1のオフ期間に一定のオ
ンデューティで第２のスイッチ素子Ｑ2をオンさせる。
その結果第１の平滑コンデンサＱ0に蓄積された電荷
は、第２のスイッチ素子Ｑ2のオン期間に第２のスイッ
チ素子Ｑ2→インダクタＬ1→第２の平滑コンデンサＣ3
の経路を通って還流し、第１の平滑コンデンサＣ0の電
荷が第２の平滑コンデンサＣ3によって分担されること
になるので、第１の平滑コンデンサＣ0の電圧が低下す
るのである。
なお正常動作時においても、ボリュームなどによって第
２のスイッチ素子Ｑ2のオンデューティを調節できるよ
うにしておけば、負荷ＬＤの電圧を所望の電圧値に設定
することができる。
２のスイッチ素子Ｑ2のオンデューティを調節できるよ
うにしておけば、負荷ＬＤの電圧を所望の電圧値に設定
することができる。
第２図は本発明を放電灯点灯回路に利用した実施例を示
したもので、回路構成は第５図の従来例において電源Ｄ
Ｃと並列に第２の平滑コンデンサＣ3を接続したものと
同じであり、両スイッチ素子Ｑ1およびＱ2を制御回路Ａ
によってオンデューティ５０％で制御すると共に、昇圧
チョッパ回路（イ）とインバータ回路（ロ）とに共用さ
せたものである。いま第２図において、両スイッチ素子
Ｑ1およびＱ2のスイッチング周波数がインダクタＬ2と
コンデンサＣ2および負荷ＬＤによる共振周波数より高
いものとして動作を説明すると、放電灯が点灯している
正常動作時においては、スイッチ素子Ｑ1がオンする
と、直流電源ＤＣからインダクタＬ1とスイッチ素子Ｑ1
に電流が流れてインダクタＬ1にエネルギが蓄積され、
同時に平滑コンデンサＣ0からコンデンサＣ1→負荷ＬＤ
→インダクタＬ2→スイッチ素子Ｑ1を通って負荷電流が
流れるので、スイッチ素子Ｑ1にはその合成電流が流れ
る。次にスイッチ素子Ｑ1がオフし、スイッチ素子Ｑ2が
オンすると、インダクタＬ1に蓄えられていたエネルギ
が、ダイオードＤ1→平滑コンデンサＣ1→整流器ＤＢ→
インダクタＬ1の経路で放出され、平滑コンデンサＣ0が
充電される。またそれと同時にインダクタＬ1に蓄えら
れていたエネルギがダイオードＤ1→コンデンサＣ1→負
荷ＬＤ→インダクタＬ2の経路で放出され、その後コン
デンサＣ1に充電されていた電荷がコンデンサＣ1→スイ
ッチ素子Ｑ2→インダクタＬ2→負荷ＬＤの経路を通って
放電する。以上の動作の繰り返しによって、第１の平滑
コンデンサＣ0には、第２の平滑コンデンサＣ3の電圧に
対して昇圧された電圧が与えられる。第３図の左側は点
灯時における第２図の各部の波形を示したもので、(a)
は第１のスイッチ素子Ｑ1の両端電圧波形、(b)はスイッ
チ素子Ｑ2の電流ＩC2とダイオードＤ1の電流ＩD1との合
成電流波形、(c)はスイッチ素子Ｑ1の電流ＩC1とダイオ
ードＤ2の電流ＩD2の合成電流波形、(d)はインダクタＬ
1に流れる電流ＩLの波形を示したものである。
したもので、回路構成は第５図の従来例において電源Ｄ
Ｃと並列に第２の平滑コンデンサＣ3を接続したものと
同じであり、両スイッチ素子Ｑ1およびＱ2を制御回路Ａ
によってオンデューティ５０％で制御すると共に、昇圧
チョッパ回路（イ）とインバータ回路（ロ）とに共用さ
せたものである。いま第２図において、両スイッチ素子
Ｑ1およびＱ2のスイッチング周波数がインダクタＬ2と
コンデンサＣ2および負荷ＬＤによる共振周波数より高
いものとして動作を説明すると、放電灯が点灯している
正常動作時においては、スイッチ素子Ｑ1がオンする
と、直流電源ＤＣからインダクタＬ1とスイッチ素子Ｑ1
に電流が流れてインダクタＬ1にエネルギが蓄積され、
同時に平滑コンデンサＣ0からコンデンサＣ1→負荷ＬＤ
→インダクタＬ2→スイッチ素子Ｑ1を通って負荷電流が
流れるので、スイッチ素子Ｑ1にはその合成電流が流れ
る。次にスイッチ素子Ｑ1がオフし、スイッチ素子Ｑ2が
オンすると、インダクタＬ1に蓄えられていたエネルギ
が、ダイオードＤ1→平滑コンデンサＣ1→整流器ＤＢ→
インダクタＬ1の経路で放出され、平滑コンデンサＣ0が
充電される。またそれと同時にインダクタＬ1に蓄えら
れていたエネルギがダイオードＤ1→コンデンサＣ1→負
荷ＬＤ→インダクタＬ2の経路で放出され、その後コン
デンサＣ1に充電されていた電荷がコンデンサＣ1→スイ
ッチ素子Ｑ2→インダクタＬ2→負荷ＬＤの経路を通って
放電する。以上の動作の繰り返しによって、第１の平滑
コンデンサＣ0には、第２の平滑コンデンサＣ3の電圧に
対して昇圧された電圧が与えられる。第３図の左側は点
灯時における第２図の各部の波形を示したもので、(a)
は第１のスイッチ素子Ｑ1の両端電圧波形、(b)はスイッ
チ素子Ｑ2の電流ＩC2とダイオードＤ1の電流ＩD1との合
成電流波形、(c)はスイッチ素子Ｑ1の電流ＩC1とダイオ
ードＤ2の電流ＩD2の合成電流波形、(d)はインダクタＬ
1に流れる電流ＩLの波形を示したものである。
第３図の右側は無負荷時における第２図の各部波形を示
したもので、スイッチ素子Ｑ1がオン時には、平滑コン
デンサＣ3の両端からインダクタＬ1→スイッチ素子Ｑ1
→平滑コンデンサＣ3の経路でインダクタＬ1にエネルギ
が蓄積されるが、この場合には同時に、平滑コンデンサ
Ｃ0→コンデンサＣ1→コンデンサＣ2→インダクタＬ2→
スイッチ素子Ｑ1→平滑コンデサＣ0の経路で無効電流が
流れ、その合成電流がスイッチ素子Ｑ1に流れることに
なる。次にスイッチ素子Ｑ1がオフし、スイッチ素子Ｑ2
がオンすると、まずインダクタＬ1に蓄えられていたエ
ネルギがダイオードＤ1→平滑コンデンサＣ0→整流器Ｄ
Ｂ→インダクタＬ1の経路で放出されて平滑コンデンサ
Ｃ0を充電すると同時に、インダクタＬ2に蓄えられてい
たエネルギが、ダイオードＤ1→コンデンサＣ1→コンデ
ンサＣ2→インダクタＬ2の経路で放出される。続いてコ
ンデンサＣ1に蓄えられた電荷がスイッチ素子Ｑ2→イン
ダクタＬ2→コンデンサＣ2→コンデンサＣ1の経路で放
電するが、この場合は負荷がないために消費する電力が
なく、インダクタＬ1の放出エネルギを蓄えた平滑コン
デンサＣ0は、スイッチ素子Ｑ2のオン期間にスイッチ素
子Ｑ2→インダクタＬ1→平滑コンデンサＣ3→平滑コン
デンサＣ0の経路で平滑コンデンサＣ3へ電荷を返流す
る。このためにインダクタＬ1にはスイッチ素子Ｑ2のオ
ン期間に、(d)図に示すように逆向きの電流が流れるこ
とになり、これによって平滑コンデンサＣ0の過剰電荷
を電源側へ返還し、無負荷時の異常昇圧を防止できるの
である。
したもので、スイッチ素子Ｑ1がオン時には、平滑コン
デンサＣ3の両端からインダクタＬ1→スイッチ素子Ｑ1
→平滑コンデンサＣ3の経路でインダクタＬ1にエネルギ
が蓄積されるが、この場合には同時に、平滑コンデンサ
Ｃ0→コンデンサＣ1→コンデンサＣ2→インダクタＬ2→
スイッチ素子Ｑ1→平滑コンデサＣ0の経路で無効電流が
流れ、その合成電流がスイッチ素子Ｑ1に流れることに
なる。次にスイッチ素子Ｑ1がオフし、スイッチ素子Ｑ2
がオンすると、まずインダクタＬ1に蓄えられていたエ
ネルギがダイオードＤ1→平滑コンデンサＣ0→整流器Ｄ
Ｂ→インダクタＬ1の経路で放出されて平滑コンデンサ
Ｃ0を充電すると同時に、インダクタＬ2に蓄えられてい
たエネルギが、ダイオードＤ1→コンデンサＣ1→コンデ
ンサＣ2→インダクタＬ2の経路で放出される。続いてコ
ンデンサＣ1に蓄えられた電荷がスイッチ素子Ｑ2→イン
ダクタＬ2→コンデンサＣ2→コンデンサＣ1の経路で放
電するが、この場合は負荷がないために消費する電力が
なく、インダクタＬ1の放出エネルギを蓄えた平滑コン
デンサＣ0は、スイッチ素子Ｑ2のオン期間にスイッチ素
子Ｑ2→インダクタＬ1→平滑コンデンサＣ3→平滑コン
デンサＣ0の経路で平滑コンデンサＣ3へ電荷を返流す
る。このためにインダクタＬ1にはスイッチ素子Ｑ2のオ
ン期間に、(d)図に示すように逆向きの電流が流れるこ
とになり、これによって平滑コンデンサＣ0の過剰電荷
を電源側へ返還し、無負荷時の異常昇圧を防止できるの
である。
なお本実施例では遅相の場合を示したが、進相の場合に
も同様な動作となる。
も同様な動作となる。
［発明の効果］ 上述のように本発明においては、昇圧チョッパ回路のイ
ンダクタＬ1と直列に接続されるスイッチ素子Ｑ1のオン
デューティを変化させることができない場合に、このス
イッチ素子Ｑ1の両端に平滑コンデンサＣ0と共に直列接
続されたダイオードＤ1に、逆方向並列に第２のスイッ
チ素子Ｑ2を接続することにより、無負荷時において、
平滑コンデンサＣ0の過剰電荷を電源側へ返還するよう
にしたものであるから、スイッチ素子Ｑ1のオンデュー
ティを変化させることなく、無負荷時あるいは異常軽負
荷時の異常昇圧を抑えることができるという利点があ
り、特に昇圧チョッパ回路とインバータ回路を組み合わ
せて構成される放電灯点灯回路において、部品数を殆ど
増やすことなく異常昇圧を防止し得るという利点があ
る。
ンダクタＬ1と直列に接続されるスイッチ素子Ｑ1のオン
デューティを変化させることができない場合に、このス
イッチ素子Ｑ1の両端に平滑コンデンサＣ0と共に直列接
続されたダイオードＤ1に、逆方向並列に第２のスイッ
チ素子Ｑ2を接続することにより、無負荷時において、
平滑コンデンサＣ0の過剰電荷を電源側へ返還するよう
にしたものであるから、スイッチ素子Ｑ1のオンデュー
ティを変化させることなく、無負荷時あるいは異常軽負
荷時の異常昇圧を抑えることができるという利点があ
り、特に昇圧チョッパ回路とインバータ回路を組み合わ
せて構成される放電灯点灯回路において、部品数を殆ど
増やすことなく異常昇圧を防止し得るという利点があ
る。
第１図は本発明の一実施例を示すブロック回路図、第２
図は他の実施例を示す要部ブロック回路図、第３図は同
上の動作を示す各部波形図、第４図は従来例のブロック
回路図、第５図は他の従来のブロック回路図である。 ＡＣは交流電源、ＤＢは全波整流器、ＤＣは直流電源、
Ｌ1はインダクタ、Ｑ1は第１のスイッチ素子、Ｄ1は第
１のダイオード、Ｃ0は第１の平滑コンデンサ、ＬＤは
負荷、Ｑ2は第２のスイッチ素子、Ｄ2は第２のダイオー
ド、Ｃ3は第２の平滑コンデンサ、Ａ、Ａ1、Ａ2は制御
回路。
図は他の実施例を示す要部ブロック回路図、第３図は同
上の動作を示す各部波形図、第４図は従来例のブロック
回路図、第５図は他の従来のブロック回路図である。 ＡＣは交流電源、ＤＢは全波整流器、ＤＣは直流電源、
Ｌ1はインダクタ、Ｑ1は第１のスイッチ素子、Ｄ1は第
１のダイオード、Ｃ0は第１の平滑コンデンサ、ＬＤは
負荷、Ｑ2は第２のスイッチ素子、Ｄ2は第２のダイオー
ド、Ｃ3は第２の平滑コンデンサ、Ａ、Ａ1、Ａ2は制御
回路。
Claims (1)
- 【請求項１】交流を整流した電源または直流電源にイン
ダクタと第１のスイッチ素子を直列接続し、第１のスイ
ッチ素子に並列に第１のダイオードと平滑コンデンサを
直列接続し、負荷を第１の平滑コンデンサの両端に接続
してなる昇圧チョッパ回路において、第１のスイッチ素
子と逆方向並列に第２のダイオードを接続すると共に、
第１のダイオードと逆方向並列に第２のスイッチ素子を
接続し、さらに電源と並列に第２の平滑コンデンサを接
続して成ることを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11371885A JPH0611185B2 (ja) | 1985-05-27 | 1985-05-27 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11371885A JPH0611185B2 (ja) | 1985-05-27 | 1985-05-27 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61273168A JPS61273168A (ja) | 1986-12-03 |
| JPH0611185B2 true JPH0611185B2 (ja) | 1994-02-09 |
Family
ID=14619382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11371885A Expired - Lifetime JPH0611185B2 (ja) | 1985-05-27 | 1985-05-27 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611185B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6926272B2 (ja) * | 2016-04-04 | 2021-08-25 | 東芝キヤリア株式会社 | 電源装置 |
| JP6789654B2 (ja) * | 2016-04-04 | 2020-11-25 | 東芝キヤリア株式会社 | 電源装置 |
-
1985
- 1985-05-27 JP JP11371885A patent/JPH0611185B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61273168A (ja) | 1986-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307761B1 (en) | Single stage high power-factor converter | |
| US5274540A (en) | Inverter device for stable, high power-factor input current supply | |
| US5251119A (en) | Inverter with shared chopper function for high input power factor with restrained higher harmonics | |
| JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
| US5644480A (en) | Power source device | |
| JPH0564432A (ja) | 電源装置 | |
| JPH0611185B2 (ja) | 電源装置 | |
| JP3232741B2 (ja) | 電源装置 | |
| JP3456833B2 (ja) | スイッチング電源 | |
| JPH0795770A (ja) | 交流入力電源装置 | |
| JPH04133297A (ja) | 電源装置 | |
| JP3248198B2 (ja) | 電源装置 | |
| JPH0928078A (ja) | 交流入力電源装置 | |
| JP3413966B2 (ja) | インバータ装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP3397012B2 (ja) | 電源装置 | |
| JPH10271846A (ja) | 電源装置 | |
| JPH0956085A (ja) | 無停電電源装置 | |
| JP3410611B2 (ja) | 電源装置 | |
| JPH03276598A (ja) | 放電灯点灯装置 | |
| JPH0564460A (ja) | 電源装置 | |
| JP3747524B2 (ja) | 放電灯点灯装置 | |
| JPH0440946B2 (ja) | ||
| JP2001332395A (ja) | 電源装置 | |
| JPH1014242A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |