JPH06110795A - 監視タイマシステム - Google Patents
監視タイマシステムInfo
- Publication number
- JPH06110795A JPH06110795A JP3267473A JP26747391A JPH06110795A JP H06110795 A JPH06110795 A JP H06110795A JP 3267473 A JP3267473 A JP 3267473A JP 26747391 A JP26747391 A JP 26747391A JP H06110795 A JPH06110795 A JP H06110795A
- Authority
- JP
- Japan
- Prior art keywords
- monitoring timer
- processing device
- command
- transmission
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 本発明は、処理装置間でデータの転送を行う
システムにおける監視タイマシステムに関し、相手側装
置からアンサが返って来ないときの処理を効率的に行う
ことができる監視タイマシステムを提供することを目的
とする。 【構成】 少なくともＣＰＵとメモリとバスインタフェ
ース部とで構成される処理装置が、相手側処理装置と情
報の転送を行うシステムにおいて、前記バスインタフェ
ース部内に、処理装置が送信側として機能する時にデー
タの送信と同時にカウントを開始する送信側監視タイマ
と、処理装置が受信側として機能する時にデータの受信
と同時にカウントを開始する受信側監視タイマとを設
け、かつ送信側監視タイマのタイマ値を受信側監視タイ
マのタイマ値よりも大きくとるように構成する。
システムにおける監視タイマシステムに関し、相手側装
置からアンサが返って来ないときの処理を効率的に行う
ことができる監視タイマシステムを提供することを目的
とする。 【構成】 少なくともＣＰＵとメモリとバスインタフェ
ース部とで構成される処理装置が、相手側処理装置と情
報の転送を行うシステムにおいて、前記バスインタフェ
ース部内に、処理装置が送信側として機能する時にデー
タの送信と同時にカウントを開始する送信側監視タイマ
と、処理装置が受信側として機能する時にデータの受信
と同時にカウントを開始する受信側監視タイマとを設
け、かつ送信側監視タイマのタイマ値を受信側監視タイ
マのタイマ値よりも大きくとるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、処理装置間でデータの
転送を行うシステムにおける監視タイマシステムに関す
る。
転送を行うシステムにおける監視タイマシステムに関す
る。
【０００２】複数の処理装置間でデータの転送を行う場
合において、通信相手先からアンサコマンドが返ってこ
ない時に、そのままでは受信側装置では、いつまでもア
ンサコマンドを待ち続けることになり、システムがスタ
ックする。そこで、このような場合に、システムスタッ
クから速やかに抜け出すための方策が必要となる。
合において、通信相手先からアンサコマンドが返ってこ
ない時に、そのままでは受信側装置では、いつまでもア
ンサコマンドを待ち続けることになり、システムがスタ
ックする。そこで、このような場合に、システムスタッ
クから速やかに抜け出すための方策が必要となる。
【０００３】
【従来技術】図５は従来システムの構成概念図である。
１０，２０は処理装置で、システムバス３０を介してデ
ータのやりとりを行っている。＃０側の処理装置１０は
ＣＰＵ１１，メモリ１２及びバスインタフェース部１３
とで構成されている。これら各構成要素は、ローカルバ
ス１４を介して相互接続されている。１３ａはバスイン
タフェース部１３内に設けられた監視タイマである。
１０，２０は処理装置で、システムバス３０を介してデ
ータのやりとりを行っている。＃０側の処理装置１０は
ＣＰＵ１１，メモリ１２及びバスインタフェース部１３
とで構成されている。これら各構成要素は、ローカルバ
ス１４を介して相互接続されている。１３ａはバスイン
タフェース部１３内に設けられた監視タイマである。
【０００４】以上の構成は＃１側の処理装置２０につい
ても同様である。即ち、＃１側の処理装置２０はＣＰＵ
２１，メモリ２２及びバスインタフェース部２３とで構
成されている。これら各構成要素は、ローカルバス２４
を介して相互接続されている。２３ａはバスインタフェ
ース部２３内に設けられた監視タイマである。
ても同様である。即ち、＃１側の処理装置２０はＣＰＵ
２１，メモリ２２及びバスインタフェース部２３とで構
成されている。これら各構成要素は、ローカルバス２４
を介して相互接続されている。２３ａはバスインタフェ
ース部２３内に設けられた監視タイマである。
【０００５】このように構成されたシステムにおいて、
例えば＃０側のＣＰＵ１１が＃１側のメモリ２２をアク
セスする場合、先ずＣＰＵ１１はバスインタフェース部
１３を介して＃１側メモリ宛の送信コマンドを発行す
る。＃１側バスインタフェース部では、このコマンドを
受けると、＃０側にステータスコードを返した後、メモ
リをアクセスして、データを読出し、システムバスを介
して＃０側処理装置１０にアンサコマンドとデータを同
時に順次転送していく。＃０側処理装置１０で受信され
たデータは、必要に応じてメモリ１２に書込まれる。
例えば＃０側のＣＰＵ１１が＃１側のメモリ２２をアク
セスする場合、先ずＣＰＵ１１はバスインタフェース部
１３を介して＃１側メモリ宛の送信コマンドを発行す
る。＃１側バスインタフェース部では、このコマンドを
受けると、＃０側にステータスコードを返した後、メモ
リをアクセスして、データを読出し、システムバスを介
して＃０側処理装置１０にアンサコマンドとデータを同
時に順次転送していく。＃０側処理装置１０で受信され
たデータは、必要に応じてメモリ１２に書込まれる。
【０００６】この時、＃１側からのアンサコマンドが返
ってこない時のために、監視タイマ２３ａが用いられ
る。即ち、バスインタフェース部２３では、＃０側処理
装置１０から送られてくるコマンドを受けつけると、監
視タイマ２３ａを起動する。この時、送信側（＃０側）
の監視タイマ１３ａは停止したままである。
ってこない時のために、監視タイマ２３ａが用いられ
る。即ち、バスインタフェース部２３では、＃０側処理
装置１０から送られてくるコマンドを受けつけると、監
視タイマ２３ａを起動する。この時、送信側（＃０側）
の監視タイマ１３ａは停止したままである。
【０００７】若し、＃１側の何らかの障害発生のため
に、アンサコマンドが発生しない時、監視タイマ２３ａ
はオーバフローしてそのオーバフロー信号をアンサ信号
として＃０側処理装置１０に出力する。＃０側処理装置
１０では、このアンサ信号を受とり、次の処理に進むこ
とになる。以上、＃０側処理装置１０側から＃１側処理
装置２０内のメモリ２２をアクセスする場合について説
明したが、逆に＃１側処理装置２０側から＃０側処理装
置１０内のメモリ１２をアクセスする場合についても同
様である。
に、アンサコマンドが発生しない時、監視タイマ２３ａ
はオーバフローしてそのオーバフロー信号をアンサ信号
として＃０側処理装置１０に出力する。＃０側処理装置
１０では、このアンサ信号を受とり、次の処理に進むこ
とになる。以上、＃０側処理装置１０側から＃１側処理
装置２０内のメモリ２２をアクセスする場合について説
明したが、逆に＃１側処理装置２０側から＃０側処理装
置１０内のメモリ１２をアクセスする場合についても同
様である。
【０００８】
【発明が解決しようとする課題】前述した従来システム
では、受信側装置の障害によりアンサコマンドを発行で
きなかった時には、バスインタフェース部内の監視タイ
マから擬似的にアンサ信号を送信側装置に返すことによ
り、システムがスタックするのを予防することができ
る。しかしながら、若し受信側監視タイマ２３ａが故障
した時にオーバフローが起きずに送信側処理装置１０は
いつまでもアンサを待ち続けてスタックしてしまい、シ
ステム全体に故障が波及してしまうという問題があっ
た。このような問題を解決する方法として、それぞれの
処理装置内で監視タイマを動作させる方法がある。
では、受信側装置の障害によりアンサコマンドを発行で
きなかった時には、バスインタフェース部内の監視タイ
マから擬似的にアンサ信号を送信側装置に返すことによ
り、システムがスタックするのを予防することができ
る。しかしながら、若し受信側監視タイマ２３ａが故障
した時にオーバフローが起きずに送信側処理装置１０は
いつまでもアンサを待ち続けてスタックしてしまい、シ
ステム全体に故障が波及してしまうという問題があっ
た。このような問題を解決する方法として、それぞれの
処理装置内で監視タイマを動作させる方法がある。
【０００９】図５を例にとると、＃０側処理装置１０か
らコマンドを発行すると同時に監視タイマ１３ａを起動
させ、受信側（＃１側）処理装置２０では、このコマン
ドを受けつけると監視タイマ２３ａを起動させるのであ
る。そして、送信側処理装置１０側の監視タイマ１３ａ
のタイマ値を受信側処理装置２０側の監視タイマ２３ａ
のタイマ値よりも大きくしておけば、受信側処理装置２
０側監視タイマ２３ａの故障により、アンサが返らない
場合には、自装置側の監視タイマ１３ａのオーバフロー
により待ち状態を抜け出すことができる。しかしなが
ら、この方法では、逆に＃１側のＣＰＵ２１から＃０側
のメモリ１２をアクセスする時に、＃１側監視タイマ２
３ａが先にオーバフローするから、受信側装置１０から
のアンサ信号が返ってこない時にスタックが発生する。
らコマンドを発行すると同時に監視タイマ１３ａを起動
させ、受信側（＃１側）処理装置２０では、このコマン
ドを受けつけると監視タイマ２３ａを起動させるのであ
る。そして、送信側処理装置１０側の監視タイマ１３ａ
のタイマ値を受信側処理装置２０側の監視タイマ２３ａ
のタイマ値よりも大きくしておけば、受信側処理装置２
０側監視タイマ２３ａの故障により、アンサが返らない
場合には、自装置側の監視タイマ１３ａのオーバフロー
により待ち状態を抜け出すことができる。しかしなが
ら、この方法では、逆に＃１側のＣＰＵ２１から＃０側
のメモリ１２をアクセスする時に、＃１側監視タイマ２
３ａが先にオーバフローするから、受信側装置１０から
のアンサ信号が返ってこない時にスタックが発生する。
【００１０】本発明はこのような課題に鑑みてなされた
ものであって、相手側装置からアンサが返って来ないと
きの処理を効率的に行うことができる監視タイマシステ
ムを提供することを目的としている。
ものであって、相手側装置からアンサが返って来ないと
きの処理を効率的に行うことができる監視タイマシステ
ムを提供することを目的としている。
【００１１】
【課題を解決するための手段】図１は第１の発明の原理
ブロック図、図２は第２の発明の原理ブロック図であ
る。図５と同一のものは、同一の符号を付して示す。図
１において、１１はＣＰＵ、１２はメモリ、１５はバス
インタフェース部、１４はローカルバスである。１５ａ
はバスインタフェース部１５内に設けられた送信側監視
タイマ、１５ｂは同じくバスインタフェース部１５内に
設けられた受信側監視タイマである。送信側監視タイマ
１５ａは、処理装置が送信側として機能する時にデータ
の送信と同時にカウントを開始し、受信側監視タイマ１
５ｂは、処理装置が受信側として機能する時にデータの
受信と同時にカウントを開始する。バスインタフェース
部１５の出力側はシステムバス３０に接続され相手側装
置（図示せず）と接続されデータ転送を行う。これら各
構成要素は、いずれも処理装置内に含まれる。
ブロック図、図２は第２の発明の原理ブロック図であ
る。図５と同一のものは、同一の符号を付して示す。図
１において、１１はＣＰＵ、１２はメモリ、１５はバス
インタフェース部、１４はローカルバスである。１５ａ
はバスインタフェース部１５内に設けられた送信側監視
タイマ、１５ｂは同じくバスインタフェース部１５内に
設けられた受信側監視タイマである。送信側監視タイマ
１５ａは、処理装置が送信側として機能する時にデータ
の送信と同時にカウントを開始し、受信側監視タイマ１
５ｂは、処理装置が受信側として機能する時にデータの
受信と同時にカウントを開始する。バスインタフェース
部１５の出力側はシステムバス３０に接続され相手側装
置（図示せず）と接続されデータ転送を行う。これら各
構成要素は、いずれも処理装置内に含まれる。
【００１２】図２において、１１はＣＰＵ、１２はメモ
リ、１６はバスインタフェース部、１４はローカルバス
である。バスインタフェース部１６は、処理装置が送信
側として機能する時にデータの送信と同時にカウントを
開始する監視タイマ１６ａと、送信するコマンドを記憶
するコマンド記憶レジスタ１６ｂと、受信したデータを
保持する受信バッファ１６ｃと、前記コマンド記憶レジ
スタ１６ｂに記憶されている送信コマンドと受信バッフ
ァ１６ｃに保持された受信コマンドとを比較してその正
常性をチェックするチェック回路１６ｄと、前記チェッ
ク回路１６ｄ出力により受信バッファ１６ｃの出力を通
過させるゲート回路１６ｅとで構成されている。バスイ
ンタフェース部１６の出力側はシステムバス３０に接続
され相手側装置（図示せず）と接続されデータ転送を行
う。これら各構成要素は、いずれも処理装置内に含まれ
る。
リ、１６はバスインタフェース部、１４はローカルバス
である。バスインタフェース部１６は、処理装置が送信
側として機能する時にデータの送信と同時にカウントを
開始する監視タイマ１６ａと、送信するコマンドを記憶
するコマンド記憶レジスタ１６ｂと、受信したデータを
保持する受信バッファ１６ｃと、前記コマンド記憶レジ
スタ１６ｂに記憶されている送信コマンドと受信バッフ
ァ１６ｃに保持された受信コマンドとを比較してその正
常性をチェックするチェック回路１６ｄと、前記チェッ
ク回路１６ｄ出力により受信バッファ１６ｃの出力を通
過させるゲート回路１６ｅとで構成されている。バスイ
ンタフェース部１６の出力側はシステムバス３０に接続
され相手側装置（図示せず）と接続されデータ転送を行
う。これら各構成要素は、いずれも処理装置内に含まれ
る。
【００１３】
【作用】第１の発明においては、 送信側監視タイマ１５ａのタイマ値＞受信側監視タイマ
１５ｂのタイマ値 となるように設定する。これにより、通信相手先に障害
が発生した時には先ず相手側装置の受信側監視タイマ
（図示せず）がオーバフローし、次に自装置側の送信側
監視タイマ１５ａがオーバフローするので、相手先装置
からアンサ信号が返ってこない時にも自装置の監視タイ
マでスタック状態から抜け出すことができる。
１５ｂのタイマ値 となるように設定する。これにより、通信相手先に障害
が発生した時には先ず相手側装置の受信側監視タイマ
（図示せず）がオーバフローし、次に自装置側の送信側
監視タイマ１５ａがオーバフローするので、相手先装置
からアンサ信号が返ってこない時にも自装置の監視タイ
マでスタック状態から抜け出すことができる。
【００１４】第２の発明においては、送信コマンド発行
と同時に監視タイマ１６ａを起動し、送信コマンドをコ
マンド記憶レジスタ１６ｂに記憶させておく。そして、
一定時間以内に相手側装置からアンサが返ってこない時
には、監視タイマ１６ａのオーバフローによりコマンド
記憶レジスタ１６ｂに記憶されている送信コマンドをリ
セットする。これにより、所定時間が経過して返ってき
たアンサに対してはチェック回路１６ｄの比較出力は常
に異常となり、相手先装置からのデータを受信を行わな
いようにする。
と同時に監視タイマ１６ａを起動し、送信コマンドをコ
マンド記憶レジスタ１６ｂに記憶させておく。そして、
一定時間以内に相手側装置からアンサが返ってこない時
には、監視タイマ１６ａのオーバフローによりコマンド
記憶レジスタ１６ｂに記憶されている送信コマンドをリ
セットする。これにより、所定時間が経過して返ってき
たアンサに対してはチェック回路１６ｄの比較出力は常
に異常となり、相手先装置からのデータを受信を行わな
いようにする。
【００１５】以上の処理により、相手側装置からアンサ
が返って来ないときの処理を効率的に行うことができ
る。
が返って来ないときの処理を効率的に行うことができ
る。
【００１６】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図３は第１の発明の一実施例を示す構成ブ
ロック図である。図１と同一のものは、同一の符号を付
して示す。＃０系の処理装置と＃１系の処理装置とがシ
ステムバス３０を介して接続されている。＃０系，＃１
系いずれも同じ構成で、ＣＰＵ１１，メモリ１２，ロー
カルバス１４及びバスインタフェース部１５より構成さ
れている。バスインタフェース部１５内には、前述した
２個の監視タイマである送信側監視タイマ１５ａと受信
側監視タイマ１５ｂが設けられている。このように構成
されたシステムの動作を説明すれば、以下のとおりであ
る。
に説明する。図３は第１の発明の一実施例を示す構成ブ
ロック図である。図１と同一のものは、同一の符号を付
して示す。＃０系の処理装置と＃１系の処理装置とがシ
ステムバス３０を介して接続されている。＃０系，＃１
系いずれも同じ構成で、ＣＰＵ１１，メモリ１２，ロー
カルバス１４及びバスインタフェース部１５より構成さ
れている。バスインタフェース部１５内には、前述した
２個の監視タイマである送信側監視タイマ１５ａと受信
側監視タイマ１５ｂが設けられている。このように構成
されたシステムの動作を説明すれば、以下のとおりであ
る。
【００１７】先ず、＃０系のＣＰＵ１１から＃１系のメ
モリ１２をアクセスする場合について考える。ＣＰＵ１
１から送信コマンドを発行すると、＃０系の送信側監視
タイマ１５ａが起動され、カウントを開始する。同時
に、この送信コマンドはシステムバス３０を介して＃１
系の処理装置に送られる。＃１系側では、バスインタフ
ェース部１５がこの送信コマンドを受信すると、受信側
監視タイマ１５ｂが起動され、カウントを開始する。
モリ１２をアクセスする場合について考える。ＣＰＵ１
１から送信コマンドを発行すると、＃０系の送信側監視
タイマ１５ａが起動され、カウントを開始する。同時
に、この送信コマンドはシステムバス３０を介して＃１
系の処理装置に送られる。＃１系側では、バスインタフ
ェース部１５がこの送信コマンドを受信すると、受信側
監視タイマ１５ｂが起動され、カウントを開始する。
【００１８】若し、受信側装置の動作が正常であれば、
システムバス３０を介してアンサコマンドを＃０系に返
し、データの転送を知らせる。この結果、＃１系のメモ
リ１２空読出されたデータはシステムバス３０を介して
＃０系側装置に順次送信されることになる。
システムバス３０を介してアンサコマンドを＃０系に返
し、データの転送を知らせる。この結果、＃１系のメモ
リ１２空読出されたデータはシステムバス３０を介して
＃０系側装置に順次送信されることになる。
【００１９】ここで、若し受信側装置に障害があるもの
とすると、アンサコマンドは発行されない。前述したよ
うに、 送信側監視タイマ１５ａのタイマ値＞受信側監視タイマ
１５ｂのタイマ値 に設定されているので、受信側監視タイマ１５ｂが先ず
オーバフローして＃０系にアンサ信号を返す。若し、＃
１系の受信側監視タイマ１５ｂも異常の場合には、今度
は＃０系の自装置内の送信側監視タイマ１５ａがオーバ
フローして擬似的なアンサ信号を発生させる。これによ
り、送信側（＃０系側）装置がスタックに陥るのを防止
することができる。
とすると、アンサコマンドは発行されない。前述したよ
うに、 送信側監視タイマ１５ａのタイマ値＞受信側監視タイマ
１５ｂのタイマ値 に設定されているので、受信側監視タイマ１５ｂが先ず
オーバフローして＃０系にアンサ信号を返す。若し、＃
１系の受信側監視タイマ１５ｂも異常の場合には、今度
は＃０系の自装置内の送信側監視タイマ１５ａがオーバ
フローして擬似的なアンサ信号を発生させる。これによ
り、送信側（＃０系側）装置がスタックに陥るのを防止
することができる。
【００２０】以上、＃０系のＣＰＵ１１から＃１系のメ
モリ１２をアクセスする場合を例にとって説明したが、
＃１系のＣＰＵ１１から＃０系のメモリ１２をアクセス
する場合についても同様である。この場合には、＃１系
の送信側監視タイマ１５ａと＃０系の受信側監視タイマ
１５ｂとが動作を開始する。そして、＃０系が異常の場
合には先ず＃０系の受信側監視タイマ１５ｂがオーバフ
ローし、次に＃１系の送信側監視タイマ１５ａがオーバ
フローオすることになる。詳細な動作については省略す
る。
モリ１２をアクセスする場合を例にとって説明したが、
＃１系のＣＰＵ１１から＃０系のメモリ１２をアクセス
する場合についても同様である。この場合には、＃１系
の送信側監視タイマ１５ａと＃０系の受信側監視タイマ
１５ｂとが動作を開始する。そして、＃０系が異常の場
合には先ず＃０系の受信側監視タイマ１５ｂがオーバフ
ローし、次に＃１系の送信側監視タイマ１５ａがオーバ
フローオすることになる。詳細な動作については省略す
る。
【００２１】図４は第２の発明の一実施例を示す構成ブ
ロック図で、１個の処理装置内の構成を示している。図
２と同一のものは、同一の符号を付して示す。図におい
て、処理装置はＣＰＵ１１，メモリ１２，ローカルバス
１４及びバスインタフェース部１６より構成されてい
る。バスインタフェース部１６は、処理装置が送信側と
して機能する時にデータの送信と同時にカウントを開始
する監視タイマ１６ａと、送信するコマンドを記憶する
コマンド記憶レジスタ１６ｂと、受信したデータを保持
する受信バッファ１６ｃと、前記コマンド記憶レジスタ
１６ｂに記憶されている送信コマンドと受信バッファ１
６ｃに保持された受信コマンドとを比較してその正常性
をチェックするチェック回路１６ｄと、受信バッファ１
６ｃの出力とチェック回路１６ｄ出力とのアンドをとる
アンドゲート１６ｅと、監視タイマ１６ａのオーバフロ
ーを保持するフリップフロップ１６ｆと、該フリップフ
ロップ１６ｆ出力とチェック回路１６ｄ出力とのオアを
とるオアゲート１６ｇと、送信データを保持するＦＩＦ
Ｏ（ファーストイン・ファーストアウト）メモリ１６ｈ
と、アンドゲート１６ｅからの受信データを保持するＦ
ＩＦＯメモリ１６ｉより構成されている。このように構
成された回路の動作を説明すれば、以下のとおりであ
る。
ロック図で、１個の処理装置内の構成を示している。図
２と同一のものは、同一の符号を付して示す。図におい
て、処理装置はＣＰＵ１１，メモリ１２，ローカルバス
１４及びバスインタフェース部１６より構成されてい
る。バスインタフェース部１６は、処理装置が送信側と
して機能する時にデータの送信と同時にカウントを開始
する監視タイマ１６ａと、送信するコマンドを記憶する
コマンド記憶レジスタ１６ｂと、受信したデータを保持
する受信バッファ１６ｃと、前記コマンド記憶レジスタ
１６ｂに記憶されている送信コマンドと受信バッファ１
６ｃに保持された受信コマンドとを比較してその正常性
をチェックするチェック回路１６ｄと、受信バッファ１
６ｃの出力とチェック回路１６ｄ出力とのアンドをとる
アンドゲート１６ｅと、監視タイマ１６ａのオーバフロ
ーを保持するフリップフロップ１６ｆと、該フリップフ
ロップ１６ｆ出力とチェック回路１６ｄ出力とのオアを
とるオアゲート１６ｇと、送信データを保持するＦＩＦ
Ｏ（ファーストイン・ファーストアウト）メモリ１６ｈ
と、アンドゲート１６ｅからの受信データを保持するＦ
ＩＦＯメモリ１６ｉより構成されている。このように構
成された回路の動作を説明すれば、以下のとおりであ
る。
【００２２】図に示す処理装置から他の装置のメモリへ
アクセスする場合について説明する。先ず、ＣＰＵ１１
から送信コマンドを出力する。この送信コマンドはＦＩ
ＦＯメモリ１６ｈを経てシステムバス３０に送出され
る。それと同時に、この送信コマンドデータはコマンド
記憶レジスタ１６ｂに記憶される。また、同時に監視タ
イマ１６ａも起動され、カウントを開始する。
アクセスする場合について説明する。先ず、ＣＰＵ１１
から送信コマンドを出力する。この送信コマンドはＦＩ
ＦＯメモリ１６ｈを経てシステムバス３０に送出され
る。それと同時に、この送信コマンドデータはコマンド
記憶レジスタ１６ｂに記憶される。また、同時に監視タ
イマ１６ａも起動され、カウントを開始する。
【００２３】受信装置例（図示せず）では、送信コマン
ドを受けとると受信コマンドを発行する。この受信コマ
ンドはシステムバス３０を介して処理装置側の受信バッ
ファ１６ｃに入る。チェック回路１６ｄは、受信バッフ
ァ１６ｃから読出した受信コマンドのＩＤと、コマンド
記憶レジスタ１６ｂに記憶されている送信コマンドのＩ
Ｄとを比較する。そして、両方のコマンドのＩＤが一致
した時には、チェック回路１６ｄの出力は“１”を出力
する。この結果、アンドゲート１６ｅは開き、受信デー
タを受けつける状態になり、同時にオアゲート１６ｇを
介してコマンド記憶レジスタ１６ｂの該当内容をリセッ
トする。
ドを受けとると受信コマンドを発行する。この受信コマ
ンドはシステムバス３０を介して処理装置側の受信バッ
ファ１６ｃに入る。チェック回路１６ｄは、受信バッフ
ァ１６ｃから読出した受信コマンドのＩＤと、コマンド
記憶レジスタ１６ｂに記憶されている送信コマンドのＩ
Ｄとを比較する。そして、両方のコマンドのＩＤが一致
した時には、チェック回路１６ｄの出力は“１”を出力
する。この結果、アンドゲート１６ｅは開き、受信デー
タを受けつける状態になり、同時にオアゲート１６ｇを
介してコマンド記憶レジスタ１６ｂの該当内容をリセッ
トする。
【００２４】そして、受信側装置からのデータは順次Ｆ
ＩＦＯメモリ１６ｉに格納されていく。そして、ＦＩＦ
Ｏメモリ１６ｉに格納されたデータは、必要に応じて読
出され、メモリ１２に格納される。
ＩＦＯメモリ１６ｉに格納されていく。そして、ＦＩＦ
Ｏメモリ１６ｉに格納されたデータは、必要に応じて読
出され、メモリ１２に格納される。
【００２５】一方、受信側装置に障害が発生して、受信
側装置から受信コマンドが返ってこない場合について考
える。この間に、監視タイマ１６ａはオーバフローして
“１”になり、その値がフリップフロップ１６ｆに保持
される。このフリップフロップ１６ｆ出力はオアゲート
１６ｇに入り、そのオアゲート１６ｇ出力は“１”にな
り、コマンド記憶レジスタ１６ｂに保持されている送信
コマンドデータをリセットする。その結果、このコマン
ド記憶レジスタ１６ｂの内容は“０”になる。
側装置から受信コマンドが返ってこない場合について考
える。この間に、監視タイマ１６ａはオーバフローして
“１”になり、その値がフリップフロップ１６ｆに保持
される。このフリップフロップ１６ｆ出力はオアゲート
１６ｇに入り、そのオアゲート１６ｇ出力は“１”にな
り、コマンド記憶レジスタ１６ｂに保持されている送信
コマンドデータをリセットする。その結果、このコマン
ド記憶レジスタ１６ｂの内容は“０”になる。
【００２６】この状態で受信側装置からのアンサが遅れ
て入力されたものとする。チェック回路１６ｄは、コマ
ンド記憶レジスタ１６ｂの内容（“０”）と受信バッフ
ァ１６ｃから読出したＩＤとを比較する。比較結果は当
然に不一致となり、チェック回路１６ｄは“０”を出力
し、アンドゲート１６ｅを閉じる。この結果、送信側か
らのデータは以後受信されない。このようにして、障害
発生時のシステムの保護を図っている。
て入力されたものとする。チェック回路１６ｄは、コマ
ンド記憶レジスタ１６ｂの内容（“０”）と受信バッフ
ァ１６ｃから読出したＩＤとを比較する。比較結果は当
然に不一致となり、チェック回路１６ｄは“０”を出力
し、アンドゲート１６ｅを閉じる。この結果、送信側か
らのデータは以後受信されない。このようにして、障害
発生時のシステムの保護を図っている。
【００２７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば相手側装置からアンサが返って来ないときの処理
を効率的に行うことができるようにすることができる。
よれば相手側装置からアンサが返って来ないときの処理
を効率的に行うことができるようにすることができる。
【図１】第１の発明の原理ブロック図である。
【図２】第２の発明の原理ブロック図である。
【図３】第１の発明の一実施例を示す構成ブロック図で
ある。
ある。
【図４】第２の発明の一実施例を示す構成ブロック図で
ある。
ある。
【図５】従来システムの構成概念図である。
１１ ＣＰＵ １２ メモリ １４ ローカルバス １５ バスインタフェース部 １５ａ 送信側監視タイマ １５ｂ 受信側監視タイマ １６ バスインタフェース部 １６ａ 監視タイマ １６ｂ コマンド記憶レジスタ １６ｃ 受信バッファ １６ｄ チェック回路 １６ｅ ゲート回路
Claims (2)
- 【請求項１】少なくともＣＰＵ（１１）とメモリ（１
２）とバスインタフェース部（１５）とで構成される処
理装置が、相手側処理装置と情報の転送を行うシステム
において、 前記バスインタフェース部（１５）内に、処理装置が送
信側として機能する時にデータの送信と同時にカウント
を開始する送信側監視タイマ（１５ａ）と、 処理装置が受信側として機能する時にデータの受信と同
時にカウントを開始する受信側監視タイマ（１５ｂ）と
を設け、 かつ送信側監視タイマ（１５ａ）のタイマ値を受信側監
視タイマ（１５ｂ）のタイマ値よりも大きくとるように
構成したことを特徴とする監視タイマシステム。 - 【請求項２】少なくともＣＰＵ（１１）とメモリ（１
２）とバスインタフェース部（１６）とで構成される処
理装置が、相手側処理装置と情報の転送を行うシステム
において、 前記バスインタフェース部（１６）内に、処理装置が送
信側として機能する時にデータの送信と同時にカウント
を開始する監視タイマ（１６ａ）と、 送信するコマンドを記憶するコマンド記憶レジスタ（１
６ｂ）と、受信したデータを保持する受信バッファ（１
６ｃ）と、 前記コマンド記憶レジスタ（１６ｂ）に記憶されている
送信コマンドと受信バッファ（１６ｃ）に保持された受
信コマンドとを比較してその正常性をチェックするチェ
ック回路（１６ｄ）とを設け、 受信側からのアンサが遅れた時に、前記監視タイマ（１
６ａ）出力によりコマンド記憶レジスタ（１６ｂ）をリ
セットするように構成したことを特徴とする監視タイマ
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26747391A JP3263957B2 (ja) | 1990-10-17 | 1991-10-16 | 監視タイマシステム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-278598 | 1990-10-17 | ||
| JP27859890 | 1990-10-17 | ||
| JP26747391A JP3263957B2 (ja) | 1990-10-17 | 1991-10-16 | 監視タイマシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06110795A true JPH06110795A (ja) | 1994-04-22 |
| JP3263957B2 JP3263957B2 (ja) | 2002-03-11 |
Family
ID=26547885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26747391A Expired - Fee Related JP3263957B2 (ja) | 1990-10-17 | 1991-10-16 | 監視タイマシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3263957B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018522357A (ja) * | 2015-07-29 | 2018-08-09 | メイコム コネクティビティ ソリューションズ，エルエルシーＭａｃｏｍ Ｃｏｎｎｅｃｔｉｖｉｔｙ Ｓｏｌｕｔｉｏｎｓ，Ｌｌｃ | データリクエストに関連するクロックカウンタに基づくタイムアウト信号の生成 |
-
1991
- 1991-10-16 JP JP26747391A patent/JP3263957B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018522357A (ja) * | 2015-07-29 | 2018-08-09 | メイコム コネクティビティ ソリューションズ，エルエルシーＭａｃｏｍ Ｃｏｎｎｅｃｔｉｖｉｔｙ Ｓｏｌｕｔｉｏｎｓ，Ｌｌｃ | データリクエストに関連するクロックカウンタに基づくタイムアウト信号の生成 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3263957B2 (ja) | 2002-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950013120A (ko) | 계산기간 통신을 위한 통신제어장치 및 그것에 사용하는 집적회로 | |
| US20060155907A1 (en) | Multiprocessor system | |
| US5343480A (en) | System for detecting loss of message | |
| JPH06110795A (ja) | 監視タイマシステム | |
| US5745704A (en) | Data communication control device | |
| JP3497179B2 (ja) | データ処理システムのバス管理方式 | |
| JPH1055341A (ja) | バスインタフェース制御方式 | |
| JP3027439B2 (ja) | タイムスプリットバスの制御回路 | |
| KR0143970B1 (ko) | 복수의 시스템과 통신하는 단일 프로세서의 통신포트제어방법 및 그 장치 | |
| JP2929631B2 (ja) | プロセッサ間通信装置 | |
| KR950012507B1 (ko) | 고속중형 컴퓨터의 인터럽트 처리방법 | |
| JPS6347867A (ja) | デユアルｃｐｕ間通信方式 | |
| JPH0675796A (ja) | パリティエラー記録装置 | |
| JPH09212469A (ja) | ロック転送制御回路 | |
| KR920000701Y1 (ko) | 자기고장 진단기능을 구비한 인터페이스장치 | |
| JPH1115803A (ja) | 並列計算機におけるデータ送受信方法 | |
| JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
| JPH0573302B2 (ja) | ||
| JPH0637780A (ja) | 消失フレーム再送方法とその装置 | |
| JPS63219248A (ja) | パケツト中継・転送装置 | |
| JP2001229143A (ja) | マルチプロセッサ・システム | |
| JPH0588965A (ja) | データ処理装置 | |
| JPH05134983A (ja) | シリアル／パラレル変換転送システム | |
| JPH0427584B2 (ja) | ||
| JPH0272463A (ja) | コンピュータ・システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |