JPH06103875B2 - 比較判定式パンクチヤド復号回路 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 たたみ込みパンクチャド符号化された信号を受信して復
号するに際して、位相およびタイミングの不確定を除去
するため比較判定を行う比較判定式パンクチャド復号回
路において、データ復号系の回路と正常位相タイミング
サーチ系の回路を並設し、同一時点での両系統の回路か
らの同期情報を比較して復号化のためのより正確な位相
およびタイミングを検出し、該検出に応答して受信デー
タを復号化する比較判定式パンクチャド復号回路であ
る。

〔産業上の利用分野〕

本発明は、たたみ込み符号化されたパンクチャド符号化
されて送信された信号を受信機側で復号する回路に関す
るものであり、より特定的には、最も確かな位相および
タイミングを検出するため比較判定を行う比較判定式パ
ンクチャド復号回路に関する。

本発明に適用されるたたみ込み符号化されたパンクチャ
ド符号化された信号を送信し、これを受信機側で復号す
る方式は、特に、信号の伝送効率を上げ、しかも通信伝
送路上で符号誤りが発生し易い、人工衛星通信等に好適
に用いられる。

〔従来の技術〕

本発明に適用されるパンクチャド符号化および復号化に
ついて、第４図（ａ）〜（ｄ）を参照して述べる。

第４図（ａ）に図示の如く通信すべきシリアルデータ列
るa₁,a₂,a₃，……があった場合、第４図（ｂ）の如く４
相PSKの例をとると直交するＩ軸、Ｑ軸についてたたみ
込み符号化を行う方法は、誤り訂正技術の中で、そのハ
ードウェア規模に比して高い符号化利得が得られるたた
み込み符号化ビタビ復号法は良く用いられる技術であ
る。しかしながら、第４図（ａ）の１データがI,Q2個の
データとして符号化されているから、たたみ込み符号化
の符号化率Ｒは1/2である。符号化率は、伝送ビットに
対する情報ビットの割合である。受信側の復号部をハー
ドウェアで実現し、なおかつ高い符号化利得を得るとい
う見地からすると、符号化率 というのは伝送効率がかなり低い。

このため、符号化利得をさほど劣化させず、しかも伝送
効率が高い誤り訂正技術が望まれている。一方、たたみ
込み符号化で符号化率を高くした場合は、復号において
その内部状態の遷移が指数関数的に増大するため、最適
符号を理論的に求めることが困難であること、及びハー
ドウェア規模が増大するという点で、純粋な高符号率化
は、実現性に乏しい。

これを解決すべく考案されたものがパンクチャド符号化
方式であり、これは第４図（ｂ）の如く一旦、 という低符号化率でたたみ込み符号化し、適当な長さの
符号ブロックの中のビットのいくつか、例えば第４図
（ｂ）のI₂,I₄,Q₃,Q₅を間引いて第４図（ｃ）の如く構
成し、これを伝送することで、近似的に符号化率を上げ
る方式である。すなわち、上記例示においては、1/2の
符号化率が1/2×10/6＝5/6まで上昇する。

従って、この方式によると、ビタビ復号は のものと同じハードウェアで実現でき、しかも実用に十
分な符号化利得が得られる。

次にそのパンクチャド符号化と絶対位相変調方式を合わ
せて用いた場合、受信側で第４図（ｄ）に図示の如く、
＊印をつけた間引いたものを除いて第４図（ｂ）と同じ
データを再現する必要があるが、通信系におけるノイズ
等によって生じる位相不確定及びブロックタイミング不
確定を除去するための正常状態検出回路が必要となる。
この回路は、受信符号がどの位相にあるか、あるいはパ
ンクチャド符号ブロックのしきりがどこになるかを検出
するもので、高精度でかつ高速に正常状態を検出する回
路方式が必要となる。若し、I,Qの位相に１ビットのず
れが生じたとしたら、第４図（ｄ）の如きデータの再現
はできず、結局、パンクチャド符号化されて送信された
データが正確に再復号できなくなる。

従来の比較判定方式パンクチャド・ビタビ復号回路の構
成を第５図に示す。

図中、11はデータ復号用位相・タイミング切り換え回
路、12はデータ復号用ビタビ復号器、13は正常位相・タ
イミングサーチ用位相・タイミング切り換え回路、14は
同期情報抽出用ビタビ復号器、15は同期情報パルス計数
回路、16は計数値比較回路、17は最良計数値レジスタ、
18は最良状態レジスタ、を示す。

従来の比較判定方式では「位相不確定」及び「ブロック
タイミング不確定」を除去するために考えられうるあら
ゆる位相・タイミングの組み合わせについて、実際にそ
の位相・タイミングでビタビ復号器14にデータを与え、
その各々の場合について、一定時間、同期情報パルスSP
Sを比較し、最も少かったときの位相・タイミングを正
常状態として、実際のデータ復号をその位相・タイミン
グで行う方法をとっている。ここで同期情報パルスSPS
とは、ビタビ復号器14において入力符号Ｉ″,Q″の誤り
率が多くなるとパルス発生数が多くなり、間違った位相
・タイミングで復号すると、急激にパルスの発生数が多
くなる性質のパルスである。

すなわち、正常位相・タイミングサーチ用位相・タイミ
ング切換え回路13において、ある位相・タイミングでデ
ータＩ″,Q″を同期情報抽出用ビタビ復号器14に渡す。
同期情報パルス計数回路15は、ビタビ復号器14からの同
期情報パルスSPSを一定時間計数しその計数値SCaを計数
値比較回路16に渡す。ある位相・タイミングで一定時間
カウントし終わると、位相タイミング切換え回路13にお
いて、別の位相・タイミングにし、その状態で、ビタビ
復号器14を動作させて同期情報パルスSPSを出力させ、
同期情報パルスをまた一定時間カウントする。比較回路
16では、前回まで最も少なかった計数値SBTRpと現計数
値SCaを比較し、少ないほうを現在の最良計数値SBTRcと
して最良計数値レジスタ17に蓄えておく。最良状態レジ
スタ18は、前回までも最も計数値が少かった位相・タイ
ミングを示す番号を蓄えておくレジスタであり、現計数
値SCaのほうが前回までの最良計数値SBTRpより少かった
場合はそのときの位相・タイミングを示す番号に書き換
え、現計数値SCaのほうが多かった場合は、前の番号の
まま書き換えずにおく。このようにして、次々に位相・
タイミングを変えて比較していき、全位相・タイミング
についてモニタし終わると、最良状態レジスタ18には、
最も計数値が少かった位相・タイミングを示す番号が蓄
えられていることになる。この位相・タイミングをタイ
ミング切換回路11に与え：これを用いて実際のデータの
復号のための位相・タイミング切り換え回路11を切り換
えてビタビ復号器12で複合すると、「位相不確定」およ
び「タイミング不確定」が除去された正しい復号データ
がビタビ復号器12から得られることになる。

〔発明が解決しようとする問題点〕

しかしながら、上述の比較判定方式パンクチャド・ビタ
ビ復号回路では、データI,Qを復号するデータ復号用位
相タイミング切換回路11およびデータ復号用ビタビ復号
器14側で使用するデータと、上記「位相不確定」および
「タイミング不確定」を除去するための回路に用いるデ
ータとはタイミング的に同じものではないから、切換回
路11およびビタビ復号器14側からみると、異なった時点
での同期情報パルス計数値を比較していることになる。
そのため、位相不確定を除去する回路が正しい位相・タ
イミングを検出したとして伝送路の回線状態が瞬間的に
悪くなった場合は、パルス計数値が多くなり、逆に間違
った位相・タイミングをモニタしているときに回線状態
が良くなれば、その位相・タイミングを正常状態と誤検
出してしまい、復号データの正確さに欠けるという問題
がある。すなわち、従来のパンクチャド・ビタビ復号回
路は、外乱に対して復号データの信頼性が極度に低下す
るという問題を含んでいる。

また、従来の比較判定方式パンクチャド・ビタビ復号回
路では、位相・タイミングの全ての組み合わせについて
サーチし終わらないと、データ復号用位相・タイミング
を切り換えることができないので、（計数時間）×（位
相・タイミングの組合せ総数）もの切換周期となり、切
換周期が非常に長くなるという問題がある。

〔問題を解決するための手段〕

上記問題を解決するため、本発明の比較判定方式パンク
チャド・復号回路は、第１図に図示の如く、データ復号
用位相・タイミング切換え回路１、データ復号用復号器
２、正常位相・タイミングサーチ用位相・タイミング切
換え回路３、正常位相・タイミングサーチ用復号器４、
サーチ用同期情報パルス計数回路５、実同期情報パルス
計数回路６、および計数値比較回路７から成る。尚、本
発明においては、復号器2,4はビタビ復号器に限定され
ず、たたみ込み符号を符号化する全ての復号器が適用で
きる。

第１図の回路構成において、従来のデータ復号用ビタビ
復号器12に対応する復号器２から、実同期情報パルスSP
Saが出力されて実同期情報パルス計数回路６に印加され
るようになっている。また従来の同期情報抽出用ビタビ
復号器14に対応する復号器４から従来同様、サーチ用同
期情報パルスSPSsがサーチ用同期情報パルス計数回路５
に印加されるようになっている。従って、 データ復号系の回路1,2からの実同期情報パルスSPSaと
正常位相タイミングサーチ系の回路3,4からのサーチ用
同期パルスSPSsが計数比較回路７において比較され、こ
れらに基いて位相不確定およびタイミング不確定を除去
するように構成されている。

〔作用〕

正常位相タイミングサーチ系回路は従来と同様に動作す
る。すなわち、正常位相・タイミングサーチ用位相・タ
イミング切換え回路３にて、ある位相・タイミングでデ
ータＩ″,Q″を正常位相・タイミングサーチ用復号器４
に渡す。復号器４からサーチ用同期情報パルスSPSsが出
力される。サーチ用同期情報パルス計数回路５は、復号
器４からの同期情報パルスSPSsを一定時間カウントし、
その計数値SCsを計数値比較回路７に印加する。ある位
相・タイミングで一定時間カウントし終わると、タイミ
ング切換え回路３において、別の位相・タイミングに
し、その状態でサーチ用同期情報パルスSPSsを、再び一
定時間カウントすることになる。このようにして、あら
ゆる位相・タイミングの組み合わせについてサーチ用同
期情報パルスのカウントを行い位相およびタイミングの
最も確からしいものをサーチする。

一方、実際に復号データを出している復号器２からも実
同期情報パルスSPSaが出力されており、実同期情報パル
ス計数回路６はその実同期情報パルスSPSaを一定時間カ
ウントし、その計数値SCaを計数値比較回路７に印加す
る。

比較回路７では２つの計数値SCsおよびSCaを比較し、サ
ーチ用計数値SCsの方が実計数値SCaより小さいときは、
サーチ側の位相・タイミングを正常状態と決定し、デー
タ復号用位相・タイミング切換え回路１は、その位相・
タイミングに切換える。またサーチ用計数値SCsの方が
実計数値SCaより大きいときはデータ復号用位相・タイ
ミングはそのままとする。このようにして、位相不確定
・タイミング不確定が除去された正しい復号データがデ
ータ復号用復号器２から得られる。

以上のように同一時点でのデータI,Qを、異なった位相
・タイミングで２つの復号器2,4に入れ、両者の同期情
報を比較することにより、純粋に位相・タイミングによ
る変化のみを検出することができる。従って、伝送路の
回線状態が瞬間的に悪くなった場合、正しい位相・タイ
ミングにおける同期情報パルスは多くなるが、同一時点
でのデータであるので、それと比較している間違った位
相・タイミングにおける同期情報パルスもさらに多くな
り、間違った位相・タイミングを正常状態であると誤検
出することがなくなる。

また本発明では、従来のように必ずしも全ての位相・タ
イミングの組合せについて行わなくても、正しい位相・
タイミングが検出されたらその時点でデータを復号する
ことができる。従って、切換周期も短縮され得る。

〔実施例〕

本発明の実施例として、復号器にビタビ復号器を用いた
比較判定式パンクチャド・ビタビ復号回路について第２
図を参照して述べる。

第２図の比較判定式パンクチャド・ビタビ復号回路は、
データ復号系の回路として、位相・タイミング不確定除
去回路1aおよびビタビ復号器2aを有し、正常位相タイミ
ングサーチ系の回路として、位相・タイミング不確定除
去回路3aおよびビタビ復号器4aを有する。パンクチャド
・ビタビ復号回路はまた、パルス計数回路5a,6a、およ
び計数値比較回路7aを有する。さらにパンクチャド・ビ
タビ復号回路は、パンクチャド復号用タイミング発生回
路21aおよび復号計算禁止信号発生回路22aを有する。

パンクチャド復号用タイミング発生回路21aおよび位相
・タイミング不確定除去回路1aとで第１図のデータ復号
用位相タイミング切換回路１、パンクチャド復号用タイ
ミング発生回路21aおよび位相・タイミング不確定除去
回路3aとで正常位相タイミングサーチ用タイミング切換
回路３に該当する。パンクチャド復号用タイミング発生
回路21aは、第４図（ｂ）の如く送信側のパンクチャド
・ブロック長、例えば1000ビット長、に対応して受信デ
ータI,Qをパンクチャドブロック長に仕切るためのタイ
ミングとクロック信号ののりかえるタイミング信号を位
相・タイミング不確定除去回路1a,3aおよび復号計算禁
止信号発生回路22aに出力する。位相・タイミング不確
定除去回路1aは、パンクチャド復号用タイミング発生回
路21aからのタイミング信号又は計数値比較回路7aから
の位相・タイミング切換信号S7に従って、受信データI,
Qの位相およびパンクチャドブロック同期のタイミング
を切換える。位相・タイミング不確定除去回路3aはパン
クチャド復号用タイミング発生回路21aからのタイミン
グ信号に従って、受信データI,Qの位相およびパンクチ
ャドブロック周期のタイミングを切換える。

復号計算禁止信号発生回路22aは、パンクチャド復号用
タイミング発生回路21aからのタイミング信号に従っ
て、パンクチャド符号化の際に用いられた消去パターン
（第４図（ｂ）の＊を付したもの）に従って第４図
（ｄ）に図示のメトリック計算禁止信号I-INH、Q-INHを
出力する。復号計算禁止信号発生回路22aとパンクチャ
ド・ビタビ復号回路2aとで第１図のデータ復号用復号器
２に対応する。但しこの場合、データ復号用復号器はデ
ータ復号用ビタビ復号器となる。データ復号用ビタビ復
号器は、位相・タイミング不確定除去回路1aより入力さ
れる受信符号Ｉ′,Q′のビット編集とデータのクロック
乗り替えを行ない、さらにこのクロック乗り替えのタイ
ミングを用いて、ダミービット挿入を行う。この処理
は、パンクチャド符号化の際に用いられた消去パターン
に従ってFEC復号器に対し、メトリック計算禁止信号I-I
NH、Q-INHを出力することで行う。ビット消去した位置
の受信データの復号計算を禁止することで、等価的、第
４図（ｄ）の＊に図示の、にダミービット挿入を実現し
ている。

パンクチャド・ビタビ復号器4aについても同様である。

第２図におけるビタビ復号器の回路図を第３図に示す。
第３図において、分配回路（BR）201は、ストレートバ
イナリーまたは折返しバイナリー符号の８レベルに量子
化された、入力、ＩおよびＱのブランチ、メトリック値
を計算し加算・比較・選択回路（ACS）202へ分配する。
パンクチャド方式に対応するための、メトリック計算禁
止はここで行う。次いで加算・比較・選択回路（ACS）2
02は、８つのACSユニットで構成され、各ACSユニット
は、分配回路201からのブランチ、メトリック値およ
び、自己または他のACSユニットの過去のメトリック値
の加算を２組について実行し、その結果を比較して、メ
トリック値の小さい方を選択する操作を毎ビットごとに
繰り返す。この選択された結果は、パスセレクト信号と
してパスメモリ（PM）203へ送出される。なお、各ACSユ
ニットの加算結果が増大し、オーバーフローする。これ
を防ぐため、各ACSユニットの加算結果が、ある値を越
えた時各ACSユニットから、一斉に最上位ビットを差引
いてオーバーフローを防ぐ正規化機能も有している。パ
ス・メモリ（PM）203は、８列×17段のパス・メモリ・
セルから成る。このセルはACS204からのパスセレクト信
号を受けて、そのセル入力される前段の２つのセルから
のパス情報の一方のみを選択しそれを後段の２つのセル
に伝達する動作を毎クロックごとに実行する。このパス
・メモリ・セル間の接続はたたみ込み符号化器の状態遷
移に基づき接続される。この他に、誤り訂正能力をより
高めるために、パスメモリ回路の出力に多数決回路を備
えている。この回路はパスメモリの８つの出力が“1"で
ある数をカウントしその数が４以上の時は“1"と判定
し、４以下の時は“0"と判定する。判定された出力は復
号出力として出力されるとともに、誤り検出用として再
符号化のため、符号回路（ENC）へも入力される。遅延
回路（DLY）204は、入力ＩおよびＱの最上位ビット（MS
B）を、それぞれシフトレジスタを通して遅延させ、そ
の出力を不一致検出回路（ERR）205へ印加する。また、
この出力は、遅延出力として外部へも出力される。符号
回路（ENC）206はパスメモリ203の出力を再びたたみ込
み符号化（Ｋ＝４）し、その出力を不一致検出回路（ER
R）205へ印加する。不一致検出回路（ERR）205は、遅延
回路204と符号回路206との間の符号の不一致を、Ｉチャ
ネル、Ｑチャネル別々に、検出し、誤りパルスERRとし
て出力する。

誤りパルスERRは、符号回路206および不一致検出回路20
5において、復号データを再度たたみ込み符号化し、入
力されたデータとの比較結果であり、伝送路の誤り率を
推定するために利用できる。また調節信号ADJは加算・
比較・選択回路202でパスメトリックの計算の時、正規
化が行なわれるとき１クロック幅のパルスとして出力さ
れるものである。入力信号の誤り率が増加すると正規化
の発生頻度も増加するため、伝送路の誤り率の推定に利
用できる。

パンクチャド復号器のための同期情報パルスには誤りパ
ルスERRか調節信号ADJのいずれかの信号を用いる。

上述の実施例において、復号器2a,4aとしてビタビ復号
器を用いた場合について述べたが、これに限定されず、
たゝみ込み符号を符号化する全ての復号器が適用でき
る。

〔発明の効果〕

以上述べたように本発明によれば、純粋に位相・タイミ
ングによる違いのみを比較し、誤検出が減少するから、
高精度の正常状態検出が可能となり、ひいては復号の信
頼性が向上する。また、正常状態が検出された時点です
ぐにデータ復号に反映できるため正常状態検出の高速化
が可能となる。さらに従来のように、最良計数値を蓄え
たり、最良状態を示す番号を蓄えるレジスタを必要とせ
ず、回路構成が、簡単かつ小形になる。

【図面の簡単な説明】

第１図は本発明の比較判定式パンクチャド復号回路の原
理ブロック図、 第２図は本発明の実施例の比較判定式パンクチャド・ビ
タビ復号回路の構成図、 第３図は第２図におけるビタビ復号器の実施例回路図、 第４図（ａ）〜（ｄ）は本発明に係るパンクチャド符号
化および復号化を示す図、 第５図は従来の比較判定式パンクチャド・ビタビ復号回
路のブロック図、である。 （符号の説明） １……データ復号用位相タイミング切換回路、 ２……データ復号用復号器、 ３……正常位相タイミングサーチ用タイミング切換回
路、 ４……正常位相タイミングサーチ用復号器、 5,6……パルス計数回路、 ７……計数値比較回路、 1a,3a……位相・タイミング不確定除去回路、 2a,4a……ビタビ復号器、 5a,6a……パルス計数回路、 7a……計数値比較回路、 21a……復号用タイミング発生回路、 22a……復号計算禁止信号発生回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】パンクチャド符号化された信号（I,Q）を
   入力し、所定のタイミングで入力信号のパンクチャドブ
   ロック長について前記入力信号の復号用の位相およびタ
   イミングを切り換えるデータ復号用位相タイミング切換
   回路（１）、 該データ復号用位相タイミング切換回路からの信号
   （Ｉ′,Q′）を復号し、該復号信号について同期情報信
   号（SPSa）を出力するデータ復号器（２）、 前記パンクチャド符号化入力信号（I,Q）について、前
   記タイミングとは異なる他の所定のタイミングで前記入
   力信号のパンクチャドブロック長について、前記入力信
   号の復号用の正常位相およびタイミングを検出するた
   め、前記入力信号の位相およびタイミングを切り換える
   正常位相タイミングサーチ用タイミング切換回路
   （３）、 該正常位相タイミングサーチ用タイミング切換回路から
   の信号（Ｉ″,Q″）を復号し、該復号信号についてサー
   チ用同期情報信号（SPSs）を出力する正常位相タイミン
   グサーチ用復号器（４）、および 前記データ復号器からの同期情報信号と前記正常位相タ
   イミングサーチ用復号器からのサーチ用同期情報信号を
   比較し、前記同期情報信号が前記サーチ用同期情報信号
   より大きい場合、タイミング信号を前記データ復号用位
   相タイミング切換回路に出力する回路手段（5,6,7）、 を具備し、 前記データ復号用位相タイミング切換回路は前記回路手
   段からのタイミング信号に応答してパンクチャド符号化
   された入力信号の位相およびタイミングを切り換え、前
   記データ復号器がこれらの切り換えられた位相およびタ
   イミングのパンクチャド符号化入力信号についてデータ
   を復号し、後段の回路に出力するように構成された、比
   較判定式パンクチャド復号回路。
2. 【請求項２】前記データ復号器（２）および前記正常位
   相タイミングサーチ用復号器（４）のそれぞれが、ビタ
   ビ復号器を有する、特許請求の範囲第１項に記載の比較
   判定式パンクチャド復号回路。