JPH06103162A - Ramアドレス制御装置 - Google Patents
Ramアドレス制御装置Info
- Publication number
- JPH06103162A JPH06103162A JP4252497A JP25249792A JPH06103162A JP H06103162 A JPH06103162 A JP H06103162A JP 4252497 A JP4252497 A JP 4252497A JP 25249792 A JP25249792 A JP 25249792A JP H06103162 A JPH06103162 A JP H06103162A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- address
- rams
- data
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
別アドレスに転送することができるRAMアドレス制御
装置を提供する。 【構成】 RAMを複数に分割し、RAM101〜10
4にアドレスを記憶するレジスタ105〜108と、こ
れらレジスタ105〜108の値とアドレスバス113
とを比較し、各RAM101〜104に信号を出力する
比較器109〜112を備えた。この構成において、デ
ータバス114を使用してレジスタ105〜108の内
容を書き換える。これにより、RAMのアドレスの変更
が可能となりRAMのデータを転送するのと等しい効果
が得られる。
Description
サ、シグナルプロセッサなどに適用できるRAMアドレ
ス制御装置に関するものである。
いられているRAMデータを別アドレスにデータ転送す
る方法について説明する。
AMアドレス制御装置のブロック図の一部を示すもので
ある。図4において101はアドレスが00番地〜FF
番地の256ワードのRAMである。113はRAM1
01のアドレスを示すアドレスバス、114はデータバ
ス、115はリード/ライト信号線、401はデータを
格納するレジスタであり、データバス114に接続され
ている。
以下そのRAMに格納されている複数のデータを別アド
レスに転送するときの動作を説明する。例えばRAM1
01のアドレス00番地〜3F番地にある64個のデー
タをRAM101の別アドレスC0番地〜FF番地に転
送する場合、まず最初のプログラムステップでリード/
ライト信号線115をハイレベルにし、RAM101の
00番地のデータを読み出し、データバス114を使用
してレジスタ401に転送する。次のプログラムステッ
プで、リード/ライト信号線115をローレベルにし、
レジスタ401に格納されているデータをデータバス1
14を使用しRAM101のC0番地に転送する。この
様に2プログラムステップで1ワードの転送を実行す
る。この操作を順次繰り返し、64個のデータを転送す
る。
スに書き込ませる方法について説明する。
アドレスのデータを「0」にする場合、まず最初のプロ
グラムステップでRAM101のアドレス00番地をア
ドレスバス113で示し、リード/ライト信号線115
をローレベルにし、データバス114を使用してデータ
「0」を書き込む。以下、同様の事を順次繰り返してR
AM101のアドレス01〜FF番地にデータバス11
4を使用してデータ「0」を書き込む。
来の構成では、複数のデータの転送を行う場合、及び同
一データをRAMの複数のアドレスに書き込む場合、プ
ログラムステップ数が増加し処理時間が長くなるという
課題を有していた。
で、第一には簡単な手法でRAMの複数のデータを別ア
ドレスに高速に転送可能なRAMアドレス制御装置を提
供することを目的とし、第二には簡単な手法で高速に同
一のデータを複数のアドレスに書き込むことが可能なR
AMアドレス制御装置を提供することを目的とする。
に第一には、共通のアドレス線及び共通のデータ線及び
共通の書き込み読み出し信号に接続したアクセス制御可
能な2個以上のRAMと、前記2個以上の各々のRAM
をアクセスするアドレス範囲を記憶する2個以上のレジ
スタと、前記2個以上のレジスタに値を記憶させる手段
と、前記2個以上の各々のレジスタの値と前記RAMの
アドレス線を比較する比較手段と、前記比較手段によっ
て得られた結果により、前記2個以上のRAMのうち1
個のRAMをアクセス状態にする手段を有している。
ータ線及び共通の書き込み読み出し信号に接続したアク
セス制御可能な2個以上のRAMと、前記2個以上の各
々のRAMをアクセスするアドレス範囲を記憶する2個
以上のレジスタと、前記2個以上のレジスタに値を記憶
させる手段と、前記2個以上の各々のレジスタの値と前
記RAMのアドレス線を比較する比較手段と、前記比較
手段によって得られた結果により、書き込み時に前記2
個以上のRAMのうち2個以上のRAMを同時にアクセ
ス状態にする手段と、前記比較手段によって得られた結
果により読み出し時に、前記2個以上のRAMのうち1
個のRAMのみをアクセス状態にする手段を有してい
る。
のデータを高速で別アドレスに転送することができ、ま
た同一データをRAMの複数のアドレスに高速で書き込
むことを可能にしたRAMアドレス制御装置を実現する
ことができる。
しながら説明する。
Mアドレス制御装置のブロック図であり、64ワードの
RAMが4個ある場合を示すものである。図1において
113は8ビットアドレスバスである。114はデータ
バスである。115はリード/ライト信号線である。1
01〜104は64ワードのRAMで、それぞれ選択信
号120〜123によりアクセスが制御され、アドレス
バス113の下位6ビットでアドレスが指定されるもの
であり、データ線はデータバス114に接続されてい
る。105〜108はそれぞれRAM101〜104の
アドレスの上位2ビットを記憶する2ビットのレジスタ
であり、データバス114を使用して書き込みを行う。
109〜112は、それぞれレジスタ105〜108の
各内容とアドレスバス113の上位2ビットを比較して
一致した場合、RAM101〜104の選択信号を出力
する比較器である。116〜119はそれぞれレジスタ
105〜108の出力である。120〜123はそれぞ
れ比較器109〜112から出力されるRAM101〜
104の選択信号線である。
るRAMアドレス制御装置について以下その動作を説明
する。まず、最初にデータバス114を使用してレジス
タ105に「00」、レジスタ106に「01」、レジ
スタ107に「10」、レジスタ108に「11」を書
き込む。この操作によって、アドレスバス113の上位
2ビットが「00」のとき比較器109からRAM10
1の選択信号が出力され、アドレスバス113の上位2
ビットが「01」のとき比較器110からRAM102
の選択信号が出力され、アドレスバス113の上位2ビ
ットが「10」のとき比較器111からRAM103の
選択信号が出力され、アドレスバス113の上位2ビッ
トが「11」のとき比較器112からRAM104の選
択信号が出力される。つまり、RAM101のアドレス
が00番地〜3F番地にRAM102のアドレスが40
番地〜7F番地にRAM103のアドレスが80番地〜
BF番地にRAM104のアドレスがC0番地〜FF番
地となる。
3F番地にある64個のデータをC0番地〜FF番地に
転送する場合の一実施例を説明する。RAM101のア
ドレスをC0番地〜FF番地に変更するために、データ
バス114を使用してレジスタ105のデータを「0
0」から「11」に書き換える。次にRAM104のア
ドレスを00番地〜3F番地に変更するために、データ
バス114を使用してレジスタ108のデータを「1
1」から「00」に書き換える。この操作により、最初
アドレス00番地〜3F番地に格納されていたデータが
アドレスC0番地〜FF番地に転送される。
Mを分割し各RAMにアドレス選択するためのレジスタ
と比較器を装備した事によりRAMのアドレスを変える
ことができる。つまり、RAMのデータを高速で別アド
レスに転送するのと等しい効果を得ることができる。
個及び比較器でアドレスバスの上位2ビットとアドレス
の上位2ビットを記憶できるレジスタが比較できるとし
たがRAMのサイズと個数及びレジスタと比較器は必要
に応じて決めればよい。
面を参照しながら説明する。図2は、第2の実施例に係
るRAMアドレス制御装置のブロック図であり、前記第
1の実施例に選択制御装置を付け加えたものである。2
01は選択制御回路であり各比較器109〜112から
の選択信号線120〜123及びリード/ライト信号線
115が入力であり、RAMの選択信号202〜205
が出力となっている。
である。301は3入力ORゲート、302は2入力O
Rゲート、303〜305は2入力NANDゲート、3
06〜308は2入力ANDゲートであり、RAMのリ
ードの際、RAM101〜104を同時に2個以上アク
セス状態にしないためにRAMに優先順位をつける回路
構成となっている。
るRAMアドレス制御装置について以下その動作を説明
する。まず、最初にデータバス114を使用してレジス
タ105に「00」、レジスタ106に「00」、レジ
スタ107に「00」、レジスタ108に「00」を書
き込む。この操作によって、RAM101〜104のア
ドレス範囲を同一にする。つまり、前記4個のRAMの
アドレス範囲は全て00番地〜3F番地となる。
「0」にする場合の一実施例を説明する。まず、アドレ
スバス113を使用して前記同一アドレスを有する4個
のRAMのアドレス00番地を示し、リード/ライト信
号線115をローレベルにし、データバス114を使用
して「0」を前記4個のRAMに書き込む。以下、同様
の事を順次繰り返して前記4個のRAMのアドレス01
番地〜3F番地に「0」を書き込むことにより、256
ワードのRAMの全アドレスのデータを「0」にしたこ
とになる。また、RAMのデータを読み出すとき、同時
に2個以上のRAMからデータを読み出すとデータの衝
突が発生するため、選択制御回路201により読み出し
時に複数のRAMを同時にアクセスしないようにしてい
る。最後にデータバス114を使用してレジスタ106
に「01」、レジスタ107に「10」、レジスタ10
8に「11」を書き込む。この操作によって、RAM1
01のアドレスが00番地〜3F番地にRAM102の
アドレスが40番地〜7F番地にRAM103のアドレ
スが80番地〜BF番地にRAM104のアドレスがC
0番地〜FF番地となる。
制御回路を付け、各RAMに同一アドレスを持たせるこ
とを可能にすることにより、高速でRAMの全アドレス
のデータを「0」にすることが可能である。
アドレスを持つRAMの数,同一データにするアドレス
の数は、必要に応じて決めればよい。
RAMにレジスタと比較器を装備することにより、高速
で複数のRAMのデータを別アドレスに転送することが
実現できる。さらに、各比較器と各RAMとの間に選択
制御装置を入れることにより、高速で同一データRAM
の複数のアドレスに書き込むことが実現できる。
御装置の実施例のブロック図
御装置の実施例のブロック図
御装置の選択制御回路図
制御装置のブロック図
Claims (2)
- 【請求項1】共通のアドレス線及び共通のデータ線及び
共通の書き込み読み出し信号に接続したアクセス制御可
能な2個以上のRAMと、前記2個以上の各々のRAM
をアクセスするアドレス範囲を記憶する2個以上のレジ
スタと、前記2個以上のレジスタに値を記憶させる手段
と、前記2個以上の各々のレジスタの値と前記RAMの
アドレス線を比較する比較手段と、前記比較手段によっ
て得られた結果により、前記2個以上のRAMのうち1
個のRAMをアクセス状態にする手段を備えたことを特
徴とするRAMアドレス制御装置。 - 【請求項2】共通のアドレス線及び共通のデータ線及び
共通の書き込み読み出し信号に接続したアクセス制御可
能な2個以上のRAMと、前記2個以上の各々のRAM
をアクセスするアドレス範囲を記憶する2個以上のレジ
スタと、前記2個以上のレジスタに値を記憶させる手段
と、前記2個以上の各々のレジスタの値と前記RAMの
アドレス線を比較する比較手段と、前記比較手段によっ
て得られた結果により、書き込み時に前記2個以上のR
AMのうち2個以上のRAMを同時にアクセス状態にす
る手段と、前記比較手段によって得られた結果により読
み出し時に、前記2個以上のRAMのうち1個のRAM
のみをアクセス状態にする手段を備えたことを特徴とす
るRAMアドレス制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4252497A JPH06103162A (ja) | 1992-09-22 | 1992-09-22 | Ramアドレス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4252497A JPH06103162A (ja) | 1992-09-22 | 1992-09-22 | Ramアドレス制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06103162A true JPH06103162A (ja) | 1994-04-15 |
Family
ID=17238200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4252497A Pending JPH06103162A (ja) | 1992-09-22 | 1992-09-22 | Ramアドレス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06103162A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325757A (ja) * | 1994-05-31 | 1995-12-12 | Nec Corp | 記憶管理装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01204118A (ja) * | 1988-02-09 | 1989-08-16 | Nec Corp | 情報処理装置 |
-
1992
- 1992-09-22 JP JP4252497A patent/JPH06103162A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01204118A (ja) * | 1988-02-09 | 1989-08-16 | Nec Corp | 情報処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325757A (ja) * | 1994-05-31 | 1995-12-12 | Nec Corp | 記憶管理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7302545B2 (en) | Method and system for fast data access using a memory array | |
EP0473275B1 (en) | Memory control unit and memory unit | |
US4384342A (en) | System for reducing access time to plural memory modules using five present-fetch and one prefetch address registers | |
JPS6298440A (ja) | プログラマブルアクセスメモリ | |
EP0170284B1 (en) | Microcomputer | |
JPH11273365A (ja) | 内容呼出し可能メモリ(cam) | |
JPH0255878B2 (ja) | ||
US6754135B2 (en) | Reduced latency wide-I/O burst architecture | |
JPH01267893A (ja) | 半導体記憶装置及び半導体記憶システム | |
EP0167089B1 (en) | Memory access control system and method for an information processing apparatus | |
US4796222A (en) | Memory structure for nonsequential storage of block bytes in multi-bit chips | |
US6219764B1 (en) | Memory paging control method | |
US4349875A (en) | Buffer storage control apparatus | |
US20050180240A1 (en) | Method and system for fast memory access | |
US4764896A (en) | Microprocessor assisted memory to memory move apparatus | |
US4346441A (en) | Random access memory system for extending the memory addressing capacity of a CPU | |
US5703810A (en) | DRAM for texture mapping | |
EP0217479A2 (en) | Information processing unit | |
US4964037A (en) | Memory addressing arrangement | |
JPH06103162A (ja) | Ramアドレス制御装置 | |
EP0619546A1 (en) | Programmable memory controller and method for configuring same | |
JP2636485B2 (ja) | キャッシュ記憶装置 | |
JPH04298882A (ja) | デュアルポートメモリ | |
JP3360902B2 (ja) | 半導体記憶装置 | |
JPH01211395A (ja) | Icメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050414 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050420 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070725 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Effective date: 20070822 Free format text: JAPANESE INTERMEDIATE CODE: A761 |