JPH0595336A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JPH0595336A JPH0595336A JP3278459A JP27845991A JPH0595336A JP H0595336 A JPH0595336 A JP H0595336A JP 3278459 A JP3278459 A JP 3278459A JP 27845991 A JP27845991 A JP 27845991A JP H0595336 A JPH0595336 A JP H0595336A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- high frequency
- amplifier circuit
- frequency amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transceivers (AREA)
- Time-Division Multiplex Systems (AREA)
- Circuits Of Receivers In General (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 受信信号が大きなレベルのものになったとき
も、高周波増幅回路の非直線性による相互変調歪或いは
混同変調歪等が発生しないＴＤＤデジタル通信用通信装
置の提供を目的とする。 【構成】 受信時において受信信号をアンテナ１からス
イッチ部１０を介して直接、高周波増幅回路３に入力せ
ずに、ＡＧＣ検波回路７からの増幅度制御信号を受けて
減衰率が変化する可変減衰回路をスイッチ部１０内に設
け、これを介して高周波増幅回路３に入力するようにし
た。すなわちアンテナ１からの受信信号が高レベルのも
のであっても適正レベルにまで減衰した上で高周波増幅
回路３に入力するようにした。
も、高周波増幅回路の非直線性による相互変調歪或いは
混同変調歪等が発生しないＴＤＤデジタル通信用通信装
置の提供を目的とする。 【構成】 受信時において受信信号をアンテナ１からス
イッチ部１０を介して直接、高周波増幅回路３に入力せ
ずに、ＡＧＣ検波回路７からの増幅度制御信号を受けて
減衰率が変化する可変減衰回路をスイッチ部１０内に設
け、これを介して高周波増幅回路３に入力するようにし
た。すなわちアンテナ１からの受信信号が高レベルのも
のであっても適正レベルにまで減衰した上で高周波増幅
回路３に入力するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、時分割多重（以下、Ｔ
ＤＤという）デジタル通信における通信装置に関する。
ＤＤという）デジタル通信における通信装置に関する。
【０００２】
【従来の技術】従来のＴＤＤデジタル通信用の通信装置
は、図３に示す如き構成となっている。すなわち、スイ
ッチ部２は、受信時にはアンテナ１と高周波増幅回路３
とを接続してアンテナ１からの受信信号を高周波増幅回
路３に送出し、また送信時にはアンテナ１と電力増幅回
路８とを接続して、変調回路９で変調されて電力増幅回
路８で所定レベルにまで増幅された送信信号をアンテナ
１に送出する回路である。高周波増幅回路３、周波数変
換回路４、中間周波増幅回路５、復調回路６およびＡＧ
Ｃ検波回路７は受信部を構成し、高周波増幅回路３はス
イッチ部２から送られてくる受信信号を一定レベルにま
で増幅する回路であり、周波数変換回路４は、上記高周
波増幅回路３から送られてくる高周波の受信信号を所定
の中間周波にまで周波数変換する回路である。中間周波
増幅回路５は周波数変換回路４で中間周波に周波数変換
された受信信号を、更に所定レベルにまで増幅した上
で、次の復調回路６に送出する回路である。復調回路６
は中間周波増幅回路５からの受信信号を復調してデジタ
ル信号を得て、これを次段のデジタル回路（図示せず）
に送出すると共に、上記デジタル信号をＡＧＣ検波回路
７にも送出する回路である。ＡＧＣ検波回路７は復調回
路６から送られてきたデジタル信号のレベルに基づいて
高周波増幅回路３および中間周波増幅回路５に増幅度制
御信号を送り、高周波増幅回路３および中間周波増幅回
路５の増幅度を適切なものにする。すなわち、ＡＧＣ検
波回路７は、復調回路６からのデジタル信号レベルが低
いときは、高周波増幅回路３、中間周波増幅回路５に上
記増幅度制御信号を送ってその増幅度を上げ、復調回路
６からのデジタル信号レベルを高いものとし、逆に復調
回路６からのデジタル信号レベルが高すぎるときは、高
周波増幅回路３、中間周波増幅回路５に上記増幅度制御
信号を送ってその増幅度を下げ、復調回路６からのデジ
タル信号をレベルの低いものとする自動利得制御回路で
ある。
は、図３に示す如き構成となっている。すなわち、スイ
ッチ部２は、受信時にはアンテナ１と高周波増幅回路３
とを接続してアンテナ１からの受信信号を高周波増幅回
路３に送出し、また送信時にはアンテナ１と電力増幅回
路８とを接続して、変調回路９で変調されて電力増幅回
路８で所定レベルにまで増幅された送信信号をアンテナ
１に送出する回路である。高周波増幅回路３、周波数変
換回路４、中間周波増幅回路５、復調回路６およびＡＧ
Ｃ検波回路７は受信部を構成し、高周波増幅回路３はス
イッチ部２から送られてくる受信信号を一定レベルにま
で増幅する回路であり、周波数変換回路４は、上記高周
波増幅回路３から送られてくる高周波の受信信号を所定
の中間周波にまで周波数変換する回路である。中間周波
増幅回路５は周波数変換回路４で中間周波に周波数変換
された受信信号を、更に所定レベルにまで増幅した上
で、次の復調回路６に送出する回路である。復調回路６
は中間周波増幅回路５からの受信信号を復調してデジタ
ル信号を得て、これを次段のデジタル回路（図示せず）
に送出すると共に、上記デジタル信号をＡＧＣ検波回路
７にも送出する回路である。ＡＧＣ検波回路７は復調回
路６から送られてきたデジタル信号のレベルに基づいて
高周波増幅回路３および中間周波増幅回路５に増幅度制
御信号を送り、高周波増幅回路３および中間周波増幅回
路５の増幅度を適切なものにする。すなわち、ＡＧＣ検
波回路７は、復調回路６からのデジタル信号レベルが低
いときは、高周波増幅回路３、中間周波増幅回路５に上
記増幅度制御信号を送ってその増幅度を上げ、復調回路
６からのデジタル信号レベルを高いものとし、逆に復調
回路６からのデジタル信号レベルが高すぎるときは、高
周波増幅回路３、中間周波増幅回路５に上記増幅度制御
信号を送ってその増幅度を下げ、復調回路６からのデジ
タル信号をレベルの低いものとする自動利得制御回路で
ある。
【０００３】
【発明が解決しようとする課題】上記の如き、従来のＴ
ＤＤデジタル通信用通信装置においては、アンテナ１か
らスイッチ部２を経て高周波増幅回路３に大きなレベル
の受信信号が与えられたときに高周波増幅回路３でその
非直線性による相互変調歪或いは変調歪等が発生し易
く、これにより、デジタル通信で致命的となるビットエ
ラーレートの悪化を招くという問題があった。本発明は
上述の如き事情に鑑みてなされたもので、受信信号が大
きなレベルのものになったときも、高周波増幅回路の非
直線性による相互変調歪或いは混同変調歪等が発生しな
いＴＤＤデジタル通信用通信装置の提供を目的とする。
ＤＤデジタル通信用通信装置においては、アンテナ１か
らスイッチ部２を経て高周波増幅回路３に大きなレベル
の受信信号が与えられたときに高周波増幅回路３でその
非直線性による相互変調歪或いは変調歪等が発生し易
く、これにより、デジタル通信で致命的となるビットエ
ラーレートの悪化を招くという問題があった。本発明は
上述の如き事情に鑑みてなされたもので、受信信号が大
きなレベルのものになったときも、高周波増幅回路の非
直線性による相互変調歪或いは混同変調歪等が発生しな
いＴＤＤデジタル通信用通信装置の提供を目的とする。
【０００４】
【課題を解決するための手段】受信信号をアンテナから
スイッチ部を介して直接、高周波増幅回路に入力せず、
自動利得制御部からの増幅度制御信号を受けて減衰率が
変化する可変減衰回路を介して高周波増幅回路に入力す
るようにしたことを手段とする。
スイッチ部を介して直接、高周波増幅回路に入力せず、
自動利得制御部からの増幅度制御信号を受けて減衰率が
変化する可変減衰回路を介して高周波増幅回路に入力す
るようにしたことを手段とする。
【０００５】
【実施例】以下、図面に示す一実施例に基づき本発明を
具体的に説明する。構成 図１は、本実施例の回路構成を概括的に示すブロック図
である。概ね、従来例を示す前述の図３の構成と同様と
なっている（なお、図１においては、図３におけると同
一機能の回路は同一符号が付されている）。しかし、図
３の場合と異なりＡＧＣ検波回路７からの増幅度制御信
号は、スイッチ部１０にも与えられ、これはスイッチ部
１０内の減衰回路に減衰率を指定する。
具体的に説明する。構成 図１は、本実施例の回路構成を概括的に示すブロック図
である。概ね、従来例を示す前述の図３の構成と同様と
なっている（なお、図１においては、図３におけると同
一機能の回路は同一符号が付されている）。しかし、図
３の場合と異なりＡＧＣ検波回路７からの増幅度制御信
号は、スイッチ部１０にも与えられ、これはスイッチ部
１０内の減衰回路に減衰率を指定する。
【０００６】図２は、スイッチ部１０を詳細に示すもの
である。同図において、中心部の一点鎖線の左側は送信
において用いられる第１回路部１１を示し、右側は、受
信において用いられる第２回路部１２を示す。第１回路
部１１において、端子ＴXは、送信時に電力増幅回路８
からの送信信号が与えられる端子であり、該端子ＴXに
ベースが接続し、コレクタが電源用の端子ＶCCに接続し
ているトランジスタＱ1とベース抵抗ＲB1、直流バイア
ス電源ＶB1および定電流源Ｉ0とは、エミッタホロワを
構成している。端子ＶCTLは、送信時に制御部（図示せ
ず）から、送られてくる送信指示信号が与えられる端子
である。また、該端子ＶCTLに、それぞれベース抵抗Ｒ
B2、ＲB3を介してベースが接続されているトランジスタ
Ｑ2、Ｑ3は、それぞれエミッタおよびコレクタが前述の
トランジスタＱ1のエミッタに接続され、また、それぞ
れコレクタおよびエミッタが、次に説明する端子ＣＯＭ
Ｍに接続されており、これらベース抵抗ＲB2、ＲB3、ト
ランジスタＱ2、Ｑ3はアナログスイッチを構成してい
る。
である。同図において、中心部の一点鎖線の左側は送信
において用いられる第１回路部１１を示し、右側は、受
信において用いられる第２回路部１２を示す。第１回路
部１１において、端子ＴXは、送信時に電力増幅回路８
からの送信信号が与えられる端子であり、該端子ＴXに
ベースが接続し、コレクタが電源用の端子ＶCCに接続し
ているトランジスタＱ1とベース抵抗ＲB1、直流バイア
ス電源ＶB1および定電流源Ｉ0とは、エミッタホロワを
構成している。端子ＶCTLは、送信時に制御部（図示せ
ず）から、送られてくる送信指示信号が与えられる端子
である。また、該端子ＶCTLに、それぞれベース抵抗Ｒ
B2、ＲB3を介してベースが接続されているトランジスタ
Ｑ2、Ｑ3は、それぞれエミッタおよびコレクタが前述の
トランジスタＱ1のエミッタに接続され、また、それぞ
れコレクタおよびエミッタが、次に説明する端子ＣＯＭ
Ｍに接続されており、これらベース抵抗ＲB2、ＲB3、ト
ランジスタＱ2、Ｑ3はアナログスイッチを構成してい
る。
【０００７】端子ＣＯＭＭは、前述のアンテナ１が接続
される端子であり、また第２回路部１２の端子
される端子であり、また第２回路部１２の端子
【外１】 は、受信時に前記制御部から送られてくる受信指示信号
（すなわち端子ＶCTLに与えられる送信指示信号の反転
信号）が与えられる端子である。上記端子
（すなわち端子ＶCTLに与えられる送信指示信号の反転
信号）が与えられる端子である。上記端子
【外１】にベースが接続されており、エミッタがエミッ
タ抵抗ＲE10を介して接地されているトランジスタＱ10
は、上記受信指示信号をベースに受けたときにオン状態
となり、以下に述べる第２回路部１２中の各回路素子
は、該トランジスタＱ10がオン状態のときに有効に動作
することになる。負極側が接地されている直流バイアス
電源ＶB2の正極側にそれぞれベース抵抗ＲB8、ＲB9を介
してベースが接続されているトランジスタＱ8、Ｑ9のエ
ミッタは、それぞれエミッター抵抗ＲE8、ＲE9を介して
上記トランジスタＱ10のコレクタに接続されており、ト
ランジスタＱ8のベースは直接、またトランジスタＱ9の
ベースは、ベース抵抗ＲB9、ＲB8を介してそれぞれ端子
ＣＯＭＭに接続されており、アンテナ１からの受信信号
が与えられるようになっている。負極が接地されている
直流バイアス電源ＶB3の正極にそれぞれベースが接続さ
れているトランジスタＱ4、Ｑ7のエミッタはそれぞれト
ランジスタＱ8、Ｑ9のコレクタに接続し、またトランジ
スタＱ4、Ｑ7のコレクタは、それぞれインダクタンスか
らなる負荷インピーダンスＺL1、ＺL2を介して前述の端
子ＶCCに接続されている。トランジスタＱ5、Ｑ6は、い
ずれもベースがベース抵抗ＲBを介して上記直流バイア
ス電源ＶB3の正極に接続され、エミッタは、それぞれト
ランジスタＱ8、Ｑ9のコレクタに接続され、更にコレク
タは、それぞれ上述の負荷インピーダンスＺL2、ＺL1を
介して端子ＶCCに接続されている。そして、上記トラン
ジスタＱ5、Ｑ6のベースにはＡＧＣ検波回路７からの増
幅度制御信号が与えられる端子ＶAGCに接続されてい
る。また前記トランジスタＱ4およびＱ6のコレクタは前
述の高周波増幅回路３に接続されている端子ＲXにも接
続されている。
タ抵抗ＲE10を介して接地されているトランジスタＱ10
は、上記受信指示信号をベースに受けたときにオン状態
となり、以下に述べる第２回路部１２中の各回路素子
は、該トランジスタＱ10がオン状態のときに有効に動作
することになる。負極側が接地されている直流バイアス
電源ＶB2の正極側にそれぞれベース抵抗ＲB8、ＲB9を介
してベースが接続されているトランジスタＱ8、Ｑ9のエ
ミッタは、それぞれエミッター抵抗ＲE8、ＲE9を介して
上記トランジスタＱ10のコレクタに接続されており、ト
ランジスタＱ8のベースは直接、またトランジスタＱ9の
ベースは、ベース抵抗ＲB9、ＲB8を介してそれぞれ端子
ＣＯＭＭに接続されており、アンテナ１からの受信信号
が与えられるようになっている。負極が接地されている
直流バイアス電源ＶB3の正極にそれぞれベースが接続さ
れているトランジスタＱ4、Ｑ7のエミッタはそれぞれト
ランジスタＱ8、Ｑ9のコレクタに接続し、またトランジ
スタＱ4、Ｑ7のコレクタは、それぞれインダクタンスか
らなる負荷インピーダンスＺL1、ＺL2を介して前述の端
子ＶCCに接続されている。トランジスタＱ5、Ｑ6は、い
ずれもベースがベース抵抗ＲBを介して上記直流バイア
ス電源ＶB3の正極に接続され、エミッタは、それぞれト
ランジスタＱ8、Ｑ9のコレクタに接続され、更にコレク
タは、それぞれ上述の負荷インピーダンスＺL2、ＺL1を
介して端子ＶCCに接続されている。そして、上記トラン
ジスタＱ5、Ｑ6のベースにはＡＧＣ検波回路７からの増
幅度制御信号が与えられる端子ＶAGCに接続されてい
る。また前記トランジスタＱ4およびＱ6のコレクタは前
述の高周波増幅回路３に接続されている端子ＲXにも接
続されている。
【０００８】動作 次に以上の如くに構成された本実施例の動作について説
明する。例えば、いま、端子ＶCTLに送信指示信号が送
られてきており、送信時であるとする。このとき、トラ
ンジスタＱ2、Ｑ3は上記送信指示信号をベースに受け、
いずれもオン状態となり、アナログスイッチとして動作
し、端子ＴXに与えられる送信信号に対応するエミッタ
ホロワ（前述の如くトランジスタＱ1、ベース抵抗
ＲB1、直流バイアス電源ＶB1、定電流源Ｉ0より構成さ
れている）の出力を端子ＣＯＭＭに接続されるアンテナ
１に送出する。
明する。例えば、いま、端子ＶCTLに送信指示信号が送
られてきており、送信時であるとする。このとき、トラ
ンジスタＱ2、Ｑ3は上記送信指示信号をベースに受け、
いずれもオン状態となり、アナログスイッチとして動作
し、端子ＴXに与えられる送信信号に対応するエミッタ
ホロワ（前述の如くトランジスタＱ1、ベース抵抗
ＲB1、直流バイアス電源ＶB1、定電流源Ｉ0より構成さ
れている）の出力を端子ＣＯＭＭに接続されるアンテナ
１に送出する。
【０００９】他方、上記端子ＶCTLへの送信指示信号に
代って端子
代って端子
【外１】へ前記受信指示信号が送られてきて受信時とな
ったときは、先ずトランジスタＱ10がオン状態となる。
そして、トランジスタＱ8、Ｑ9のベースには、端子ＣＯ
ＭＭを介してアンテナ１からの受信信号が与えられるか
ら、これらには該受信信号に対応したコレクタ電流が流
れ、これらは、それぞれエミッタ抵抗ＲE8、ＲE9を経て
上記の如くオン状態となっているトランジスタＱ10に流
れ込む。このときそれぞれ一定のバイアスが与えられ所
定のコレクタ電流が流れているトランジスタＱ4および
Ｑ5のエミッタ電流が、上記トランジスタＱ8のコレクタ
電流となり、同様に、それぞれ一定のバイアスが与えら
れ所定のコレクタ電流が流れているトランジスタＱ6お
よびＱ7のエミッタ電流が、上記トランジスタＱ9のコレ
クタ電流となっている。なお、このとき、すなわち受信
開始時には、ＡＧＣ検波回路７から端子ＶAGCに与えら
れる増幅度制御信号は最大増幅を指示する低レベル（電
圧値の低い）の信号となっており、トランジスタＱ5、
Ｑ6に流れる電流はトランジスタＱ4、Ｑ7に流れる電流
に比較して小さな値のものとなっている。
ったときは、先ずトランジスタＱ10がオン状態となる。
そして、トランジスタＱ8、Ｑ9のベースには、端子ＣＯ
ＭＭを介してアンテナ１からの受信信号が与えられるか
ら、これらには該受信信号に対応したコレクタ電流が流
れ、これらは、それぞれエミッタ抵抗ＲE8、ＲE9を経て
上記の如くオン状態となっているトランジスタＱ10に流
れ込む。このときそれぞれ一定のバイアスが与えられ所
定のコレクタ電流が流れているトランジスタＱ4および
Ｑ5のエミッタ電流が、上記トランジスタＱ8のコレクタ
電流となり、同様に、それぞれ一定のバイアスが与えら
れ所定のコレクタ電流が流れているトランジスタＱ6お
よびＱ7のエミッタ電流が、上記トランジスタＱ9のコレ
クタ電流となっている。なお、このとき、すなわち受信
開始時には、ＡＧＣ検波回路７から端子ＶAGCに与えら
れる増幅度制御信号は最大増幅を指示する低レベル（電
圧値の低い）の信号となっており、トランジスタＱ5、
Ｑ6に流れる電流はトランジスタＱ4、Ｑ7に流れる電流
に比較して小さな値のものとなっている。
【００１０】以上の如くして、トランジスタＱ8、Ｑ9の
ベースに与えられる受信信号に応じた電流が端子ＶCCか
ら負荷インピーダンスＺL1或いはＺL2に流れることにな
り、また、端子ＲXには、上記負荷インピーダンスＺL1
に流れる電流による負荷インピーダンスＺL1での電圧降
下分だけ端子ＶCCの電圧より低い出力信号、すなわちト
ランジスタＱ8等のベースに与えられる受信信号に対応
した減衰率が最も少ない信号が与えられ、該端子ＲXを
介して前述の高周波増幅回路３に出力される。
ベースに与えられる受信信号に応じた電流が端子ＶCCか
ら負荷インピーダンスＺL1或いはＺL2に流れることにな
り、また、端子ＲXには、上記負荷インピーダンスＺL1
に流れる電流による負荷インピーダンスＺL1での電圧降
下分だけ端子ＶCCの電圧より低い出力信号、すなわちト
ランジスタＱ8等のベースに与えられる受信信号に対応
した減衰率が最も少ない信号が与えられ、該端子ＲXを
介して前述の高周波増幅回路３に出力される。
【００１１】高周波増幅回路３に入力された信号は、周
波数変換回路４、中間周波増幅回路５をへて復調回路６
で復調されるが、ＡＧＣ検波回路７で復調信号のレベル
が適正値よりも高かったとき、すなわち受信信号のレベ
ルが高いものであったときは、ＡＧＣ検波回路７は増幅
度を下げるために増幅度制御信号の信号レベルを電圧値
の高い高レベルにする。このため、端子ＶAGCの電圧レ
ベルが高いものとなる。これによりトランジスタＱ5、
Ｑ6のベースのバイアスレベルが高くなってこれらを流
れるコレクタ電流が増加し、トランジスタＱ5等とトラ
ンジスタＱ4等での信号電流の分配率を変えて、端子ＲX
からの出力レベルを抑制することになる。これにより、
高周波増幅回路３へ高レベル受信信号が入力することを
防ぎ、結局、高周波増幅回路３における前述の相互変調
歪或いは混変調歪等の発生を防ぐことができることにな
る。そして、上記歪がない受信信号は高周波増幅回路３
から周波数変換回路４に送られて、ここで中間周波に周
波数変換がなされ、更に中間周波増幅回路５で増幅され
て、復調回路６でデジタル信号波に復調され、デジタル
処理回路（図示せず）へと送られることになる。なお、
この発明は上記実施例に限定されず、この発明を逸脱し
ない範囲内において種々変形応用可能である。たとえ
ば、上記実施例では、ＡＧＣ検波回路７からスイッチ部
の端子ＶAGCに供給する信号と高周波増幅回路３及び中
間周波増幅回路５に供給する信号とを一系統の信号とし
たが別系統の信号で構成してもよい。
波数変換回路４、中間周波増幅回路５をへて復調回路６
で復調されるが、ＡＧＣ検波回路７で復調信号のレベル
が適正値よりも高かったとき、すなわち受信信号のレベ
ルが高いものであったときは、ＡＧＣ検波回路７は増幅
度を下げるために増幅度制御信号の信号レベルを電圧値
の高い高レベルにする。このため、端子ＶAGCの電圧レ
ベルが高いものとなる。これによりトランジスタＱ5、
Ｑ6のベースのバイアスレベルが高くなってこれらを流
れるコレクタ電流が増加し、トランジスタＱ5等とトラ
ンジスタＱ4等での信号電流の分配率を変えて、端子ＲX
からの出力レベルを抑制することになる。これにより、
高周波増幅回路３へ高レベル受信信号が入力することを
防ぎ、結局、高周波増幅回路３における前述の相互変調
歪或いは混変調歪等の発生を防ぐことができることにな
る。そして、上記歪がない受信信号は高周波増幅回路３
から周波数変換回路４に送られて、ここで中間周波に周
波数変換がなされ、更に中間周波増幅回路５で増幅され
て、復調回路６でデジタル信号波に復調され、デジタル
処理回路（図示せず）へと送られることになる。なお、
この発明は上記実施例に限定されず、この発明を逸脱し
ない範囲内において種々変形応用可能である。たとえ
ば、上記実施例では、ＡＧＣ検波回路７からスイッチ部
の端子ＶAGCに供給する信号と高周波増幅回路３及び中
間周波増幅回路５に供給する信号とを一系統の信号とし
たが別系統の信号で構成してもよい。
【００１２】
【発明の効果】この発明は、以上詳述したように、受信
信号をアンテナからスイッチ部を介して直接、高周波増
幅回路に入力せず、自動利得制御部からの増幅度制御信
号を受けて減衰率が変化する可変減衰回路を介して高周
波増幅回路に入力するようにした時分割多重デジタル通
信用通信装置に係るものであるから、受信信号が大きな
レベルのものになったときも、高周波増幅回路の非直線
性による相互変調歪或いは混同変調歪等が発生しないＴ
ＤＤデジタル通信用通信装置の提供を可能とする。
信号をアンテナからスイッチ部を介して直接、高周波増
幅回路に入力せず、自動利得制御部からの増幅度制御信
号を受けて減衰率が変化する可変減衰回路を介して高周
波増幅回路に入力するようにした時分割多重デジタル通
信用通信装置に係るものであるから、受信信号が大きな
レベルのものになったときも、高周波増幅回路の非直線
性による相互変調歪或いは混同変調歪等が発生しないＴ
ＤＤデジタル通信用通信装置の提供を可能とする。
【図１】本発明の一実施例の回路構成を示す図。
【図２】図１におけるスイッチ部の構成を詳細に示す
図。
図。
【図３】従来例の回路構成を示す図。
１ アンテナ ２ スイッチ部 ３ 高周波増幅回路 ４ 周波数変換回路 ５ 中間周波増幅回路 ６ 復調回路 ７ ＡＧＣ検波回路 ８ 電力増幅回路 ９ 変調回路 １０ スイッチ部 １１ 第１回路部 １２ 第２回路部
Claims (1)
- 【請求項１】 アンテナと、 高周波増幅回路等を備える受信部と、 送信部と、 上記アンテナを、受信時には上記受信部に、また送信時
には上記送信部に接続するスイッチ部と、 受信部からの受信信号のレベルに応じた制御信号を受信
部中の上記高周波増幅回路に与え、その増幅度を調節す
る自動利得制御部とを具備してなる時分割多重デジタル
通信用の通信装置において、 上記スイッチ部内に設けられ、上記自動利得制御部から
の制御信号を受けて、その制御信号のレベルに応じて、
スイッチ部から受信部へ送出される受信信号を減衰せし
める可変減衰回路を備えたことを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278459A JPH0595336A (ja) | 1991-09-30 | 1991-09-30 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278459A JPH0595336A (ja) | 1991-09-30 | 1991-09-30 | 通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595336A true JPH0595336A (ja) | 1993-04-16 |
Family
ID=17597630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3278459A Pending JPH0595336A (ja) | 1991-09-30 | 1991-09-30 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002061961A1 (fr) * | 2001-01-29 | 2002-08-08 | Nec Corporation | Emetteur-recepteur a connexion par multiplexage temporel et son procede de controle automatique de gain a la reception |
-
1991
- 1991-09-30 JP JP3278459A patent/JPH0595336A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002061961A1 (fr) * | 2001-01-29 | 2002-08-08 | Nec Corporation | Emetteur-recepteur a connexion par multiplexage temporel et son procede de controle automatique de gain a la reception |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0482502B1 (en) | Power amplifier and mobile radio apparatus with the same | |
| US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
| US5389839A (en) | Integratable DC blocking circuit | |
| KR100323925B1 (ko) | 조정가능한대역폭필터를갖는수신기 | |
| US7315211B1 (en) | Sliding bias controller for use with radio frequency power amplifiers | |
| US6564043B2 (en) | Method and arrangement for linearizing a radio receiver | |
| KR100734535B1 (ko) | 데이터망에서 사용하기 위한 프로그램가능 이득 증폭기 | |
| JPH05508987A (ja) | 直接シーケンスｃｄｍａ無線装置の電力制御 | |
| EP0462782A2 (en) | Receiver for a cellular mobile radio communication system | |
| GB2311670A (en) | Multistage RF amplifier with gain control of one constant drive current stage and one variable drive current stage | |
| JPH0583041A (ja) | ゲートバイアス制御回路 | |
| KR100572187B1 (ko) | 높은 동적범위의 가변이득 증폭기 | |
| JP3228740B2 (ja) | 電力増幅器 | |
| EP1532732B1 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
| JPH0595336A (ja) | 通信装置 | |
| US20050070240A1 (en) | Receiver device comprising an alternating current coupling | |
| JP3562967B2 (ja) | Ｑｐｓｋ変調信号受信ユニット | |
| EP1022848B1 (en) | Amplifier and radio communication apparatus using the same | |
| JP3162700B2 (ja) | 無線電話受信機における自動利得制御回路 | |
| JPH10242886A (ja) | 増幅回路及び送受信装置 | |
| JPS58194414A (ja) | Ａｇｃ回路 | |
| JP3871153B2 (ja) | 増幅器、送信回路及び受信回路 | |
| US8208592B2 (en) | Receiver | |
| JPH07297752A (ja) | Ｔｄｄ方式通信機 | |
| JP3162889B2 (ja) | リミッタ回路 |