JPH0591320A - 画像処理装置及び画像処理方法 - Google Patents

画像処理装置及び画像処理方法

Info

Publication number
JPH0591320A
JPH0591320A JP25211891A JP25211891A JPH0591320A JP H0591320 A JPH0591320 A JP H0591320A JP 25211891 A JP25211891 A JP 25211891A JP 25211891 A JP25211891 A JP 25211891A JP H0591320 A JPH0591320 A JP H0591320A
Authority
JP
Japan
Prior art keywords
value
pixel
local neighborhood
pixel data
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25211891A
Other languages
English (en)
Inventor
Itsuo Segi
逸雄 世木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25211891A priority Critical patent/JPH0591320A/ja
Priority to EP92116739A priority patent/EP0535639A2/en
Publication of JPH0591320A publication Critical patent/JPH0591320A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration by the use of local operators

Abstract

(57)【要約】 【目的】 対象画像における画素の局所近傍における最
大値、最小値、中央値及び平均値を求める画像処理回路
を簡易化し、画像処理装置の低価格化を図る。 【構成】 入力画素データを１ライン分遅延させるディ
レイ素子１、ラッチするラッチ素子２、及び３組の画素
データの最大値を算出する最大値算出手段４からなり、
３×３局所近傍の画素データを生成し、生成データの最
大値を出力する第１の局所近傍処理手段と、上記ディレ
イ素子１、ラッチ素子２、及び２組の画素データの最大
値を算出する最大値算出手段３からなり、上記第１の局
所近傍処理手段が出力する画素データの入力により、２
×２局所近傍の画素データを生成し、生成データの最大
値を、６×６画素の局所近傍における最大値として出力
する第２の局所近傍処理手段とを備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は対象画像における画像
データの近傍処理を行なう画像処理装置及び画像処理方
法に関するものである。
【０００２】
【従来の技術】画像処理装置において、入力された対象
画像における画像データについて、ノイズ除去等を目的
に、上記対象画像における全画素について、上記画素を
略中心とするＭ×Ｎ画素の局所近傍における最大値、最
小値、中央値及び平均値等を求める近傍処理を行なう。
【０００３】尚、画像の局所近傍の最大値や次に述べる
最小値、中間値平均値は、画像処理の前処理において非
常に有用なものである。例えば、最大値や最小値は、画
像を膨張させたり収縮させることに対応し、不要なノイ
ズの除去やモフォロジー処理といわれる照明むらの除去
に利用され、特に近傍の値も６×６や９×９等大きな値
も利用される。中間値はメディアンフィルタという画像
のエッジを保ったノイズ除去フィルタに利用され、これ
も近傍の値が３×３や６×６、９×９と大きな値も利用
される。平均値は、画像のノイズ除去や、二値化に利用
され、特に近傍の値を大きくとって、注目画素が近傍の
平均値より大きいか小さいかによって二値化するいわゆ
る可変二値化に有用である。
【０００４】図１７は、従来の画像処理装置における６
×６画素の最大値を求める処理を画像全体について行な
う最大値演算機構の構成を示す図である。図１７におい
て、１は１ライン分の画素のディレイ素子であり、５個
のディレイ素子１が直列に接続され、各接続部には出力
分岐を有するディレイ素子直列体をなしている。２は１
画素分のデータ８ビットを保持し、遅延させるためのラ
ッチ素子であり、６個のラッチ素子２が直列に接続さ
れ、各接続部には出力分岐を有するラッチ素子群をな
し、このラッチ素子群が６組備わる。２２は６組の８ビ
ットの画素データの最大値を算出する手段（以下、［Ｍ
ＡＸ６］と記す）であり、７個の［ＭＡＸ６］２２が備
わる。
【０００５】図１８は、６組の８ビットの画素データの
最大値を算出する［ＭＡＸ６］２２の構成を示すブロッ
ク図であり、図において、３は２組の８ビットの画素デ
ータの最大値を算出する手段（以下、［ＭＡＸ２］と記
す）、即ち、２組の８ビットの画素データを比較して大
きな方の画素データを出力するものである。［ＭＡＸ
６］２２は５個の［ＭＡＸ２］３から構成されている。
【０００６】次に動作について説明する。図１７におい
て、８ビットの入力画像データは１ライン分の画素を遅
延させるディレイ素子１の直列体に次々に入力され、５
個のディレイ素子１の直列体のため、垂直方向に０〜５
ラインまで遅延された６種の８ビット画素データが得ら
れる。上記６種の遅延された８ビット画素データは次に
各ライン毎６個のラッチ素子２が直列接続された６体の
ラッチ素子群に入力され、水平方向に１〜６画素まで遅
延された６種の８ビット画素データが得られる。
【０００７】従って、垂直方向に６ライン、水平方向に
６画素分遅延された８ビット画素データが６×６＝３６
個分得られることになり、いわゆる６×６の局所近傍の
８ビット画素データが生成される。上記の６×６の局所
近傍の８ビット画素データは１ライン毎に６組の８ビッ
ト画素データにまとめられ、６組の８ビット画素データ
の最大値を算出する手段である［ＭＡＸ６］２２により
最大値が合計６組分算出される。次に、上記６組の［Ｍ
ＡＸ６］２２により算出された最大値６組は、更にもう
一度次段の［ＭＡＸ６］２２に入力され、最大値が算出
される。上記最大値は、６×６近傍の３６個の８ビット
画素データの最大値となる。
【０００８】図１８に示したように、［ＭＡＸ６］２２
は５個の［ＭＡＸ２］３から構成されており、［ＭＡＸ
２］３を基本ユニットとすると、上記の６×６近傍の最
大値を求めるためには ［ＭＡＸ２］３ ＝５×７＝３５個 必要となる。
【０００９】また、６×６近傍の８ビット画素データを
生成するのに、 ディレイ素子１ ＝ ５個 ラッチ素子２ ＝３６個 必要となる。
【００１０】図３０は１４×１４のソース画像全画素に
ついて６×６近傍の最大値を算出し、デスティネーショ
ン画像を生成する概念図を示したものであり、ソース画
像の斜線部で示された６×６近傍に対する最大値はデス
ティネーション画像のｆで示された画素に対応する。６
×６近傍処理はソース画像の左から右へ、そして上から
下へ１画素ずつ移動し、ソース画像全体について上記最
大値を算出する処理を行なうものである。従って、８ビ
ットの入力画像データはパイプライン的に次々に入力さ
れ、その６×６近傍の最大値もパイプライン的に次々に
出力されていく。
【００１１】以下、最小値、中間値、平均値について６
×６局所近傍処理に関する従来例について述べる。
【００１２】図１９は従来の６×６の局所近傍の最小値
を求めることを画像全体について行なう画像処理装置の
最小値演算機構の構成を示すブロック図であり、図にお
いて、２３は６組の８ビットの画素データの最小値を算
出する手段（以下、［ＭＩＮ６］と記す）であり、７個
の［ＭＩＮ６］２３が備わる。図１７に示した最大値の
場合と比較して、６組の８ビットの画素データの最大値
を算出する［ＭＡＸ６］２２の代わりに６組の８ビット
の画素データの最小値を算出する［ＭＩＮ６］２３が備
わる点が異なる。
【００１３】図２０は、６組の８ビットの画素データの
最小値を算出する［ＭＩＮ６］２３の構成を示すブロッ
ク図であり、図において、５は２組の８ビットの画素デ
ータの最小値を算出する手段（以下、［ＭＩＮ２］と記
す）、即ち、２組の８ビットの画素データを比較して小
さな方の画素データを出力するものである。［ＭＩＮ
６］２３は５個の［ＭＩＮ２］５から構成されている。
【００１４】［ＭＩＮ２］５を同様に基本ユニットとす
ると、上記６×６局所近傍の最小値を求めるためには ［ＭＩＮ２］５ ＝５×７＝３５個 必要となり、また、６×６近傍の８ビット画素データを
生成するのに、 ディレイ素子１ ＝ ５個 ラッチ素子２ ＝３６個 必要となる。
【００１５】なお、６×６局所近傍の最小値を求める場
合においても、最大値の場合と同様に図３０に示した考
えが適用できる。
【００１６】図２１は、従来の６×６の局所近傍の中央
値（メディアン）を求めることを画像全体について行な
う中央値演算機構の構成を示すブロック図である。図に
おいて、２４は３６組の８ビットの画素データより最小
値データを削除し、３５組の８ビット画素データを出力
する手段（以下、第１段手段と記す）で、２５は３５組
の８ビットの画素データより最小値データを削除し、３
４組の８ビット画素データを出力する手段（以下、第２
段手段と記す）で、２６は１９組の８ビット画素データ
の最小値を算出する手段（以下、第１８段手段と記す）
である。図２１は、６×６局所近傍の中央値を求めるこ
とを画像全体について行なう中央値算出手段の構成を示
すブロック図であるが、図１７の最大値の場合や、図１
９の最小値の場合と基本的には同様で、中央値を求める
手段が異なる。
【００１７】図２２は、上記３６組の８ビット画素デー
タより最小値を削除し、３５組の８ビット画素データを
出力する第１段手段２４と、３５組の８ビット画素デー
タより最小値を削除し、３４組の８ビット画素データを
出力する第２段手段２５の内部構成を示すものである。
図において、２７は６組の８ビット画素データより最小
値とそれ以外の５組の８ビット画素データを判別可能に
出力する手段（以下、［ＭＩＮＭＡＸ６］と記す）、２
８は６組の８ビット画素データより最小値を削除し、残
りの５組の８ビット画素データを出力する手段（以下、
［ＮＯＴＭＩＮ６］と記す）、２９は５組の８ビット画
素データより最小値とそれ以外の４組の８ビット画素デ
ータを判別可能に出力する手段（以下、［ＭＩＮＭＡＸ
５］と記す）である。
【００１８】図２３は１９組の８ビット画素データの最
小値を算出する第１８段手段２６の内部構成を示す。図
において、３０は４組の８ビット画素データの最小値を
算出する手段（以下、［ＭＩＮ４］と記す）であり、第
１８段手段２６は３個の［ＭＩＮ６］２３と、１個の
［ＭＩＮ４］３０にて構成されている。
【００１９】図２４は４組の８ビット画素データの最小
値を算出する［ＭＩＮ４］３０の内部構成を示し、３個
の［ＭＩＮ２］５にて構成され、４組の８ビット画素デ
ータを入力し、入力された４組の８ビット画素データの
うちの最小値を出力する。
【００２０】図２５は６組の８ビット画素データより最
小値とそれ以外の５組の８ビット画素データを判別可能
に出力する［ＭＩＮＭＡＸ６］２７の内部構成を示し、
１５は入力された２組の８ビット画素データのうち、最
大値と最小値を判別可能に出力する手段（以下、［ＭＩ
ＮＭＡＸ２］と記す）である。［ＭＩＮＭＡＸ６］２７
は５個の［ＭＩＮＭＡＸ２］１５にて構成され、入力さ
れた６組の８ビット画素データより最小値とそれ以外の
５組の８ビット画素データを判別可能に出力する。
【００２１】図２６は６組の８ビット画素データより最
小値を削除し、５組の８ビット画素データを出力する
［ＮＯＴＭＩＮ６］２８の内部構成を示す。［ＮＯＴＭ
ＩＮ６］２８は４個の［ＭＩＮＭＡＸ２］１５及び１個
の［ＭＩＮ２］５にて構成され、入力された６組の８ビ
ット画素データより最小値を除く、それ以外の５組の８
ビット画素データを出力する。
【００２２】図２７は５組の８ビット画素データより最
小値とそれ以外の４組の８ビット画素データを判別可能
に出力する［ＭＩＮＭＡＸ５］２９の内部構成を示す。
［ＭＩＮＭＡＸ５］２９は４個の［ＭＩＮＭＡＸ２］１
５にて構成され、入力された５組の８ビット画素データ
より最小値とそれ以外の４組の８ビット画素データを判
別可能に出力する。
【００２３】次に、動作について説明する。図２１にお
いて、第１段手段２４により、３６組の８ビットの入力
画素データに対し、最小値を削除し、最大値以外の３５
組の８ビットの画素データを出力する。即ち、３６組の
８ビットの画素データを３５組の８ビット画素データに
減らす。次に、第２段手段２５により、上記３５組の８
ビットの入力画素データに対し、最小値を削除し、最小
値以外の３４組の８ビットの画素データを出力する。即
ち、３５組の８ビットの画素データを３４組の８ビット
画素データに減らす。同様に、第３段手段（図示せず）
〜第１７段手段（図示せず）により、３４組の８ビット
画素データの最小値から、順に１７組の１９組の８ビッ
ト画素データの最小値を算出する手段８ビット画素デー
タを削除してゆき、最後に、第１８段手段２６により、
残り１９組の８ビット画素データの最小値を算出すれ
ば、それが３６組の下から１８番目に小さい画素デー
タ、つまり中央値が算出される。
【００２４】図２２において、第１段手段２４は３６組
の８ビット画素データが６組づつ、６個の［ＭＩＮＭＡ
Ｘ６］２７へ入力され、６組の最小値データが算出され
る。残りの３０組の８ビットの画素データはスルーで出
力され、次段へ入力される。上記６組の最小値データは
［ＮＯＴＭＩＮ６］２８へ入力され１組の最小値デー
タ、つまり３６組の８ビット画素データの最小値データ
が削除され、残り５組の８ビット画素データは上記３０
組の８ビット画素データと合わせて出力される。即ち、
３５組の画素データが次段へ入力される。
【００２５】次段である第２段手段２５は、６個の［Ｍ
ＩＮＭＡＸ６］２７の１つが［ＭＩＮＭＡＸ５］２９に
置き代わるだけで同様に動作し、３４組の８ビット画素
データを出力する。同様にして、第３段手段（図示せ
ず）〜第１７段手段（図示せず）により、８ビット画素
データのうちの最小値を除いて出力し、第１７段手段
（図示せず）で１９組の８ビット画素データを出力する
までくり返す。第１８段手段２６は１９組の８ビット画
素データの最小値を算出し、これが求める中央値とな
る。
【００２６】前述の［ＭＩＮＭＡＸ６］は図２５に示す
ように、５個の［ＭＩＮＭＡＸ２］１５で構成され、
［ＭＩＮＭＡＸ２］１５は１個の［ＭＩＮ２］５と１個
の［ＭＡＸ２］とで構成されているので、［ＭＩＮＭＡ
Ｘ６］は５個の［ＭＩＮ２］と５個の［ＭＡＸ２］とで
構成される。また、前述の［ＮＯＴＭＩＮ６］２８は図
２６で示されるように、４個の［ＭＩＮＭＡＸ２］１５
と１個の［ＭＡＸ２］３で構成されているので、４個の
［ＭＩＮ２］と５個の［ＭＡＸ２］とで構成される。前
述の［ＭＩＮＭＡＸ５］２９は４個の［ＭＩＮＭＡＸ
２］１５で構成されているので、４個の［ＭＩＮ２］と
４個の［ＭＡＸ２］とで構成される。
【００２７】一般に整数ｉに対して ［ＭＩＮＭＡＸｉ］＝（ｉ−１）個の［ＭＩＮＭＡＸ
２］＝（ｉ−１）個の［ＭＩＮ２］＋（ｉ−１）個の
［ＭＡＸ２］ ［ＮＯＴＭＩＮｉ］＝（ｉ−２）個の［ＭＩＮＭＡＸ
２］＋１個の［ＭＡＸ２］＝（ｉ−２）個の［ＭＩＮ
２］＋（ｉ−１）個の［ＭＡＸ２］ にて構成される。
【００２８】第１段手段２４から第１７段手段（図示せ
ず）までの構成ユニット数一覧を図３１に示す。図３１
より、第１段手段２４から第１７段手段（図示せず）ま
でに必要な［ＭＡＸ２］３、［ＭＩＮ２］５は ［ＭＡＸ２］３ ＝４５９個 ［ＭＩＮ２］５ ＝４４２個 となる。
【００２９】１９組の８ビット画素データの最小値を算
出する第１８段手段２６は３個の［ＭＩＮ６］２３と、
１個の［ＭＩＮ４］３０にて構成されている。従って、 １８個（＝５×３＋３×１）の［ＭＩＮ２］５ で構成される。
【００３０】従って、第１段手段２４から第１８段手段
２６までの全体で ［ＭＡＸ２］３ ＝４５９個 ［ＭＩＮ２］５ ＝４４２＋１８＝４６０個 必要となる。
【００３１】図２８は、従来の６×６の局所近傍の和を
画素数３６で割った値、すなわち平均値を求めることを
画像全体について行なう平均値演算機構の構成を示すブ
ロック図である。図において、３１は６組の８ビット画
素データ、又は１１ビットの画素データの和を求める手
段（以下、［ＡＤＤ６］と記す）であり、３２は１４ビ
ットの画素データを３６で割り算する手段としての１／
３６倍マルチプライヤである。平均値算出機構の構成
は、基本的には最大値、最小値、中央値の場合と同様
で、［ＡＤＤ６］３１、１／３６倍マルチプライヤから
なる平均値を求める手段が異なる。
【００３２】次に、動作について説明する。まず、３６
組の８ビットの画素データを６個の６組の８ビットの画
素データに分け、各々加算値を求める。加算値は［ＡＤ
Ｄ６］３１によって求め、結果は１１ビットとなる。次
に、６組の１１ビットデータの加算値を次段の［ＡＤＤ
６］３１によって求め、１４ビットの６×６局所近傍の
８ビット画素データの和が算出される。更に、前記の１
４ビットの６×６局所近傍の８ビット画素データの和を
１／３６倍マルチプライヤ３２によって１／３６倍する
と平均値が求められる。
【００３３】図２９は、６組の８ビット画素データもし
くは１１ビット画素データの和を求める［ＡＤＤ６］３
１の内部構成を示す。図において、２０は２組の８ビッ
トから１３ビットの画素データの和を求める手段（以
下、［ＡＤＤ２］と記す）で構成される。［ＡＤＤ６］
３１は５個の［ＡＤＤ２］２０にて構成されており、従
って、全体として、［ＡＤＤ２］２０が３５個必要とな
る。
【００３４】
【発明が解決しようとする課題】従来の画像処理装置及
び画像処理方法は以上のように構成されているので、画
像の局所近傍処理において、局所近傍の最大値、最小
値、中央値もしくは平均値等を演算するためには、特に
中央値を演算するためには、演算の基本ユニットとなる
２組の８ビットの画素データの最大値を算出する手段
（［ＭＡＸ２］）、及び２組の８ビットの画素データの
最小値を算出する手段（［ＭＩＮ２］）を多数回路必要
とし、回路規模大となり、装置が高価になるなどの問題
点があった。
【００３５】この発明は、上記のような問題点を解消す
るためになされたもので、同一機能に対し、回路規模が
小さく構成された安価な画像処理装置及び画像処理方法
を得ることを目的とする。
【００３６】
【課題を解決するための手段】第１の発明に係わる画像
処理装置は、対象画像における画素Ｓ１を略中心とする
Ｍ×Ｎ画素の局所近傍における最大値、最小値及び疑似
的な中央値のいずれかを求め、上記画素Ｓ１の局所近傍
値とする画像処理装置において、Ｍの約数をＡ、Ｎの約
数をＢとするとき、上記対象画像における各画素Ｓ２を
略中心とするＡ×Ｂ画素の局所近傍における最大値、最
小値及び中央値のいずれかを求めて上記画素Ｓ２の局所
近傍値とする第１の局所近傍処理手段と、上記画素Ｓ１
を略中心に、横列においてＭ−Ａ＋１画素の範囲にて両
端を含み対称にＭ／Ａ個の座標位置を、縦列においてＮ
−Ｂ＋１画素の範囲にて両端を含み対称にＮ／Ｂ個の座
標位置を選定し、これらの座標位置の交点に位置する
（Ｍ／Ａ）×（Ｎ／Ｂ）の画素Ｓ２に対して、上記第１
の局所近傍処理手段にて得られた局所近傍値の最大値、
最小値及び中央値のいずれかを求めて上記画素Ｓ１を略
中心とするＭ×Ｎ画素の局所近傍における最大値、最小
値及び疑似的な中央値のいずれかとする第２の局所近傍
処理手段とを備えたものである。
【００３７】また、第２の発明に係わる画像処理装置
は、第１の発明に係わる画像処理装置において、第１の
局所近傍処理手段が、直列に接続され、シリアルに入力
される上記対象画像の画素データを横列単位で遅延させ
るＢ−１個のディレイ素子からなる第１のディレイ素子
直列体と、直列接続され、同一横列における上記画素デ
ータを順番にラッチする各Ａ個もしくはＡ−１個のラッ
チ素子からなり、上記第１のディレイ素子直列体の両端
及び各接続点に接続されたＢ組のラッチ素子群と、上記
Ｂ組のラッチ素子群における、上記直列接続されたＡ個
のラッチ素子の各出力、もしくはＡ−１個のラッチ素子
の各出力と共に上記第１のディレイ素子直列体側ラッチ
素子への入力の分岐を並列に入力し、このＡ個の入力の
うち最大値、最小値もしくは中央値を出力するＢ個の第
１の最大値、最小値もしくは中央値出力手段と、上記Ｂ
個の第１の最大値、最小値もしくは中央値出力手段の出
力を並列に入力し、このＢ個の入力のうちの最大値、最
小値もしくは中央値を上記画素Ｓ２のＡ×Ｂ画素の局所
近傍における最大値、最小値もしくは中央値として出力
する第２の最大値、最小値もしくは中央値出力手段とを
備えたものである。
【００３８】また、第３の発明に係わる画像処理装置
は、第１の発明に係わる画像処理装置において、第２の
局所近傍処理手段が、直列に接続され、第１の局所近傍
処理手段からシリアルに入力される対象画像の画素デー
タを横列単位で遅延させるＮ−Ｂ個のディレイ素子から
なる第２のディレイ素子直列体と、直列接続され、同一
横列における上記画素データを順番にラッチする各Ｍ−
Ａ＋１個もしくはＭ−Ａ個のラッチ素子からなり、上記
第２の直列ディレイ素子直列体の両端に、もしくは上記
両端を含み対称に上記ディレイ素子の接続点に接続され
たＮ／Ｂ組のラッチ素子群と、直列接続された上記Ｍ−
Ａ＋１個のラッチ素子の出力のうち、もしくは上記Ｍ−
Ａ個のラッチ素子の出力と共に上記第１のディレイ素子
直列体側ラッチ素子への入力の分岐を含めた出力のう
ち、両端の、もしくは上記両端を含み対称な位置からの
出力をＭ／Ａ個並列に入力し、上記Ｍ／Ａ個の入力のう
ち最大値、最小値もしくは中央値を出力する第３の最大
値、最小値もしくは中央値出力手段と、上記Ｎ／Ｂ組の
ラッチ素子群の各々に対応する上記Ｎ／Ｂ個の第３の最
大値、最小値もしくは中央値出力手段の出力を並列に入
力し、このＮ／Ｂ個の入力のうちの最大値、最小値もし
くは中央値を出力する第４の最大値、最小値もしくは中
央値出力手段とを備えたものである。
【００３９】また、第４の発明に係わる画像処理装置
は、第１の発明に係わる画像処理装置において、第１の
局所近傍処理手段が、直列に接続され、シリアルに入力
される上記対象画像の画素データを横列単位で遅延させ
るＢ−１個のディレイ素子からなる第１のディレイ素子
直列体と、直列接続され、同一横列における上記画素デ
ータを順番にラッチする各Ａ個もしくはＡ−１個のラッ
チ素子からなり、上記第１のディレイ素子直列体の両端
及び各接続点に接続されたＢ組のラッチ素子群と、上記
Ｂ組のラッチ素子群における、上記直列接続されたＡ個
のラッチ素子の各出力、もしくはＡ−１個のラッチ素子
の各出力と共に上記第１のディレイ素子直列体側ラッチ
素子への入力の分岐を並列に入力し、このＡ×Ｂ個の入
力画素データのうち最小値を順番に削除して残りの画素
データを出力する（Ａ×Ｂ−１）／２段からなる第１の
最小値削除手段と、上記第１の最小値削除手段が出力す
る（Ａ×Ｂ＋１）／２の画素データを入力し、この入力
のうちの最小値を上記画素Ｓ２のＡ×Ｂ画素の局所近傍
における中央値として出力する第５の最小値出力手段と
を備えたものである。
【００４０】また、第５の発明に係わる画像処理装置
は、第１の発明に係わる画像処理装置において、第２の
局所近傍処理手段が、直列に接続され、第１の局所近傍
処理手段からシリアルに入力される対象画像の画素デー
タを横列単位で遅延させるＮ−Ｂ個のディレイ素子から
なる第２のディレイ素子直列体と、直列接続され、同一
横列における上記画素データを順番にラッチする各Ｍ−
Ａ＋１個もしくはＭ−Ａ個のラッチ素子からなり、上記
第２の直列ディレイ素子直列体の両端に、もしくは上記
両端を含み対称に上記ディレイ素子の接続点に接続され
たＮ／Ｂ組のラッチ素子群と、直列接続された上記Ｍ−
Ａ＋１個のラッチ素子の出力のうち、もしくは上記Ｍ−
Ａ個のラッチ素子の出力と共に上記第１のディレイ素子
直列体側ラッチ素子への入力の分岐を含めた出力のう
ち、両端の、もしくは上記両端を含み対称な位置からの
出力をＭ／Ａ個並列に入力し、（Ｍ／Ａ）×（Ｎ／Ｂ）
個の入力のうち最小値を順番に削除して残りの画素デー
タを出力する（（Ｍ／Ａ）×（Ｎ／Ｂ）−１）／２段か
らなる第２の最小値削除手段と、上記第２の最小値削除
手段が出力する（（Ｍ／Ａ）×（Ｎ／Ｂ）＋１）／２の
画素データを入力し、この入力のうちの最小値を上記画
素Ｓ１のＭ×Ｎ画素の局所近傍における疑似的な中央値
として出力する第６の最小値出力手段とを備えたもので
ある。
【００４１】また、第６の発明に係わる画像処理装置
は、対象画像における画素Ｓ１を略中心とするＭ×Ｎ画
素の局所近傍における平均値を求め、上記画素Ｓ１の局
所近傍値とする画像処理装置において、ＡがＭ、ＢがＮ
の約数であり、Ａ×Ｂ以上でＡ×Ｂに最も近い２のべき
乗数を２n とするとき、上記対象画像における各画素Ｓ
２を略中心とするＡ×Ｂ画素の局所近傍のうち、Ｂ個の
Ａ×１画素に対する２進数の加算値を求め、求めた上記
Ｂ個の加算値を更に加算後、１／２n 倍した値の整数部
を上記画素Ｓ２の局所近傍値とする第１の局所近傍処理
手段と、上記画素Ｓ１を略中心に、横列においてＭ−Ａ
＋１画素の範囲にて両端を含み対称にＭ／Ａ個の座標位
置を、縦列においてＮ−Ｂ＋１画素の範囲にて両端を含
み対称にＮ／Ｂ個の座標位置を選定し、これらの座標位
置の交点に位置する（Ｍ／Ａ）×（Ｎ／Ｂ）の画素Ｓ２
に対して、上記第１の局所近傍処理手段にて得られた上
記画素Ｓ２の（Ｎ／Ｂ）個の（Ｍ／Ａ）×１画素に対す
る２進数の加算値を求め、求めた上記（Ｎ／Ｂ）個の加
算値を更に加算後、２n ／（Ｍ×Ｎ）倍した値を上記画
素Ｓ１を略中心とするＭ×Ｎ画素の局所近傍における平
均値とする第２の局所近傍処理手段とを備えたものであ
る。
【００４２】また、第７の発明に係わる画像処理装置
は、第６の発明に係わる画像処理装置において、第１の
局所近傍処理手段が、直列に接続され、シリアルに入力
される上記対象画像の画素データを横列単位で遅延させ
るＢ−１個のディレイ素子からなる第１のディレイ素子
直列体と、直列接続され、同一横列における上記画素デ
ータを順番にラッチする各Ａ個もしくはＡ−１個のラッ
チ素子からなり、上記第１のディレイ素子直列体の両端
及び各接続点に接続されたＢ組のラッチ素子群と、上記
Ｂ組のラッチ素子群における、上記直列接続されたＡ個
のラッチ素子の各出力、もしくはＡ−１個のラッチ素子
の各出力と共に上記第１のディレイ素子直列体側ラッチ
素子への入力の分岐を並列に入力し、このＡ個の入力を
加算した２進数の加算値を出力するＢ個の第１の加算値
出力手段と、上記Ｂ個の第１の加算値出力手段の出力を
並列に入力し、このＢ個の入力を加算した２進数の加算
値を出力する第２の加算値出力手段と、上記第２の加算
値出力手段が出力する２進数の加算値を略１／２n 倍に
すべくｎ桁シフトしてその整数部を上記画素Ｓ２のＡ×
Ｂ画素の局所近傍における平均値として出力する加算値
シフト手段とを備えたものである。
【００４３】また、第８の発明に係わる画像処理装置
は、第６の発明に係わる画像処理装置において、第２の
局所近傍処理手段が、直列に接続され、第１の局所近傍
処理手段からシリアルに入力される対象画像の画素デー
タを横列単位で遅延させるＮ−Ｂ個のディレイ素子から
なる第２のディレイ素子直列体と、直列接続され、同一
横列における上記画素データを順番にラッチする各Ｍ−
Ａ＋１個もしくはＭ−Ａ個のラッチ素子からなり、上記
第２の直列ディレイ素子直列体の両端に、もしくは上記
両端を含み対称に上記ディレイ素子の接続点に接続され
たＮ／Ｂ組のラッチ素子群と、直列接続された上記Ｍ−
Ａ＋１個のラッチ素子の出力のうち、もしくは上記Ｍ−
Ａ個のラッチ素子の出力と共に上記第１のディレイ素子
直列体側ラッチ素子への入力の分岐を含めた出力のう
ち、両端の、もしくは上記両端を含み対称な位置からの
出力をＭ／Ａ個並列に入力し、上記Ｍ／Ａ個の入力を加
算して２進数の加算値を出力するＮ／Ｂ組の第３の加算
値出力手段と、上記Ｎ／Ｂ組の第３の加算値出力手段の
出力を並列に入力し、このＮ／Ｂ個の入力を加算した２
進数の加算値を出力する第４の加算値出力手段と、上記
第４の加算値出力手段が出力する２進数の加算値を２n
／（Ｍ×Ｎ）倍にする積算手段とを備えたものである。
【００４４】また、第９の発明に係わる画像処理方法
は、対象画像における画素Ｓ１を略中心とするＭ×Ｎ画
素の局所近傍における最大値、最小値及び疑似的な中央
値のいずれかを求めるに際し、ＡがＭの、ＢがＮの約数
であるとき、上記対象画像における各画素Ｓ２を略中心
とするＡ×Ｂ画素の局所近傍における最大値、最小値及
び中央値のいずれかを求めて上記画素Ｓ２の局所近傍値
とする段階と、上記画素Ｓ１を略中心に、横列におい
て、Ｍ−Ａ＋１画素の範囲にて両端を含み対称にＭ／Ａ
個の座標位置を選定し、かつ、縦列において、Ｎ−Ｂ＋
１画素の範囲にて両端を含み対称にＮ／Ｂ個の座標位置
を選定する段階と、選定された上記横列及び縦列の座標
位置の交点に位置する画素Ｓ２として（Ｍ／Ａ）×（Ｎ
／Ｂ）画素を選定する段階と、選定された上記（Ｍ／
Ａ）×（Ｎ／Ｂ）画素に対する局所近傍値の最大値、最
小値及び中央値のいずれかを求め、上記画素Ｓ１を略中
心とするＭ×Ｎ画素の局所近傍における最大値、最小値
及び疑似的な中央値のいずれかとする段階とからなる方
法である。
【００４５】また、第１０の発明に係わる画像処理方法
は、画素Ｓ１を略中心とするＭ×Ｎ画素の局所近傍にお
ける擬似的な中央値を求めるに際し、第９の発明に係わ
る画像処理方法対象画像における上記対象画像における
各画素Ｓ２を略中心とするＡ×Ｂ画素の局所近傍におけ
る中央値を求めて上記画素Ｓ２の値とする段階の代わり
に、上記対象画像における各画素Ｓ２を略中心とするＡ
×Ｂ画素の局所近傍のうち、Ｂ個のＡ×１画素に対する
Ｂ個の中央値を求め、求めた上記Ｂ個の中央値群の中央
値を上記画素Ｓ２の局所近傍値とする段階からなる方法
である。
【００４６】また、第１１の発明に係わる画像処理方法
は、対象画像における画素Ｓ１を略中心とするＭ×Ｎ画
素の局所近傍における擬似的な中央値を求めるに際し、
第９の発明に係わる画像処理方法対象画像における選定
された画素Ｓ２の（Ｍ／Ａ）×（Ｎ／Ｂ）画素における
中央値を求め、上記画素Ｓ１を略中心とするＭ×Ｎ画素
の局所近傍における擬似的な中央値とする段階の代わり
に、選定された上記画素Ｓ２について、（Ｍ／Ａ）×１
画素に対する（Ｎ／Ｂ）個の中央値を求め、この（Ｎ／
Ｂ）個の中央値群の中央値を上記画素Ｓ１を略中心とす
るＭ×Ｎ画素の局所近傍における擬似的な中央値とする
段階からなる方法である。
【００４７】また、第１２の発明に係わる画像処理方法
は、対象画像における画素Ｓ１を略中心とするＭ×Ｎ画
素の局所近傍における平均値を求めるに際し、ＡがＭ、
ＢがＮの約数であり、Ａ×Ｂ以上でＡ×Ｂに最も近い２
のべき乗数を２n とするとき、上記対象画像における各
画素Ｓ２を略中心とするＡ×Ｂ画素の局所近傍における
加算値を求める段階と、求めた上記加算値を１／２n 倍
してその整数部を上記画素Ｓ２の局所近傍値とする段階
と、上記画素Ｓ１を略中心に、横列において、Ｍ−Ａ＋
１画素の範囲にて両端を含み対称にＭ／Ａ個の座標位置
を選定し、かつ、縦列において、Ｎ−Ｂ＋１画素の範囲
にて両端を含み対称にＮ／Ｂ個の座標位置を選定する段
階と、選定された上記横列及び縦列の座標位置の交点に
位置する画素Ｓ２として（Ｍ／Ａ）×（Ｎ／Ｂ）画素を
選定する段階と、選定された上記（Ｍ／Ａ）×（Ｎ／
Ｂ）画素における局所近傍値の加算値を求め、この加算
値を２n ／（Ｍ×Ｎ）倍して上記画素Ｓ１を略中心とす
るＭ×Ｎ画素の局所近傍における平均値とする段階とか
らなる方法である。
【００４８】
【作用】第１の発明における第１の局所近傍処理手段
は、Ｍの約数をＡ、Ｎの約数をＢとするとき、対象画像
における各画素Ｓ２を略中心とするＡ×Ｂ画素の局所近
傍における最大値、最小値及び中央値のいずれかを求め
て上記画素Ｓ２の局所近傍値とし、第２の局所近傍処理
手段は、画素Ｓ１を略中心に、横列においてＭ−Ａ＋１
画素の範囲にて両端を含み対称にＭ／Ａ個の座標位置
を、縦列においてＮ−Ｂ＋１画素の範囲にて両端を含み
対称にＮ／Ｂ個の座標位置を選定し、これらの座標位置
の交点に位置する（Ｍ／Ａ）×（Ｎ／Ｂ）の画素Ｓ２に
対して、上記第１の局所近傍処理手段にて得られた局所
近傍値の最大値、最小値及び中央値のいずれかを求めて
上記画素Ｓ１を略中心とするＭ×Ｎ画素の局所近傍にお
ける最大値、最小値及び疑似的な中央値のいずれかとす
る。
【００４９】また、第２の発明における第１のディレイ
素子直列体は直列に接続されたＢ−１個のディレイ素子
からなり、シリアルに入力される対象画像の画素データ
を横列単位で遅延させ、Ｂ組のラッチ素子群は直列接続
された各Ａ個もしくはＡ−１個のラッチ素子からなり、
同一横列における上記画素データを順番にラッチし、Ｂ
個の第１の最大値、最小値もしくは中央値出力手段は上
記第１のディレイ素子直列体の両端及び各接続点に接続
され、上記Ｂ組のラッチ素子群における、上記直列接続
されたＡ個のラッチ素子の各出力、もしくはＡ−１個の
ラッチ素子の各出力と共に上記第１のディレイ素子直列
体側ラッチ素子への入力の分岐を並列に入力し、このＡ
個の入力のうち最大値、最小値もしくは中央値を出力
し、第２の最大値、最小値もしくは中央値出力手段は上
記Ｂ個の第１の最大値、最小値もしくは中央値出力手段
の出力を並列に入力し、このＢ個の入力のうちの最大
値、最小値もしくは中央値を上記画素Ｓ２のＡ×Ｂ画素
の局所近傍における最大値、最小値もしくは中央値とし
て出力する。
【００５０】また、第３の発明における第２のディレイ
素子直列体は、直列に接続されたＮ−Ｂ個のディレイ素
子からなり、第１の局所近傍処理手段からシリアルに入
力される対象画像の画素データを横列単位で遅延させ、
Ｎ／Ｂ組のラッチ素子群は直列接続された各Ｍ−Ａ＋１
個もしくはＭ−Ａ個のラッチ素子からなり、上記第２の
直列ディレイ素子直列体の両端に、もしくは上記両端を
含み対称に上記ディレイ素子の接続点に接続され、同一
横列における上記画素データを順番にラッチし、Ｎ／Ｂ
個の第３の最大値、最小値もしくは中央値出力手段は直
列接続された上記Ｍ−Ａ＋１個のラッチ素子の出力のう
ち、もしくは上記Ｍ−Ａ個のラッチ素子の出力と共に上
記第１のディレイ素子直列体側ラッチ素子への入力の分
岐を含めた出力のうち、両端の、もしくは上記両端を含
み対称な位置からの出力をＭ／Ａ個並列に入力し、第４
の最大値、最小値もしくは中央値出力手段は上記Ｍ／Ａ
個の入力のうち最大値、最小値もしくは中央値を出力
し、上記Ｎ／Ｂ組のラッチ素子群の各々に対応する上記
Ｎ／Ｂ個の第３の最大値、最小値もしくは中央値出力手
段の出力を並列に入力し、このＮ／Ｂ個の入力のうちの
最大値、最小値もしくは中央値を出力する。
【００５１】また、第４の発明における第１のディレイ
素子直列体は直列に接続されたＢ−１個のディレイ素子
からなり、シリアルに入力される対象画像の画素データ
を横列単位で遅延させ、Ｂ組のラッチ素子群は直列接続
された各Ａ個もしくはＡ−１個のラッチ素子からなり、
上記第１のディレイ素子直列体の両端及び各接続点に接
続され同一横列における上記画素データを順番にラッチ
し、第１の最小値削除手段は（Ａ×Ｂ−１）／２段から
なり、上記Ｂ組のラッチ素子群における、上記直列接続
されたＡ個のラッチ素子の各出力、もしくはＡ−１個の
ラッチ素子の各出力と共に上記第１のディレイ素子直列
体側ラッチ素子への入力の分岐を並列に入力し、このＡ
×Ｂ個の入力画素データのうち最小値を順番に削除して
残りの画素データを出力し、第５の最小値出力手段は上
記第１の最小値削除手段が出力する（Ａ×Ｂ＋１）／２
の画素データを入力し、この入力のうちの最小値を上記
画素Ｓ２のＡ×Ｂ画素の局所近傍における中央値として
出力する。
【００５２】また、第５の発明における第２のディレイ
素子直列体は直列に接続されたＮ−Ｂ個のディレイ素子
からなり、第１の局所近傍処理手段からシリアルに入力
される対象画像の画素データを横列単位で遅延させ、Ｎ
／Ｂ組のラッチ素子群は直列接続された各Ｍ−Ａ＋１個
もしくはＭ−Ａ個のラッチ素子からなり、同一横列にお
ける上記画素データを順番にラッチし、第２の最小値削
除手段は（（Ｍ／Ａ）×（Ｎ／Ｂ）−１）／２段からな
り、直列接続された上記Ｍ−Ａ＋１個のラッチ素子の出
力のうち、もしくは上記Ｍ−Ａ個のラッチ素子の出力と
共に上記第１のディレイ素子直列体側ラッチ素子への入
力の分岐を含めた出力のうち、両端の、もしくは上記両
端を含み対称な位置からの出力をＭ／Ａ個並列に入力
し、（Ｍ／Ａ）×（Ｎ／Ｂ）個の入力のうち最小値を順
番に削除して残りの画素データを出力し、第６の最小値
出力手段は上記第２の最小値削除手段が出力する（（Ｍ
／Ａ）×（Ｎ／Ｂ）＋１）／２の画素データを入力し、
この入力のうちの最小値を上記画素Ｓ１のＭ×Ｎ画素の
局所近傍における疑似的な中央値として出力する。
【００５３】また、第６の発明における第１の局所近傍
処理手段は、ＡがＭ、ＢがＮの約数であり、Ａ×Ｂ以上
でＡ×Ｂに最も近い２のべき乗数を２nとするとき、上
記対象画像における各画素Ｓ２を略中心とするＡ×Ｂ画
素の局所近傍のうち、Ｂ個のＡ×１画素に対する２進数
の加算値を求め、求めた上記Ｂ個の加算値を更に加算
後、１／２n 倍した値の整数部を上記画素Ｓ２の局所近
傍値とし、第２の局所近傍処理手段は、上記画素Ｓ１を
略中心に、横列においてＭ−Ａ＋１画素の範囲にて両端
を含み対称にＭ／Ａ個の座標位置を、縦列においてＮ−
Ｂ＋１画素の範囲にて両端を含み対称にＮ／Ｂ個の座標
位置を選定し、これらの座標位置の交点に位置する（Ｍ
／Ａ）×（Ｎ／Ｂ）の画素Ｓ２に対して、上記第１の局
所近傍処理手段にて得られた上記画素Ｓ２の（Ｎ／Ｂ）
個の（Ｍ／Ａ）×１画素に対する２進数の加算値を求
め、求めた上記（Ｎ／Ｂ）個の加算値を更に加算後、２
n ／（Ｍ×Ｎ）倍した値を上記画素Ｓ１を略中心とする
Ｍ×Ｎ画素の局所近傍における平均値とする。
【００５４】また、第７の発明における第１のディレイ
素子直列体は直列に接続されたＢ−１個のディレイ素子
からなり、シリアルに入力される上記対象画像の画素デ
ータを横列単位で遅延させ、Ｂ組のラッチ素子群は直列
接続された各Ａ個もしくはＡ−１個のラッチ素子からな
り、上記第１のディレイ素子直列体の両端及び各接続点
に接続され、同一横列における上記画素データを順番に
ラッチし、Ｂ個の第１の加算値出力手段は上記Ｂ組のラ
ッチ素子群における、上記直列接続されたＡ個のラッチ
素子の各出力、もしくはＡ−１個のラッチ素子の各出力
と共に上記第１のディレイ素子直列体側ラッチ素子への
入力の分岐を並列に入力し、このＡ個の入力を加算した
２進数の加算値を出力し、第２の加算値出力手段は上記
Ｂ個の第１の加算値出力手段の出力を並列に入力し、こ
のＢ個の入力を加算した２進数の加算値を出力し、加算
値シフト手段は上記第２の加算値出力手段が出力する２
進数の加算値を略１／２n 倍にすべくｎ桁シフトしてそ
の整数部を上記画素Ｓ２のＡ×Ｂ画素の局所近傍におけ
る平均値として出力する。
【００５５】また、第８の発明における第２のディレイ
素子直列体は直列に接続されたＮ−Ｂ個のディレイ素子
からなり、第１の局所近傍処理手段からシリアルに入力
される対象画像の画素データを横列単位で遅延させ、Ｎ
／Ｂ組のラッチ素子群は直列接続された各Ｍ−Ａ＋１個
もしくはＭ−Ａ個のラッチ素子からなり、上記第２の直
列ディレイ素子直列体の両端に、もしくは上記両端を含
み対称に上記ディレイ素子の接続点に接続され、同一横
列における上記画素データを順番にラッチし、Ｎ／Ｂ組
の第３の中央値出力手段は直列接続された上記Ｍ−Ａ＋
１個のラッチ素子の出力のうち、もしくは上記Ｍ−Ａ個
のラッチ素子の出力と共に上記第１のディレイ素子直列
体側ラッチ素子への入力の分岐を含めた出力のうち、両
端の、もしくは上記両端を含み対称な位置からの出力を
Ｍ／Ａ個並列に入力し、Ｎ／Ｂ組の第３の加算値出力手
段は上記Ｍ／Ａ個の入力を加算して２進数の加算値を出
力し、上記Ｎ／Ｂ組の第３の加算値出力手段の出力を並
列に入力し、第４の加算値出力手段は上記Ｎ／Ｂ個の入
力を加算した２進数の加算値を出力し、積算手段は上記
第４の加算値出力手段が出力する２進数の加算値を２n
／（Ｍ×Ｎ）倍にして出力する。
【００５６】また、第９の発明においては、ＡがＭの、
ＢがＮの約数であるとき、上記対象画像における各画素
Ｓ２を略中心とするＡ×Ｂ画素の局所近傍における最大
値、最小値及び中央値のいずれかを求めて上記画素Ｓ２
の局所近傍値とされ、画素Ｓ１を略中心に、横列におい
て、Ｍ−Ａ＋１画素の範囲にて両端を含み対称にＭ／Ａ
個の座標位置を選定され、かつ、縦列において、Ｎ−Ｂ
＋１画素の範囲にて両端を含み対称にＮ／Ｂ個の座標位
置を選定され、選定された上記横列及び縦列の座標位置
の交点に位置する画素Ｓ２として（Ｍ／Ａ）×（Ｎ／
Ｂ）画素を選定され、選定された上記（Ｍ／Ａ）×（Ｎ
／Ｂ）画素に対する局所近傍値の最大値、最小値及び中
央値のいずれかが求められ、上記画素Ｓ１を略中心とす
るＭ×Ｎ画素の局所近傍における最大値、最小値及び疑
似的な中央値のいずれかとされる。
【００５７】また、第１０の発明においては、対象画像
における各画素Ｓ２を略中心とするＡ×Ｂ画素の局所近
傍のうち、Ｂ個のＡ×１画素に対するＢ個の中央値が求
められ、求められた上記Ｂ個の中央値群の中央値を上記
画素Ｓ２の局所近傍値とされる。
【００５８】また、第１１の発明においては、選定され
た画素Ｓ２について、（Ｍ／Ａ）×１画素に対する（Ｎ
／Ｂ）個の中央値が求められ、上記（Ｎ／Ｂ）個の中央
値群の中央値を画素Ｓ１を略中心とするＭ×Ｎ画素の局
所近傍における擬似的な中央値とされる。
【００５９】また、第１２の発明においては、ＡがＭ、
ＢがＮの約数であり、Ａ×Ｂ以上でＡ×Ｂに最も近い２
のべき乗数を２n とするとき、対象画像における各画素
Ｓ２を略中心とするＡ×Ｂ画素の局所近傍における加算
値が求められ、求められた上記加算値を１／２n 倍して
その整数部を上記画素Ｓ２の局所近傍値とされ、上記画
素Ｓ１を略中心に、横列において、Ｍ−Ａ＋１画素の範
囲にて両端を含み対称にＭ／Ａ個の座標位置が選定され
ると共に、縦列において、Ｎ−Ｂ＋１画素の範囲にて両
端を含み対称にＮ／Ｂ個の座標位置が選定され、選定さ
れた上記横列及び縦列の座標位置の交点に位置する画素
Ｓ２として（Ｍ／Ａ）×（Ｎ／Ｂ）画素が選定され、選
定された上記（Ｍ／Ａ）×（Ｎ／Ｂ）画素における局所
近傍値の加算値を求め、この加算値を２n／（Ｍ×Ｎ）
倍して上記画素Ｓ１を略中心とするＭ×Ｎ画素の局所近
傍における平均値とされる。
【００６０】
【実施例】実施例１．第１〜第３、及び第９の発明の一
実施例を図１、図２により説明する。図中、従来例と同
じ符号で示されたものは従来例のそれと同一もしくは同
等なものを示す。
【００６１】図１は画像処理装置における６×６局所近
傍画像データの最大値を求める最大値演算機構の構成を
示すブロック図である。図１において、４は３組の８ビ
ットの画素データの最大値を算出する手段（以下、［Ｍ
ＡＸ３］と記す）を示す。
【００６２】直列に接続され、シリアルに入力される画
素データを横列単位で遅延させる２個のディレイ素子１
からなる第１のディレイ素子直列体と、直列接続され、
同一横列における上記画素データを順番にラッチする各
３個のラッチ素子２からなり、上記第１のディレイ素子
直列体の両端及び接続点に接続された３組のラッチ素子
群と、３組のラッチ素子群の各３個のラッチ素子２の各
出力を、ラッチ素子群別に並列に入力し、この３個の入
力のうち最大値を出力する３個の［ＭＡＸ３］４からな
る第１の最大値算出手段と、上記３個の［ＭＡＸ３］４
からの出力を並列に入力し、この３個の入力のうちの最
大値をＡ×Ｂ画素の局所近傍における最大値として出力
する１個の［ＭＡＸ３］４からなる第２の最大値出力手
段とにて第１の局所近傍処理手段が構成される。
【００６３】また、直列に接続され、第１の局所近傍処
理手段からシリアルに入力される対象画像の画素データ
を横列単位で遅延させる３個のディレイ素子１からなる
第２のディレイ素子直列体と、直列接続され、同一横列
における上記画素データを順番にラッチする各４個のラ
ッチ素子２からなり、上記第２の直列ディレイ素子直列
体の両端に接続された２組のラッチ素子群と、直列接続
された上記４個のラッチ素子２の出力のうち、両端の出
力を並列に入力し、上記２個の入力のうち最大値を出力
する２個の［ＭＡＸ２］３からなる第３の最大値出力手
段と、上記２個の［ＭＡＸ２］３の出力を並列に入力
し、この２個の入力のうちの最大値を出力する１個の
［ＭＡＸ２］３からなる第４の最大値出力手段とにて第
２の局所近傍処理手段が構成される。
【００６４】図２は３組の８ビットの画素データの最大
値を算出する［ＭＡＸ３］４の構成を示すブロック図で
ある。［ＭＡＸ３］４は２個の［ＭＡＸ２］３にて構成
され、３組の８ビットの画素データを入力し、３組の入
力データの最大値を出力する。
【００６５】次に、動作について説明する。この実施例
は、Ｍ＝６、Ｎ＝６の場合、即ち、６×６近傍の８ビッ
ト画素データの最大値を対象画像の全画素について算出
するに際し、処理結果画像の全画素について、Ｍ、Ｎの
約数であるＡ、ＢをＡ＝３、Ｂ＝３として、まず３×３
近傍の８ビット画素データの最大値を対象画像の全画素
について算出した後、この処理結果画像より適当に２×
２個の８ビット画素データを選択して取り出し、この２
×２個の８ビット画素データに基づき、処理結果画像の
全画素について、もう一度最大値を算出することで実現
している。
【００６６】即ち、画素Ｓ１に関する６×６近傍の８ビ
ット画素データの最大値を算出するに際し、第１の局所
近傍処理手段は、対象画像における各画素Ｓ２を略中心
とする３×３画素の局所近傍における最大値を求めて上
記画素Ｓ２の局所近傍値とし、第２の局所近傍処理手段
は、画素Ｓ１を略中心に、横列において４画素の範囲に
て両端の座標位置２点を、縦列において４画素の範囲に
て両端の座標位置２点を選定し、これらの座標位置の交
点に位置する２×２の画素Ｓ２に対して、上記第１の局
所近傍処理手段にて得られた局所近傍値の最大値を求め
て上記画素Ｓ１を略中心とする６×６画素の局所近傍に
おける最大値とする。
【００６７】まず、３×３近傍の８ビット画素データの
最大値を対象画像の全画素について算出するまでを説明
する。図１における第１の局所近傍処理手段において、
８ビットの入力画像データは、横列単位で１ライン分の
画素を遅延させる２個のディレイ素子１からなる第１の
ディレイ素子直列体に次々にシリアルに入力され、垂直
方向に０〜２ラインまで遅延された３種の８ビット画素
データが得られる。上記３種の遅延された８ビット画素
データは、次に３組のラッチ素子群における各ライン毎
３個のラッチ素子２に入力され、水平方向に１〜３画素
まで遅延された３種の８ビット画素データが得られる。
従って、垂直方向に３ライン、水平方向に３画素分遅延
された８ビット画素データが３×３＝９個分得られるこ
とになり、即ち、３×３の局所近傍の８ビット画素デー
タが生成される。
【００６８】上記３×３の局所近傍の８ビット画素デー
タは、１ライン毎に３組の８ビット画素データにまとめ
られ、３組の８ビット画素データの最大値を算出する
［ＭＡＸ３］４により、最大値が合計３組分算出され
る。次に、上記３組の最大値は更にもう一度、次段の
［ＭＡＸ３］４に入力され、最大値が出力される。この
最大値は、３×３近傍の９個の８ビット画素データの最
大値となる。
【００６９】次に、第２の局所近傍処理手段において、
２×２近傍の８ビット画素データは、１ライン毎に２組
の８ビット画素データにまとめられ、２組の［ＭＡＸ
２］３で各最大値が算出され、更に、次段の［ＭＡＸ
２］３により、全体で２×２近傍の最大値画像データが
算出される。
【００７０】図１５は、１４×１４のソース画像全画素
について６×６近傍を２×２組の４個の３×３近傍画素
に分割し、３×３個の中で、最大値を求める概念図を示
す。図において、３×３画素の最大値画像のｇ１、ｇ
２、ｇｉ、ｇｉ＋１の４個の画素は、それぞれ対応する
３×３近傍の最大値である。３×３近傍はソース画像の
左から右へそして上から下へ１画素ずつ移動し、ソース
画像全体について、上記最大値を算出する処理を行なう
ものである。従って、８ビットの入力画像データはパイ
プライン的に次々に入力され、その３×３近傍の最大値
もパイプライン的に次々に出力されていく。
【００７１】次に、３×３近傍の最大値を算出した処理
結果画像より適当に２×２近傍の８ビット画素データを
とり出し、もう一度、最大値を処理結果画像の全画素に
ついて算出するまでを説明する。
【００７２】図１５の３×３画素の最大値画像のｇ１，
ｇ２，ｇｉ，ｇｉ＋１をとり出し、最大値を求めれば、
ソース画像で示した斜線部の６×６の近傍の最大値とな
ることがわかる。図１で示された第２の局所近傍処理手
段は、図１５に示した６×６の近傍の最大値を求める方
法を実現したものであり、３×３近傍の８ビット画素デ
ータの最大値画像データは、１ライン分の画素のディレ
イ素子１、３個に次々に入力され、垂直方向に０ライン
及び、３ライン遅延された２種の８ビット画素データが
得られる。上記２種の遅延された８ビット画素データ
は、次に各ライン毎、４個のラッチ素子２に入力され、
水平方向に１画素及び４画素遅延された２種の８ビット
画素データが得られる。
【００７３】従って、下記の２×２の画素 垂直方向に０ライン先、水平方向に０画素先の画素（図
１５のｇ1に相当） 垂直方向に０ライン先、水平方向に３画素先の画素（図
１５のｇ2に相当） 垂直方向に３ライン先、水平方向に０画素先の画素（図
１５のｇiに相当） 垂直方向に３ライン先、水平方向に３画素先の画素（図
１５のｇi+1相当） が得られる。
【００７４】尚、ソース画像の６×６近傍が図１５の例
以外となった場合、例えば、垂直方向へａ、水平方向へ
ｂ移動した場合、４組の３×３近傍の最大値をｎ
1（Ｘ1，Ｙ1）、ｎ2（Ｘ2，Ｙ2）、ｎi（Ｘi，Ｙi）、
ｎi+1（Ｘi+1，Ｙi+1）（ここで、Ｘk、Ｙkはｎkの座標
とする）とし、ｇ1の座標をｘ，ｙとすると ｎ1（Ｘ1，Ｙ1）＝ｇ1（ｘ＋ｂ，ｙ＋ａ） ｎ2（Ｘ2，Ｙ2）＝ｇ2（ｘ＋３＋ｂ，ｙ＋ａ）＝ｎ2（Ｘ1＋３，Ｙ1） ｎi（Ｘi，Ｙi）＝ｇi（ｘ＋ｂ，ｙ＋３＋ａ）＝ｎi（Ｘi，Ｙi＋３） ｎi+1（Ｘi+1，Ｙi+1）＝ｇi+1（ｘ＋３＋ｂ，ｙ＋３＋ａ） ＝ｎi+1（Ｘ1＋３，Ｙi＋３） で表わされる。
【００７５】即ち、ｇ1、（ｘ，ｙ）、ｇ2（ｘ＋３，
ｙ）、ｇi（ｘ，ｙ＋３）、ｇi+1（ｘ＋３，ｙ＋３）と
同様な結果となり、ソース画像の６×６近傍の移動
（ａ，ｂ）には依存しない。つまり、ソース画像の３×
３近傍の最大値を算出後、算出された最大値に対して、
垂直、水平方向に３画素分遅延させて２×２近傍の８ビ
ット画素データを常に取り出して最大値を求めれば、６
×６近傍の最大値を求めることになる。
【００７６】図１６は、３×３画素の最大値画像よりｇ
1，ｇ2，ｇi，ｇi+1の２×２近傍をとり出し、その最大
値ｆを算出し、デスティネーション画像を生成する概念
図を示している。
【００７７】図１示した第１の局所近傍処理手段におい
て、［ＭＡＸ２］３を基本ユニットとすると、３×３近
傍の最大値を求めるためには ［ＭＡＸ２］３ ＝２×４＝８個 必要となる。また３×３近傍の８ビット画素データを生
成するのに、 ディレイ素子１＝２個 ラッチ素子２ ＝９個 必要となる。又、第２の局所近傍処理手段において、２
×２近傍の最大値を求めるためには ［ＭＡＸ２］３＝３個 ディレイ素子１＝３個 ラッチ素子２ ＝８個 必要となる。
【００７８】この実施例（実施例１．）全体では、 ［ＭＡＸ２］３＝８＋３＝１１個 ディレイ素子１＝２＋３＝ ５個 ラッチ素子２ ＝９＋８＝１７個 となり、図１７に示した従来例の場合、 ［ＭＡＸ２］３＝３５個 ディレイ素子１＝ ５個 ラッチ素子２ ＝３６個 に比べて回路規模が小さくなる。
【００７９】実施例２．第１〜第３、及び第９の発明の
別の実施例を図３、図４により説明する。図３は画像処
理装置における６×６局所近傍画像データの最小値を求
める最小値演算機構の構成を示すブロック図である。図
３において、６は３組の８ビットの画素データの最小値
を算出する手段（以下、［ＭＩＮ３］と記す）を示す。
第１の局所近傍処理手段における第１のディレイ素子直
列体及び３組のラッチ素子群は図１に示した実施例１と
同じ構成である。第１の局所近傍処理手段は第１のディ
レイ素子直列体と、３組のラッチ素子群と、３組のラッ
チ素子群における直列接続された３個のラッチ素子２の
各出力を並列に入力し、この３個の入力のうち最小値を
出力する３個の［ＭＩＮ３］６からなる第３の出力手段
と、上記３個の［ＭＩＮ３］６からの出力を並列に入力
し、この３個の入力のうちの最小値をＡ×Ｂ画素の局所
近傍における最小値として出力する１個の［ＭＩＮ３］
６からなる第４の出力手段とにて構成される。
【００８０】第２の局所近傍処理手段における第２のデ
ィレイ素子直列体及び２組のラッチ素子群は図１に示し
た実施例１と同じ構成である。第２の局所近傍処理手段
は第２のディレイ素子直列体と、２組のラッチ素子群
と、直列接続された４個のラッチ素子２の出力のうち、
両端の出力を並列に入力し、上記２個の入力のうち最小
値を出力する２個の［ＭＩＮ２］５からなる第３の最小
値出力手段と、上記２個の［ＭＩＮ２］５の出力を並列
に入力し、この２個の入力のうちの最小値を出力する１
個の［ＭＩＮ２］５からなる第４の最小値出力手段とに
て構成される。
【００８１】図４は、上記３組の８ビットの画素データ
の最小値を算出する［ＭＩＮ３］６の構成を示すブロッ
ク図である。［ＭＩＮ３］６は２個の［ＭＩＮ２］５、
即ち、２組の８ビット画素データの最小値を算出する手
段にて構成される。
【００８２】次に、実施例２の動作について説明する。
実施例２は図１に示した実施例１において、第１〜第４
の最大値出力手段を第１〜第４の最小値出力手段、即
ち、最小値を算出する手段に置き換えたもので、他はす
べて実施例１と同一であり、同様に動作して６×６近傍
の８ビット画素データの最小値を算出する。
【００８３】この実施例（実施例２．）全体では、 ［ＭＩＮ２］５＝１１個 ディレイ素子１＝ ５個 ラッチ素子２ ＝１７個 となり、図１７に示した従来例の場合、 ［ＭＡＸ２］３＝３５個 ディレイ素子１＝ ５個 ラッチ素子２ ＝３６個 に比べて回路規模が小さくなる。
【００８４】実施例３．第４、第５の発明の一実施例を
図５〜図９により説明する。従来のメディアンフィルタ
の原理は、注目画素とその近傍において、とび抜けて異
なる値の影響を除くように中央値を出力することで、元
の画像のボケをおさえて雑音（とび抜けて異なる値）を
除去することであったが、本発明は注目画素の近傍Ｍ×
Ｎ（例では６×６）を更にＡ×Ｂ（例では３×３）の近
傍で、（Ｍ／Ａ）×（Ｎ／Ｂ）（例では２×２＝４個）
個に分割し、Ａ×Ｂの画素内での中央値を求め、求めた
（Ｍ／Ａ）×（Ｎ／Ｂ）個の中央値（例では４個の中央
値）より更にその中より中央値を求め出力することで元
の画像のボケをおさえて雑音（とび抜けて異なる値）を
除去できるものである。従って、本発明では、Ｎ×Ｍの
正確な中央値は算出できないが、Ｎ×Ｍの近似的な中央
値が算出できる。
【００８５】図５は画像処理装置における６×６局所近
傍画像データの近似的中央値を求める中央値演算機構の
構成を示すブロック図である。 図５において、７は９
組の８ビット画素データより最小値を削除し、８組の８
ビット画素データを算出する手段（以下、１段手段と記
す）、８は８組の８ビット画素データより最小値を削除
し、７組の８ビット画素データを算出する手段（以下、
２段手段と記す）、９は７組の８ビット画素データより
最小値を削除し、６組の８ビット画素データを算出する
手段（以下、３段手段と記す）、１０は６組の８ビット
画素データより最小値を削除し、５組の８ビット画素デ
ータを算出する手段（以下、４段手段と記す）であり、
１段手段７〜４段手段１０にて第１の最小値削除手段を
構成する。１１は５組の８ビット画素データより最小値
を算出する手段（以下、５段手段と記す）であり、この
５段手段１１にて第１の最小値削除手段を構成する。１
２は４組の８ビット画素データより最小値を削除し、３
組の８ビット画素データを算出する手段（以下、６段手
段と記す）であり、この６段手段１２にて第２の最小値
削除手段を構成する。
【００８６】第１の局所近傍処理手段は、実施例１、実
施例２と同じ第１のディレイ素子直列体、３組のラッチ
素子群、及び上記第１の最小値削除手段及び第５の最小
値出力手段にて構成される。又、第２の局所近傍処理手
段は、実施例１、実施例２と同じ第２のディレイ素子直
列体及び２組のラッチ素子群と、上記第２の最小値削除
手段、１個の［ＭＩＮ３］からなる第６の最小値出力手
段にて構成される。
【００８７】図６は、上記９組の８ビット画素データよ
り最小値を削除し、８組の８ビット画素データを算出す
る１段手段７の構成を示すブロック図である。図におい
て、１３は３組の８ビット画素データの入力により、最
小値と最小値以外の２組の８ビット画素データを判別可
能に出力する手段（以下、［ＭＩＮＭＡＸ３］と記す）
で、１４は、３組の８ビット画素データの入力により、
最小値を削除し、最小値以外の２組の８ビット画素デー
タを出力する手段（以下、［ＮＯＴＭＩＮ３］と記す）
である。
【００８８】図７は［ＭＩＮＭＡＸ３］１３の構成を示
すブロック図である。［ＭＩＮＭＡＸ３］１３は２個の
［ＭＩＮＭＡＸ２］１５（２組の８ビット画素データの
最大値と最小値を判別可能に出力する手段）から構成さ
れ、入力された３組の８ビット画素データより最小値
と、最小値以外の２組の８ビット画素データとを判別可
能に出力する。
【００８９】図８は［ＮＯＴＭＩＮ３］１４の構成を示
すブロック図である。［ＮＯＴＭＩＮ３］１４は［ＭＩ
ＮＭＡＸ２］１５及び［ＭＡＸ２］３各１個から構成さ
れ、入力された３組の８ビット画素データより最小値を
削除し、最小値以外の２組の８ビット画素データを出力
する。
【００９０】図９は［ＭＩＮＭＡＸ２］１５の構成を示
すブロック図で、最大値を算出する［ＭＡＸ２］３と最
小値のみを算出する［ＭＩＮ２］５とから構成され、入
力された２組の８ビット画素データの最大値と最小値を
判別可能に出力する。
【００９１】次に、実施例３の動作について説明する。
図５において、実施例１及び実施例２と同様に、第１の
局所近傍処理手段の第１のディレイ素子直列体及び３組
のラッチ素子群にて、３×３近傍の８ビット画素データ
を取り出し、２と同様に、第１の局所近傍処理手段の第
１のディレイ素子直列体及び３組のラッチ素子群にて、
３×３近傍の８ビット画素データを取り出し、第１の最
小値削除手段を構成する１段手段７〜４段手段１０に、
上記９組の、３×３近傍の８ビット画素データを入力
し、これらの最小値より小さい順に削除し、第５の最小
値出力手段を構成する５段手段１１にて下から５番目に
小さい値、即ち、３×３近傍の中央値を出力する。次
に、第２の局所近傍処理手段の第２のディレイ素子直列
体及び２組のラッチ素子群にて、２×２近傍の８ビット
画素データを取り出し、第２の最小値削除手段を構成す
る６段手段１２に、上記４組の、２×２近傍の８ビット
画素データを入力し、これらの最小値を削除し、第６の
最小値出力手段を構成する［ＭＩＮ３］６にて、下から
２番目に小さな値、即ち、２×２近傍の中央値を出力す
る。
【００９２】第１の最小値削除手段及び第５の最小値出
力手段において、３×３近傍の８ビット画素データの中
央値は下記のように算出する。まず、図５において、３
×３近傍の８ビット画素データは、１段手段７にて、９
組の８ビット画素データより最小値を削除し、８組の８
ビット画素データを出力する。９組の８ビット画素デー
タは８組の８ビット画素データに減らされる。同様に、
２段手段８〜４段手段１０にて、それぞれ、入力された
８組の８ビット画素データより最小値を削除して残りの
組の８ビット画素データを出力する。次に、５段手段１
１にて、入力された５組の８ビット画素データの最小値
を出力する。この最小値が３×３近傍の８ビット画素デ
ータの中央値となる。
【００９３】図７において、［ＭＩＮＭＡＸ３］１３は
２個の［ＭＩＮＭＡＸ２］１５で構成され、図９で示さ
れるように、［ＭＩＮＭＡＸ２］１５は［ＭＡＸ２］
３、［ＭＩＮ２］５各１個づつで構成される。従って ［ＭＡＸ２］３ ＝２個 ［ＭＩＮ２］５ ＝２個 にて構成される。
【００９４】図８において、［ＮＯＴＭＩＮ３］１４は ［ＭＡＸ２］３ ＝２個 ［ＭＩＮ２］５ ＝１個 にて構成される。
【００９５】従って、図５に示す［１段手段］７〜［５
段手段］１１は下記のように構成される。 ［１段手段］７ ［ＭＡＸ２］３ ＝３×２＋２＝８
個 ［ＭＩＮ２］５ ＝３×２＋１＝７個 ［２段手段］８ ［ＭＡＸ２］３ ＝２×２＋１×１
＋２＝７個 ［ＭＩＮ２］５ ＝２×２＋１×１＋１＝６個 ［３段手段］９ ［ＭＡＸ２］３ ＝２×２＋２＝６
個 ［ＭＩＮ２］５ ＝２×２＋１＝５個 ［４段手段］１０ ［ＭＡＸ２］３ ＝２×２＋１＝５
個 ［ＭＩＮ２］５ ＝２×２＋０＝４個 ［５段手段］１１ ［ＭＡＸ２］３ ＝０個 ［ＭＩＮ２］５ ＝４個 まとめると、３×３近傍の中央値を算出するためには、 ［ＭＡＸ２］３ ＝８＋７＋６＋５＋０＝２６個 ［ＭＩＮ２］５ ＝７＋６＋５＋４＋４＝２６個 必要となる。
【００９６】同様に、図５において、２×２近傍の８ビ
ット画素データの中央値を算出するのに、［６段手段］
１２と、［７段手段］としての［ＭＩＮ３］６とが必要
である。［６段手段］１２、［７段手段］６は下記のよ
うに構成される。 ［６段手段］１２ ［ＭＡＸ２］３ ＝２×１＋１＝３
個 ［ＭＩＮ２］５ ＝２×１＋０＝２個 ［７段手段］６＝ ［ＭＡＸ２］３ ＝０個 ［ＭＩＮ２］５ ＝２個 まとめると、２×２近傍の中央値を算出するためには、 ［ＭＡＸ２］３ ＝３個 ［ＭＩＮ２］５ ＝２＋２＝４個 必要となる。
【００９７】従って、この実施例（実施例３）では ［ＭＡＸ２］３＝２９個 ［ＭＩＮ２］５＝３０個 ディレイ素子１＝ ５個 ラッチ素子２ ＝１７個 となり、図２１に示した従来例の場合、 ［ＭＡＸ２］３＝４５９個 ［ＭＩＮ２］５＝４６０個 ディレイ素子１＝ ５個 ラッチ素子２ ＝３６個 に比べて回路規模が小さくなる。即ち、［ＭＡＸ２］
３、［ＭＩＮ２］５を大巾に削減できる。
【００９８】実施例４．第１〜第３、及び第９〜第１１
の発明の別の実施例を図１０、図１１により説明する。
実施例４は、Ｍ×Ｎの近傍の中央値を求めるに際し、Ｂ
個のＡ×１の近傍の中央値を同時に求め、このＢ個の中
央値群より更に中央値を求め、次に、（Ｎ／Ｂ）個の
（Ｍ／Ａ）×１の近傍の中央値を同時に求め、この（Ｎ
／Ｂ）個の中央値群より更に中央値を求め、Ｍ×Ｎの近
傍のの擬似的な中央値として出力するものである。即
ち、３×３近傍の擬似的な中央値群を求め、次に、２×
２近傍の擬似的な中央値を求めて出力するものである。
この実施例４も、実施例３と同様に、メディアンフィル
タで求める正確な中央値とは違い近似的なものになる
が、元の画像をボケさせずに雑音を除去できる効果があ
る。
【００９９】図１０は画像処理装置における６×６局所
近傍画像データの近似的中央値を求める中央値演算機構
の構成を示すブロック図である。図１０において、１６
は３組の８ビット画素データの中央値を算出する手段
（以下、［ＭＥＤ３］と記す）、１７は２組の８ビット
画素データの中央値を算出する手段（以下、［ＭＥＤ
２］と記す）で、２組の８ビット画素データの最小値を
算出する［ＭＩＮ２］５で代用できる。
【０１００】図１０において、３個の［ＭＥＤ３］１６
にて第１の中央値出力手段が構成され、次段の１個の
［ＭＥＤ３］１６にて第２の中央値出力手段が構成され
る。第１の局所近傍処理手段は、実施例１〜３と同じ第
１のディレイ素子直列体及び３組のラッチ素子群、及
び、上記第１の中央値出力手段及び第２の中央値出力手
段にて構成されている。又、２個の［ＭＥＤ２］１７に
て第３の中央値出力手段が構成され、次段の１個の［Ｍ
ＥＤ２］１７にて第４の中央値出力手段が構成される。
第２の局所近傍処理手段は、実施例１〜３と同じ第２の
ディレイ素子直列体及び２組のラッチ素子群、及び、上
記第３の中央値出力手段及び第４の中央値出力手段にて
構成されている。
【０１０１】図１１は［ＭＥＤ３］１６の構成図であ
る。［ＭＥＤ３］１６は［ＭＩＮＭＡＸ２］１５、［Ｍ
ＡＸ２］３、［ＭＩＮ２］５各１個にて構成され、入力
された３組の８ビット画素データの中央値を出力する。
【０１０２】次に、実施例４の動作について説明する。
実施例１〜３と同様に、第１の局所近傍処理手段の第１
のディレイ素子直列体及び３組のラッチ素子群にて、３
×３近傍の８ビット画素データを取り出す。これらの３
×３近傍の８ビット画素データをライン毎に３組にわけ
て第１の中央値出力手段を構成する３個の［ＭＥＤ３］
１６に入力し、ライン毎で中央値を求め、求めた中央値
３個を次段の第２の中央値出力手段を構成する［ＭＥＤ
３］１６に入力し、更に中央値を求め、３×３近傍段階
で近似的な中央値として出力する。
【０１０３】後半の２×２近傍の中央値は、実施例１〜
３と同様に、第２の局所近傍処理手段の第２のディレイ
素子直列体及び２組のラッチ素子群にて、第１の局所近
傍処理手段から入力されたデータから２×２近傍の８ビ
ット画素データを取り出し、これらの２×２近傍の８ビ
ット画素データをライン毎に３組にわけて第３の中央値
出力手段を構成する２個の［ＭＥＤ２］１７に入力して
ライン毎で中央値を求め、求めた中央値２個を次段の第
４の中央値出力手段を構成する［ＭＥＤ２］１７に入力
し、更に中央値を求め、６×６近傍段階で近似的な中央
値として出力する。
【０１０４】［ＭＥＤ３］１６は図１１に示すごとく、
［ＭＩＮＭＡＸ２］１５、［ＭＡＸ２］３、［ＭＩＮ
２］５各１個にて構成される。従って、実施例４の前半
部である第１、第２の中央値出力手段は ［ＭＡＸ２］３＝ ８個 ［ＭＩＮ２］５＝ ８個 より構成され、後半部である第３、第４の中央値出力手
段は ［ＭＡＸ２］３＝ ０個 ［ＭＩＮ２］５＝ ３個
【０１０５】従って、実施例４全体では ［ＭＡＸ２］３＝ ８個 ［ＭＩＮ２］５＝１１個 ディレイ素子＝ ５個 ラッチ素子２＝１７個 となり、従来例で６×６近傍の正確な中央値を求める場
合の ［ＭＡＸ２］３＝４５９個 ［ＭＩＮ２］５＝４６０個 ディレイ素子１＝ ５個 ラッチ素子２＝ ３６個 に比べて回路規模が小さくなる。即ち、［ＭＡＸ２］
３、［ＭＩＮ２］５を大巾に削減できる。
【０１０６】実施例５．第１〜第５、及び第９〜第１１
の発明の別の実施例を図１２により説明する。図１２は
画像処理装置における６×６局所近傍画像データの近似
的中央値を求める中央値演算機構の構成を示すブロック
図である。図１２において、前段の第１の局所近傍処理
手段は図１０に示した第１の局所近傍処理手段と同一の
構成であり、後段の第２の局所近傍処理手段は図５に示
した第２の局所近傍処理手段と同一の構成である。実施
例５は、前段の第１の局所近傍処理手段にて３×３近傍
の擬似的な中央値群を求め、後段の第２の局所近傍処理
手段にて２×２近傍の正確な中央値を求めて出力するも
のである。この実施例５も、実施例３及び実施例４と同
様に、メディアンフィルタで求める正確な中央値とは違
い近似的なものになるが、元の画像をボケさせずに雑音
を除去できる効果がある。
【０１０７】実施例５全体では、 ［ＭＡＸ２］３＝１１個 ［ＭＩＮ２］５＝１２個 ディレイ素子１＝ ５個 ラッチ素子２ ＝１７個 にて構成され、図２１に示した従来例の場合、に比べて
回路規模が小さくなる。即ち、［ＭＡＸ２］３、［ＭＩ
Ｎ２］５を大巾に削減できる。
【０１０８】実施例６．第１〜第５、及び第９〜第１１
の発明の別の実施例を図１３により説明する。図１３は
画像処理装置における６×６局所近傍画像データの近似
的中央値を求める中央値演算機構の構成を示すブロック
図である。図１３において、前段の第１の局所近傍処理
手段は図５に示した第１の局所近傍処理手段と同一の構
成であり、後段の第２の局所近傍処理手段は図１０に示
した第２の局所近傍処理手段と同一の構成である。実施
例６は、前段の第１の局所近傍処理手段にて３×３近傍
の正確な中央値群を求め、後段の第２の局所近傍処理手
段にて２×２近傍の疑似的な中央値を求めて出力するも
のである。この実施例６も、実施例３〜実施例５と同様
に、メディアンフィルタで求める正確な中央値とは違い
近似的なものになるが、元の画像をボケさせずに雑音を
除去できる効果がある。
【０１０９】実施例６全体では、 ［ＭＡＸ２］３＝２６個 ［ＭＩＮ２］５＝２９個 ディレイ素子１＝ ５個 ラッチ素子２ ＝１７個 にて構成され、図２１に示した従来例の場合、に比べて
回路規模が小さくなる。即ち、［ＭＡＸ２］３、［ＭＩ
Ｎ２］５を大巾に削減できる。
【０１１０】実施例７．第６〜第８、及び第１２の発明
の一実施例を図１４により説明する。この実施例７は、
６×６近傍の８ビット画素データの平均値を求めるに際
し、即ち、上記６×６近傍の８ビット画素データの加算
値の１／３６倍するに際し、前段の３×３近傍処理と、
後段の２×２近傍処理の２段階にわけて実施するが、こ
のわけ方は前述した実施例１〜実施例６と同じである。
【０１１１】図１４は画像処理装置における６×６局所
近傍画像データの近似的平均値を求める中央値演算機構
の構成を示すブロック図である。 図１４において、１
８は３組の８ビットまたは１０ビットの画素データの加
算を行なう手段（以下、［ＡＤＤ３］と記す）、１９は
１２ビットの画素データを４ビット右へシフトしそのう
ち整数部８ビットを出力する加算値シフト手段として４
ビットシフタ、２０は８ビットまたは９ビットの画素デ
ータの加算を行なう手段（以下、［ＡＤＤ２］と記
す）、２１は１０ビットの画素データを１６／３６倍す
る積算手段としての１６／３６マルチプライヤである。
【０１１２】図１４において、３個の［ＡＤＤ３］１８
にて第１の加算値出力手段が構成され、次段の１個の
［ＡＤＤ３］１８にて第２の加算値出力手段が構成さ
れ、１個の４ビットシフタ１９にて加算値シフト手段が
構成される。第１の局所近傍処理手段は、実施例１〜６
と同じ、第１のディレイ素子直列体及び３組のラッチ素
子群、及び、上記第１の加算値出力手段、第２の加算値
出力手段及び加算値シフト手段にて構成されている。
又、２個の［ＡＤＤ２］２０にて第３の加算値出力手段
が構成され、次段の１個の［ＡＤＤ２］２０にて第４の
加算値出力手段が構成され１個の１６／３６マルチプラ
イヤ２１にて積算手段が構成される。第２の局所近傍処
理手段は、実施例１〜３と同じ第２のディレイ素子直列
体及び２組のラッチ素子群、及び、上記第３の加算値出
力手段、第４の加算値出力手段及び積算手段にて構成さ
れている。
【０１１３】第７の発明の動作について説明する。図１
４において、前述した実施例１〜実施例６と同様に、第
１の局所近傍処理手段の第１のディレイ素子直列体及び
３組のラッチ素子群にて、３×３近傍の８ビット画素デ
ータを取り出す。これらの３×３近傍の８ビット画素デ
ータをライン毎に３組にわけて第１の加算値出力手段を
構成する３個の［ＡＤＤ３］１８に入力し、ライン毎で
加算値を求め、求めた１０ビットデータとなった加算値
３個を次段の第２の加算値出力手段を構成する［ＡＤＤ
３］１８に入力し、更に加算値を求め、求めた１２ビッ
トデータとなった加算値を、加算値シフト手段を構成す
る４ビットシフタ１９にて４ビットシフトし、３×３近
傍段階で近似的な平均値として出力する。
【０１１４】前述した実施例１〜実施例６と同様に、第
２の局所近傍処理手段の第２のディレイ素子直列体及び
２個のラッチ素子群にて２×２近傍の８ビットの画素デ
ータを取り出し、これらの２×２近傍の８ビット画素デ
ータをライン毎に２組にわけて第３の加算値出力手段を
構成する２個の［ＡＤＤ２］２０に入力し、ライン毎で
加算値を求め、求めた９ビットデータとなった加算値２
個を次段の第４の加算値出力手段を構成する［ＡＤＤ
２］２０に入力し、更に加算値を求め、求めた１０ビッ
トデータとなった加算値を、積算手段を構成する１６／
３６マルチプライヤ２１にて１６／３２倍にし、６×６
近傍段階で近似的な平均値として出力する。
【０１１５】次に、Ａ×Ｂ以上でＡ×Ｂに最も近い２の
べき乗を２nとするとき、Ａ×Ｂの局所近傍の加算値を
右へｎシフトすることで、Ａ×Ｂの局所近傍の加算値を
１／２n倍にする理由について説明する。
【０１１６】上記処理は、Ａ×Ｂの局所近傍の加算値を
１／２n倍する手段の入力画素データのビット数と出力
画素データのビット数を等しくすることを割り算器を使
用することなく実現するために行なう。
【０１１７】Ａ＝３、Ｂ＝３とするとき、Ａ×Ｂ以上で
Ａ×Ｂに最も近い２のべき乗を求めると、Ａ×Ｂ＝９、
２3＝８＜９＜２4＝１６より、２4＝１６が求まる。
【０１１８】従って、上記次段の［ＡＤＤ３］１８の出
力である１２ビットの加算値を、４ビットシフタ１９に
よって４ビット右へシフトすることによって１／１６倍
する。１２ビットの加算値を４ビット右へシフトする
と、整数部は８ビットとなる。ここで小数部は無視し、
整数部８ビットのみを、２×２近傍の８ビットのデータ
を生成する次段の第２の局所近傍処理手段へ入力する。
【０１１９】尚、上記４ビット右へシフトする手段は何
らロジック素子は不要である。［ＡＤＤ３］１８から出
力された１２ビットデータのうちの上位８ビットのみを
出力すれば、小数部は無視されるが４ビット右へシフト
したことになる。
【０１２０】尚、上記入力画素データのビット数と出力
画素データのビット数を等しくすることは前段の遅延素
子（第１のディレイ素子直列体及びラッチ素子群）と後
段の遅延素子（第２のディレイ素子直列体及びラッチ素
子群）のビット数を等しくさせ、同一のディレイ素子１
及びラッチ素子２を利用できるためである。
【０１２１】Ａ×Ｂの局所近傍の加算値を求める手段
（例、［ＡＤＤ３］１８）へ入力する画素数のビット数
をａとすると、画素データは０から２ａ−１となる。Ａ
×Ｂの局所近傍の加算値をＳとすると ０≦Ｓ≦（２a−１）×Ａ×Ｂ よって、Ａ×Ｂ以上でＡ×Ｂに最も近い２のべき乗を２
nとすると （０／２n）≦（Ｓ／２n）≦（（２a−１）／２n）×Ａ
×Ｂ が成りたつよって ０≦（Ｓ／２n）≦（（２a−１）／２n）×Ａ×Ｂ ≦（（２a−１）／２n）×２n＝２a−１ となる。従って、Ｓ／２nの整数部のビット数は最大ａ
ビットとなり、小数部を無視すればＳ／２nをａビット
で出力することができる。
【０１２２】次に、誤差について考察する。上記で無視
した小数部が誤差の原因となる。今、小数部はｎビット
として各データの誤差はｔjの値を持つとする。 （ただし、１≦ｊ≦（Ｍ／Ａ）×（Ｎ／Ｂ）） 故に ０≦ｔj≦Σi=1 n（１／２i） 故に ０≦Σj=1 Zｔj≦Σj=1 Z（Σi=1 n（１／２i）） ＝Σi=1 n（１／２i）Ｚ＜Ｚ ただし、Ｚ＝（Ｍ／Ａ）×（Ｎ／Ｂ）
【０１２３】従って、０≦Σj=1 Zｔj＜Ｚであること
より、前段の小数点以下を切り捨てることによって生じ
る誤差は（Ｍ／Ａ）×（Ｎ／Ｂ）より小さい値となる。
又、後段も小数点以下を切りすてれば、前・後段含めて
生じる誤差は （Ｍ／Ａ）×（Ｎ／Ｂ）＋１ より小さい値となる。
【０１２４】例えば、この実施例では、Ｍ＝６、Ｎ＝
６、Ａ＝３、Ｂ＝３であるから、 （Ｍ／Ａ）×（Ｎ／Ｂ）＋１＝（６／３）×（６／３）＋１＝５ が誤差となり、８ビットの画素データであり、０〜２５
５の値を画素データがとりうることより、誤差は５／２
５６＝２．０％となる。この２．０％の誤差は実用レベ
ルでは十分小さいものである。ただし、（Ｍ／Ａ）×
（Ｎ／Ｂ）が大きくなるようなＭ，Ｎ，Ａ，Ｂの選択で
は誤差が大きくなるが、Ｍ，Ｎ，Ａ，Ｂの適当な選択を
行なえば実用レベルで、誤差はそれほど問題とならな
い。
【０１２５】次に、この実施例７の構成と従来例の構成
とを比較し、この実施例７の回路規模がどれくらい小さ
いかを考察する。図２８に示した従来例では６組の８ビ
ットもしくは１１ビットの加算をとる［ＡＤＤ６］３１
を７個使用するが、［ＡＤＤ６］３１は［ＡＤＤ２］２
０を５個で構成されているので、［ＡＤＤ２］２０を３
５個必要とした。
【０１２６】この実施例７では［ＡＤＤ３］１８が４
個、［ＡＤＤ２］２０が３個必要であり、［ＡＤＤ３］
１８は［ＡＤＤ２］２０が２個で構成されるため、結局 ［ＡＤＤ２］２０＝４×２＋３＝１１個 を必要とする。又、この実施例７の４ビット右へシフト
する４ビットシフタは１９は、実際には結線だけで特別
な素子は不要であり、１６／３６マルチプライヤ２１も
従来例の１／３６マルチプライヤと回路的にはほとんど
かわらない。
【０１２７】従って、この実施例７では ［ＡＤＤ２］２０ ＝１１個 ４ビットシフタ ＝ ０個 １６／３６マルチプライヤ＝ １個 ディレイ素子１ ＝ ５個 ラッチ素子２ ＝１７個 となり、従来例は ［ＡＤＤ２］２０ ＝３５個 １／３６マルチプライヤ ＝ １個 ディレイ素子１ ＝ ５個 ラッチ素子２ ＝３６個 にて構成され、図２１に示した従来例の場合、に比べて
回路規模が小さくなる。
【０１２８】実施例８．実施例１〜実施例７では、６×
６近傍を３×３近傍と２×２近傍にわけたが、近傍はＭ
×Ｎは任意に拡張でき、例えば、９×９近傍とし、９×
９近傍を３×３近傍と３×３近傍にわけた例も考えられ
る。また、Ｍ×ＮをＡ×Ｂ，（Ｃ／Ａ）（Ｄ／Ｂ），
（Ｍ／Ｃ）（Ｎ／Ｄ）のように２段階のみならず３段階
以上で細分してもよい。 例えば、６４×６４は４×
４，４×４，４×４に分けて考えることができる。
【０１２９】
【発明の効果】以上のように、第１〜第５、及び第９〜
第１１の発明によれば、対象画像における画素Ｓ１を略
中心とするＭ×Ｎ画素の局所近傍における最大値、最小
値及び中央値のいずれかを求めるに際し、Ｍの約数を
Ａ、Ｎの約数をＢとするとき、上記対象画像における各
画素Ｓ２を略中心とするＡ×Ｂ画素の局所近傍における
最大値、最小値及び中央値のいずれかを求めて上記画素
Ｓ２の局所近傍値とし、上記画素Ｓ１を略中心に、（Ｍ
／Ａ）×（Ｎ／Ｂ）の画素Ｓ２に対して、更に、上記局
所近傍値の最大値、最小値及び中央値のいずれかを求め
て上記画素Ｓ１を略中心とするＭ×Ｎ画素の局所近傍に
おける最大値、最小値及び中央値のいずれかとしたの
で、回路規模が小さく構成された安価なもの及び処理方
法が得られる効果がある。
【０１３０】また、第６〜第８の発明及び第１２の発明
によれば、対象画像における画素Ｓ１を略中心とするＭ
×Ｎ画素の局所近傍における平均値を求めるに際し、Ａ
がＭ、ＢがＮの約数であり、Ａ×Ｂ以上でＡ×Ｂに最も
近い２のべき乗数を２n とするとき、上記対象画像にお
ける各画素Ｓ２を略中心とするＡ×Ｂ画素の２進数の加
算値を求め、求めた上記加算値を１／２n 倍した値の整
数部を上記画素Ｓ２の局所近傍値とし、上記画素Ｓ１を
略中心に、（Ｍ／Ａ）×（Ｎ／Ｂ）の画素Ｓ２に対し
て、更に、上記局所近傍値に対する２進数の加算値を求
め、求めた上記加算値を、２n ／（Ｍ×Ｎ）倍した値を
上記画素Ｓ１を略中心とするＭ×Ｎ画素の局所近傍にお
ける平均値とたので、回路規模が小さく構成された安価
なもの及び処理方法が得られる効果がある。
【図面の簡単な説明】
【図１】第１〜第３、及び第９〜第１１の発明の一実施
例による画像処理装置及び画像処理方法（６×６近傍の
最大値算出）の構成を示すブロック図である。
【図２】３組の８ビット画素データの最大値を算出する
手段の構成を示すブロック図である。
【図３】第１〜第３、及び第９〜第１１の発明の別の実
施例による画像処理装置及び画像処理方法（６×６近傍
の最小値算出）の構成を示すブロック図である。
【図４】３組の８ビット画素データの最小値を算出する
手段の構成を示すブロック図である。
【図５】第４〜第５の発明の一実施例による画像処理装
置及び画像処理方法（６×６近傍の近似的中央値算出）
の構成を示すブロック図である。
【図６】９組の８ビット画素データより最小値を削除
し、８組の８ビット画素データを算出する手段の構成を
示すブロック図である。
【図７】３組の８ビット画素データより最小値と、最小
値以外を判別可能に算出する手段の構成を示すブロック
図である。
【図８】３組の８ビット画素データより、最小値以外の
２組の８ビット画素データを算出する手段の構成を示す
ブロック図である。
【図９】２組の８ビット画素データの最大値と最小値を
判別可能に算出する手段の構成を示すブロック図であ
る。
【図１０】第１〜第３、及び第９〜第１１の発明の別の
実施例による画像処理装置及び画像処理方法（６×６近
傍近似的中央値算出）の構成を示すブロック図である。
【図１１】３組の８ビット画素データより、中央値を算
出する手段の構成を示すブロック図である。
【図１２】第１〜第５、及び第９〜第１１の発明の別の
実施例による画像処理装置及び画像処理方法（６×６近
傍近似的中央値算出）の構成を示すブロック図である。
【図１３】第１〜第５、及び第９〜第１１の発明の別の
実施例による画像処理装置及び画像処理方法（６×６近
傍近似的中央値算出）の構成を示すブロック図である。
【図１４】第６〜第８、及び第１２の発明の一実施例に
よる画像処理装置及び画像処理方法（６×６近傍の平均
値算出）の構成を示すブロック図である。
【図１５】１４×１４のソース画像全画素について、６
×６近傍を３×３近傍画素に分割し、３×３個の最大値
を求める概念図である。
【図１６】３×３画素の最大値画像よりｇ1，ｇ2，
ｇi，ｇi+1の２×２近傍を取りだし、その最大値ｆを算
出し、デスティネーション画像を生成する概念図であ
る。
【図１７】従来の画像処理装置及び画像処理方法（６×
６近傍の最大値算出）の構成を示すブロック図である。
【図１８】６組の８ビット画素データの最大値を算出す
る手段の構成を示すブロック図である。
【図１９】従来の画像処理装置及び画像処理方法（６×
６近傍の最小値算出）の構成を示すブロック図である。
【図２０】６組の８ビット画素データの最小値を算出す
る手段の構成を示すブロック図である。
【図２１】従来の画像処理装置及び画像処理方法（６×
６近傍の中央値算出）の構成を示すブロック図である。
【図２２】３６組の８ビット画素データより、最小値以
外の３５組の８ビット画素データを算出する手段、及び
３５組の８ビット画素データより、最小値以外の３４組
の８ビット画素データを算出する手段の構成を示すブロ
ック図である。
【図２３】１９組の８ビット画素データより、最小値を
算出する手段の構成を示すブロック図である。
【図２４】４組の８ビット画素データより、最小値を算
出する手段の構成を示すブロック図である。
【図２５】６組の８ビット画素データより、最小値と最
小値以外の５組の８ビット画素データを判別可能に算出
する手段の構成を示すブロック図である。
【図２６】６組の８ビット画素データより、最小値以外
の５組の８ビット画素データを算出する手段の構成を示
すブロック図である。
【図２７】５組の８ビット画素データより、最小値と最
小値以外の４組の８ビット画素データを判別可能に算出
する手段の構成を示すブロック図である。
【図２８】従来の画像処理装置及び画像処理方法（６×
６近傍の平均値算出）の構成を示すブロック図である。
【図２９】６組の８ビット画素データの加算値を算出す
る手段の構成を示すブロック図である。
【図３０】１４×１４のソース画像全画素について、６
×６近傍画素の最大値を求めるデスティネーション画像
を生成する概念図である。
【図３１】図２１記載の従来の画像処理装置（６×６近
傍の中央値算出）の構成要素の必要数を示す図表であ
る。
【符号の説明】
１ ディレイ素子 ２ ラッチ素子 ３ ２組の８ビット画素データの最大値を算出する手段
［ＭＡＸ２］ ４ ３組の８ビット画素データの最大値を算出する手段
［ＭＡＸ３］ ５ ２組の８ビット画素データの最小値を算出する手段
［ＭＩＮ２］ ６ ３組の８ビット画素データの最小値を算出する手段
［ＭＩＮ３］ １６ ３組の８ビット画素データの中央値を算出する手
段［ＭＥＤ３］ １７ ２組の８ビット画素データの中央値を算出する手
段［ＭＥＤ２］ １８ ３組の８ビット画素データの加算値を算出する手
段［ＡＤＤ３］ １９ ４ビットシフタ ２０ ２組の８ビット画素データの加算値を算出する手
段［ＡＤＤ２］ ２１ １６／３６マルチプライヤ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 対象画像における画素Ｓ１を略中心とす
    るＭ×Ｎ画素の局所近傍における最大値、最小値及び疑
    似的な中央値のいずれかを求め、上記画素Ｓ１の局所近
    傍値とする画像処理装置において、Ｍの約数をＡ、Ｎの
    約数をＢとするとき、上記対象画像における各画素Ｓ２
    を略中心とするＡ×Ｂ画素の局所近傍における最大値、
    最小値及び中央値のいずれかを求めて上記画素Ｓ２の局
    所近傍値とする第１の局所近傍処理手段と、上記画素Ｓ
    １を略中心に、横列においてＭ−Ａ＋１画素の範囲にて
    両端を含み対称にＭ／Ａ個の座標位置を、縦列において
    Ｎ−Ｂ＋１画素の範囲にて両端を含み対称にＮ／Ｂ個の
    座標位置を選定し、これらの座標位置の交点に位置する
    （Ｍ／Ａ）×（Ｎ／Ｂ）の画素Ｓ２に対して、上記第１
    の局所近傍処理手段にて得られた局所近傍値の最大値、
    最小値及び中央値のいずれかを求めて上記画素Ｓ１を略
    中心とするＭ×Ｎ画素の局所近傍における最大値、最小
    値及び疑似的な中央値のいずれかとする第２の局所近傍
    処理手段とを備えた画像処理装置。
  2. 【請求項２】 第１の局所近傍処理手段は、直列に接続
    され、シリアルに入力される上記対称画像の画素データ
    を横列単位で遅延させるＢ−１個のディレイ素子からな
    る第１のディレイ素子直列体と、直列接続され、同一横
    列における上記画素デ−タを順番にラッチする各Ａ個も
    しくはＡ−１個のラッチ素子からなり、上記第１のディ
    レイ素子直列体の両端及び各接続点に接続されたＢ組の
    ラッチ素子群と、上記Ｂ組のラッチ素子群における、上
    記直列接続されたＡ個のラッチ素子の各出力、もしくは
    Ａ−１個のラッチ素子の各出力と共に上記第１のディレ
    イ素子直列体側ラッチ素子への入力の分岐を並列に入力
    し、このＡ個の入力のうち最大値、最小値もしくは中央
    値を出力するＢ個の第１の最大値、最小値もしくは中央
    値出力手段と、上記Ｂ個の第１の最大値、最小値もしく
    は中央値出力手段の出力を並列に入力し、このＢ個の入
    力のうちの最大値、最小値もしくは中央値を上記画素Ｓ
    ２のＡ× Ｂ画素の局所近傍における最大値、最小値も
    しくは中央値として出力する第２の最大値、最小値もし
    くは中央値出力手段とを備えたことを特徴とする請求項
    １記載の画像処理装置。
  3. 【請求項３】 第２の局所近傍処理手段は、直列に接続
    され、第１の局所近傍処理手段からシリアルに入力され
    る対称画像の画素データを横列単位で遅延させるＮ−Ｂ
    個のディレイ素子からなる第２のディレイ素子直列体
    と、直列接続され、同一横列における上記画素データを
    順番にラッチする各Ｍ−Ａ＋１個もしくはＭ−Ａ個のラ
    ッチ素子からなり、上記第２の直列ディレイ素子直列体
    の両端に、もしくは上記両端を含み対称に上記ディレイ
    素子の接続点に接続されたＮ／Ｂ組のラッチ素子群と、
    直列接続された上記Ｍ−Ａ＋１個のラッチ素子の出力の
    うち、もしくは上記Ｍ−Ａ個のラッチ素子の出力と共に
    上記第１のディレイ素子直列体側ラッチ素子への入力の
    分岐を含めた出力のうち、両端の、もしくは上記両端を
    含み対称な位置からの出力をＭ／Ａ個並列に入力し、上
    記Ｍ／Ａ個の入力のうち最大値、最小値もしくは中央値
    を出力する第３の最大値、最小値もしくは中央値出力手
    段と、上記Ｎ／Ｂ組のラッチ素子群の各々に対応する上
    記Ｎ／Ｂ個の第３の最大値、最小値もしくは中央値出力
    手段の出力を並列に入力し、このＮ／Ｂ個の入力のうち
    の最大値、最小値もしくは中央値を出力する第４の最大
    値、最小値もしくは中央値出力手段とを備えたことを特
    徴とする請求項１記載の画像処理装置。
  4. 【請求項４】 第１の局所近傍処理手段は、直列に接続
    され、シリアルに入力される上記対称画像の画素データ
    を横列単位で遅延させるＢ−１個のディレイ素子からな
    る第１のディレイ素子直列体と、直列接続され、同一横
    列における上記画素データを順番にラッチする各Ａ個も
    しくはＡ−１個のラッチ素子からなり、上記第１のディ
    レイ素子直列体の両端及び各接続点に接続されたＢ組の
    ラッチ素子群と、上記Ｂ組のラッチ素子群における、上
    記直列接続されたＡ個のラッチ素子の各出力、もしくは
    Ａ−１個のラッチ素子の各出力と共に上記第１のディレ
    イ素子直列体側ラッチ素子への入力の分岐を並列に入力
    し、このＡ×Ｂ個の入力画素データのうち最小値を順番
    に削除して残りの画素データを出力する（Ａ×Ｂ−１）
    ／２段からなる第１の最小値削除手段と、上記第１の最
    小値削除手段が出力する（Ａ×Ｂ＋１）／２の画素デー
    タを入力し、この入力のうちの最小値を上記画素Ｓ２の
    Ａ×Ｂ画素の局所近傍における中央値として出力する第
    ５の最小値出力手段とを備えたことを特徴とする請求項
    １記載の画像処理装置。
  5. 【請求項５】 第２の局所近傍処理手段は、直列に接続
    され、第１の局所近傍処理手段からシリアルに入力され
    る対称画像の画素データを横列単位で遅延させるＮ−Ｂ
    個のディレイ素子からなる第２のディレイ素子直列体
    と、直列接続され、同一横列における上記画素データを
    順番にラッチする各Ｍ−Ａ＋１個もしくはＭ−Ａ個のラ
    ッチ素子からなり、上記第２の直列ディレイ素子直列体
    の両端に、もしくは上記両端を含み対称に上記ディレイ
    素子の接続点に接続されたＮ／Ｂ組のラッチ素子群と、
    直列接続された上記Ｍ−Ａ＋１個のラッチ素子の出力の
    うち、もしくは上記Ｍ−Ａ個のラッチ素子の出力と共に
    上記第１のディレイ素子直列体側ラッチ素子への入力の
    分岐を含めた出力のうち、両端の、もしくは上記両端を
    含み対称な位置からの出力をＭ／Ａ個並列に入力し、
    （Ｍ／Ａ）×（Ｎ／Ｂ）個の入力のうち最小値を順番に
    削除して残りの画素データを出力する（（Ｍ／Ａ）×
    （Ｎ／Ｂ）−１）／２段からなる第２の最小値削除手段
    と、上記第２の最小値削除手段が出力する（（Ｍ／Ａ）
    ×（Ｎ／Ｂ）＋１）／２の画素データを入力し、この入
    力のうちの最小値を上記画素Ｓ１のＭ×Ｎ画素の局所近
    傍における疑似的な中央値として出力する第６の最小値
    出力手段とを備えたことを特徴とする請求項１記載の画
    像処理装置。
  6. 【請求項６】 対象画像における画素Ｓ１を略中心とす
    るＭ×Ｎ画素の局所近傍における平均値を求め、上記画
    素Ｓ１の局所近傍値とする画像処理装置において、Ａが
    Ｍ、ＢがＮの約数であり、Ａ×Ｂ以上でＡ×Ｂに最も近
    い２のべき乗数を２n とするとき、上記対象画像におけ
    る各画素Ｓ２を略中心とするＡ×Ｂ画素の局所近傍のう
    ち、Ｂ個のＡ×１画素に対する２進数の加算値を求め、
    求めた上記Ｂ個の加算値を更に加算後、１／２n 倍した
    値の整数部を上記画素Ｓ２の局所近傍値とする第１の局
    所近傍処理手段と、上記画素Ｓ１を略中心に、横列にお
    いてＭ−Ａ＋１画素の範囲にて両端を含み対称にＭ／Ａ
    個の座標位置を、縦列においてＮ−Ｂ＋１画素の範囲に
    て両端を含み対称にＮ／Ｂ個の座標位置を選定し、これ
    らの座標位置の交点に位置する（Ｍ／Ａ）×（Ｎ／Ｂ）
    の画素Ｓ２に対して、上記第１の局所近傍処理手段にて
    得られた上記画素Ｓ２の（Ｎ／Ｂ）個の（Ｍ／Ａ）×１
    画素に対する２進数の加算値を求め、求めた上記（Ｎ／
    Ｂ）個の加算値を更に加算後、２n ／（Ｍ×Ｎ）倍した
    値を上記画素Ｓ１を略中心とするＭ×Ｎ画素の局所近傍
    における平均値とする第２の局所近傍処理手段とを備え
    た画像処理装置。
  7. 【請求項７】 第１の局所近傍処理手段は、直列に接続
    され、シリアルに入力される上記対称画像の画素データ
    を横列単位で遅延させるＢ−１個のディレイ素子からな
    る第１のディレイ素子直列体と、直列接続され、同一横
    列における上記画素データを順番にラッチする各Ａ個も
    しくはＡ−１個のラッチ素子からなり、上記第１のディ
    レイ素子直列体の両端及び各接続点に接続されたＢ組の
    ラッチ素子群と、上記Ｂ組のラッチ素子群における、上
    記直列接続されたＡ個のラッチ素子の各出力、もしくは
    Ａ−１個のラッチ素子の各出力と共に上記第１のディレ
    イ素子直列体側ラッチ素子への入力の分岐を並列に入力
    し、このＡ個の入力を加算した２進数の加算値を出力す
    るＢ個の第１の加算値出力手段と、上記Ｂ個の第１の加
    算値出力手段の出力を並列に入力し、このＢ個の入力を
    加算した２進数の加算値を出力する第２の加算値出力手
    段と、上記第２の加算値出力手段が出力する２進数の加
    算値を略１／２n 倍にすべくｎ桁シフトしてその整数部
    を上記画素Ｓ２のＡ×Ｂ画素の局所近傍における平均値
    として出力する加算値シフト手段とを備えたことを特徴
    とする請求項６記載の画像処理装置。
  8. 【請求項８】 第２の局所近傍処理手段は、直列に接続
    され、第１の局所近傍処理手段からシリアルに入力され
    る対称画像の画素データを横列単位で遅延させるＮ−Ｂ
    個のディレイ素子からなる第２のディレイ素子直列体
    と、直列接続され、同一横列における上記画素データを
    順番にラッチする各Ｍ−Ａ＋１個もしくはＭ−Ａ個のラ
    ッチ素子からなり、上記第２の直列ディレイ素子直列体
    の両端に、もしくは上記両端を含み対称に上記ディレイ
    素子の接続点に接続されたＮ／Ｂ組のラッチ素子群と、
    直列接続された上記Ｍ−Ａ＋１個のラッチ素子の出力の
    うち、もしくは上記Ｍ−Ａ個のラッチ素子の出力と共に
    上記第１のディレイ素子直列体側ラッチ素子への入力の
    分岐を含めた出力のうち、両端の、もしくは上記両端を
    含み対称な位置からの出力をＭ／Ａ個並列に入力し、加
    算して２進数の加算値を出力するＮ／Ｂ組の第３の加算
    値出力手段と、上記Ｎ／Ｂ組の第３の加算値出力手段の
    出力を並列に入力し、このＮ／Ｂ個の入力を加算した２
    進数の加算値を出力する第４の加算値出力手段と、上記
    第４の加算値出力手段が出力する２進数の加算値を２n
    ／（Ｍ×Ｎ）倍にする積算手段とを備えたことを特徴と
    する請求項６記載の画像処理装置。
  9. 【請求項９】 対象画像における画素Ｓ１を略中心とす
    るＭ×Ｎ画素の局所近傍における最大値、最小値及び疑
    似的な中央値のいずれかを求めるに際し、ＡがＭの、Ｂ
    がＮの約数であるとき、上記対象画像における各画素Ｓ
    ２を略中心とするＡ×Ｂ画素の局所近傍における最大
    値、最小値及び中央値のいずれかを求めて上記画素Ｓ２
    の局所近傍値とする段階と、上記画素Ｓ１を略中心に、
    横列において、Ｍ−Ａ＋１画素の範囲にて両端を含み対
    称にＭ／Ａ個の座標位置を選定し、かつ、縦列におい
    て、Ｎ−Ｂ＋１画素の範囲にて両端を含み対称にＮ／Ｂ
    個の座標位置を選定する段階と、選定された上記横列及
    び縦列の座標位置の交点に位置する画素Ｓ２として（Ｍ
    ／Ａ）×（Ｎ／Ｂ）画素を選定する段階と、選定された
    上記（Ｍ／Ａ）×（Ｎ／Ｂ）画素に対する局所近傍値の
    最大値、最小値及び中央値のいずれかを求め、上記画素
    Ｓ１を略中心とするＭ×Ｎ画素の局所近傍における最大
    値、最小値及び疑似的な中央値のいずれかとする段階と
    からなることを特徴とする画像処理方法。
  10. 【請求項１０】 対象画像における画素Ｓ１を略中心と
    するＭ×Ｎ画素の局所近傍における擬似的な中央値を求
    めるに際し、上記対象画像における各画素Ｓ２を略中心
    とするＡ×Ｂ画素の局所近傍における中央値を求めて上
    記画素Ｓ２の値とする段階の代わりに、上記対象画像に
    おける各画素Ｓ２を略中心とするＡ×Ｂ画素の局所近傍
    のうち、Ｂ個のＡ×１画素に対するＢ個の中央値を求
    め、求めた上記Ｂ個の中央値群の中央値を上記画素Ｓ２
    の局所近傍値とする段階からなることを特徴とする請求
    項９記載の画像処理方法。
  11. 【請求項１１】 対象画像における画素Ｓ１を略中心と
    するＭ×Ｎ画素の局所近傍における擬似的な中央値を求
    めるに際し、選定された画素Ｓ２の（Ｍ／Ａ）×（Ｎ／
    Ｂ）画素における中央値を求め、上記画素Ｓ１を略中心
    とするＭ×Ｎ画素の局所近傍における擬似的な中央値と
    する段階の代わりに、選定された上記画素Ｓ２につい
    て、（Ｍ／Ａ）×１画素に対する（Ｎ／Ｂ）個の中央値
    を求め、この（Ｎ／Ｂ）個の中央値群の中央値を上記画
    素Ｓ１を略中心とするＭ×Ｎ画素の局所近傍における擬
    似的な中央値とする段階からなることを特徴とする請求
    項９及び請求項１０記載の画像処理方法。
  12. 【請求項１２】 対象画像における画素Ｓ１を略中心と
    するＭ×Ｎ画素の局所近傍における平均値を求めるに際
    し、ＡがＭ、ＢがＮの約数であり、Ａ×Ｂ以上でＡ×Ｂ
    に最も近い２のべき乗数を２n とするとき、上記対象画
    像における各画素Ｓ２を略中心とするＡ×Ｂ画素の局所
    近傍における加算値を求める段階と、求めた上記加算値
    を１／２n 倍してその整数部を上記画素Ｓ２の局所近傍
    値とする段階と、上記画素Ｓ１を略中心に、横列におい
    て、Ｍ−Ａ＋１画素の範囲にて両端を含み対称にＭ／Ａ
    個の座標位置を選定し、かつ、縦列において、Ｎ−Ｂ＋
    １画素の範囲にて両端を含み対称にＮ／Ｂ個の座標位置
    を選定する段階と、選定された上記横列及び縦列の座標
    位置の交点に位置する画素Ｓ２として（Ｍ／Ａ）×（Ｎ
    ／Ｂ）画素を選定する段階と、選定された上記（Ｍ／
    Ａ）×（Ｎ／Ｂ）画素における局所近傍値の加算値を求
    め、この加算値を２n ／（Ｍ×Ｎ）倍して上記画素Ｓ１
    を略中心とするＭ×Ｎ画素の局所近傍における平均値と
    する段階とからなることを特徴とする画像処理方法。
JP25211891A 1991-09-30 1991-09-30 画像処理装置及び画像処理方法 Pending JPH0591320A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP25211891A JPH0591320A (ja) 1991-09-30 1991-09-30 画像処理装置及び画像処理方法
EP92116739A EP0535639A2 (en) 1991-09-30 1992-09-30 Method and apparatus for image processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25211891A JPH0591320A (ja) 1991-09-30 1991-09-30 画像処理装置及び画像処理方法

Publications (1)

Publication Number Publication Date
JPH0591320A true JPH0591320A (ja) 1993-04-09

Family

ID=17232728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25211891A Pending JPH0591320A (ja) 1991-09-30 1991-09-30 画像処理装置及び画像処理方法

Country Status (2)

Country Link
EP (1) EP0535639A2 (ja)
JP (1) JPH0591320A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013957A (ja) * 2005-06-30 2007-01-18 Xerox Corp 画像形成装置較正に用いるために走査パッチを処理する方法及びシステム
KR20220001444U (ko) 2020-12-14 2022-06-21 대한민국(농촌진흥청장) 심리치유용 누에 돌보기 키트

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174514A (en) * 1976-11-15 1979-11-13 Environmental Research Institute Of Michigan Parallel partitioned serial neighborhood processors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013957A (ja) * 2005-06-30 2007-01-18 Xerox Corp 画像形成装置較正に用いるために走査パッチを処理する方法及びシステム
JP4511497B2 (ja) * 2005-06-30 2010-07-28 ゼロックス コーポレイション 画像形成装置較正に用いるために走査パッチを処理する方法及びシステム
US8203768B2 (en) 2005-06-30 2012-06-19 Xerox Corporaiton Method and system for processing scanned patches for use in imaging device calibration
KR20220001444U (ko) 2020-12-14 2022-06-21 대한민국(농촌진흥청장) 심리치유용 누에 돌보기 키트

Also Published As

Publication number Publication date
EP0535639A2 (en) 1993-04-07
EP0535639A3 (ja) 1994-01-19

Similar Documents

Publication Publication Date Title
JPH09510805A (ja) 高速アダマール変換を行う方法およびその装置
US9513870B2 (en) Modulo9 and modulo7 operation on unsigned binary numbers
KR100298327B1 (ko) 고속 컨벌루션 처리 방법 및 그 장치
US5177703A (en) Division circuit using higher radices
US7522190B2 (en) Image detection processing device for calculating the moments of image data
JPH0591320A (ja) 画像処理装置及び画像処理方法
US7046821B2 (en) Image detection processor
JPH05258054A (ja) ２次元デジタルフィルタを実現するための装置
US6731820B2 (en) Image filter circuit and image filtering method
US6742008B2 (en) Accurate and cost effective linear interpolators
JPH10509011A (ja) 改良されたディジタルフィルタ
US4933978A (en) Method and apparatus for determining the value of a sample in the mth position of an ordered list of a plurality of samples
JP3209420B2 (ja) 畳み込み処理方法及び装置
JP3049962B2 (ja) スタックフィルタ
JP3123060B2 (ja) ディジタル演算回路
JPH06318149A (ja) ディジタル積分回路装置
KR0154792B1 (ko) 비트 시리얼 기법을 이용한 미분기
Revathy et al. A regular and improved representation for signed digit constant vector multiplication
JP2699358B2 (ja) デコーダ回路
JP2002344757A (ja) 色補間方法及び色補間装置
SU1688239A1 (ru) Устройство дл делени дес тичных чисел
JPH03206569A (ja) 画像処理回路
KR960012599B1 (ko) 디지탈 색 공간 변환 회로
JPH06301711A (ja) 高速アダマール変換器
Muralikrishnan et al. An Efficient VLSI Architecture For Removal Of Impulse Noise In Image Using Edge Preserving Filter