JPH0590344A - Tab用テープキヤリア - Google Patents

Tab用テープキヤリア

Info

Publication number
JPH0590344A
JPH0590344A JP24551491A JP24551491A JPH0590344A JP H0590344 A JPH0590344 A JP H0590344A JP 24551491 A JP24551491 A JP 24551491A JP 24551491 A JP24551491 A JP 24551491A JP H0590344 A JPH0590344 A JP H0590344A
Authority
JP
Japan
Prior art keywords
layer
tape carrier
tab tape
chip
layer tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24551491A
Other languages
English (en)
Inventor
Mamoru Onda
田 護 御
Masaharu Takagi
城 正 治 高
Kenji Yamaguchi
口 健 司 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP24551491A priority Critical patent/JPH0590344A/ja
Publication of JPH0590344A publication Critical patent/JPH0590344A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 PCBの実装および電気的接続のチェックが
容易であり、かつ電気特性および量産性にすぐれたTA
B用テープキャリアを提供する。 【構成】 3層TABテープキャリアとその上に少なく
とも2層TABテープキャリアとを積み重ねた構造であ
り、チップを搭載するTAB用テープキャリアであっ
て、前記3層TABテープキャリアは、少なくとも導体
層と接着剤とアウターリードボンディングホールを有す
る絶縁層とで構成され、前記2層TABテープキャリア
は、少なくとも複数の導体層と絶縁層とで構成され、前
記複数の導体層はバイアホールを通してその下端が前記
3層TABテープキャリアの導体層と電気的に接続さ
れ、その上端には前記チップと電気的に接続されるバン
プパッドを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、TAB用テープキャリ
アに関する。
【0002】
【従来の技術】TAB(Tape Automated Bonding)は、イ
ンナーリードの多ピン、狭ピッチ化;薄型、軽量化;曲
げ配線構造等の特徴を有するため用途が拡大している。
【0003】一般的なTABテープの種類としては、1
層、2層および3層のTABテープがある。2層TAB
テープは、一般にポリイミド系ベースフィルムと銅パタ
ーンとで構成され、3層TABテープはポリイミド系等
のベースフィルムと銅パターンとの間にエポキシ系等の
接着剤層を有する。
【0004】特に、3層TABテープは、フィルムを金
型により抜き加工できる、ベースフィルムを用途に合わ
せて選定できるなどの特徴がある。
【0005】TABテープキャリアの上記特長から種々
の用途に合わせて種々の構造のTABが開発されてい
る。
【0006】さらに最近では多層配線技術が進み、本格
的な多層化時代に入り、これらに関する提案が多くなさ
れている。例えば、3M社のエリアアレイTAB構造と
して、導体層と絶縁層とを積み重ねた多層エリアTAB
が知られている。
【0007】この方法は、多層配線化により配線密度を
向上できるので将来有望視されている超高密度基板配線
技術である。
【0008】
【発明が解決しようとする課題】ところで、前記多層エ
リアTABは、下記のような問題点があるため、未だ実
用段階に到っていない。 (1)チップの前面(エリア)にバンプを配列する構造
となっているため、中心部のバンプと基板の電気的接続
が確実に行われているかどうかの観察が構造上むずかし
いためこの懸念が常に存在している。 (2)チップのバンプと基板との接続を検査する手法が
ない(外周部のバンプは光学的にチェックできるが、中
心部へ行くほどチェックは非常にむずかしくなる)。 (3)基板へのTABの接続にもバンプ方式を採用して
いるが、アウターリードボンディング(OLB)が非常
にむずかしい。 (4)ポリイミドワニスコート法の積み上げ方式なので
TABテープ全体が非常に薄く、プリント配線板(PC
B)等の実装基板への取付けがむずかしい。 (5)OLBバンプの形成が必要で高価となる。 (6)OLBがバンプ方式のため、通常のPCBに実装
ができない。OLBバンプを受けるパッド座標を持つ特
別のPCB設計が必要となる。
【0009】本発明は、前記した従来技術の欠点を解消
し、PCBの実装および電気的接続のチェックが容易で
あり、かつ電気特性および量産性にすぐれたTAB用テ
ープキャリアを提供することを目的としている。
【0010】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、3層TABテープキャリアとその上
に少なくとも2層TABテープキャリアとを積み重ねた
構造であり、チップを搭載するTAB用テープキャリア
であって、前記3層TABテープキャリアは、少なくと
も導体層と接着剤とアウターリードボンディングホール
を有する絶縁層とで構成され、前記2層TABテープキ
ャリアは、少なくとも複数の導体層と絶縁層とで構成さ
れ、前記複数の導体層はバイアホールを通してその下端
が前記3層TABテープキャリアの導体層と電気的に接
続され、その上端には前記チップと電気的に接続される
バンプパッドを有するTAB用テープキャリアが提供さ
れる。
【0011】前記バンプパッドは、前記チップのバンプ
に対向しその外周に1〜3列に配列されるのが好まし
い。
【0012】以下に本発明を図面を参照しながらさらに
詳細に説明する。図1は本発明のTABテープキャリア
の1例を示す部分断面図であり、図2はその分解斜視図
である。図2は4方向の配線のうち3方向の配線を省略
して示してある。
【0013】本発明のTABテープキャリアの特長は、
(1)搭載するチップ1の外周部のみにバンプ2配列を
持ち、かつOLB6をOLBホール12を用いておこな
う構造であること、(2)最下層を3層TAB(接着剤
有り)構造とし、その上層にポリイミドワニスと銅蒸着
層とで多層配線を形成させた構造、すなわち3層TAB
3と2層TAB4の組み合せ構造のTABテープキャリ
アであること、にある。
【0014】すなわち、本発明のTABテープキャリア
は、大きく別けて接着剤5を持つ3層TABテープキャ
リア3と接着剤のない2層TABテープキャリア4の2
つの要素により構成される。
【0015】ここで、注意すべきことは、「3層TAB
テープキャリア」の「3層」とは、導体と接着剤と絶縁
体の3層により1配線層を形成する構造を意味し、「2
層TABテープキャリア」の「2層」とは、前記「3
層」から接着剤を除いた2層により1配線層を形成する
構造を意味する。一般に導体層の数を表わす「2層配線
TABテープキャリア」、「3層配線TABテープキャ
リア」等を混同してはならないということである。
【0016】図1、2では「2層TABテープキャリ
ア」4は、「2層配線」の場合を示している。
【0017】本発明において3層TABテープキャリア
3は「1層配線」の場合を示しているがこれに限るもの
ではない。図では絶縁体17の表面に接着剤5で導体層
であるアウターリード6を貼着けている。
【0018】この絶縁体17は、厚さ約75μmのポリ
イミドフィルム等の高耐熱性絶縁フィルムを代表的に挙
げることができ、所定位置(図2では4か所)にOLB
ホール12を有する。
【0019】接着剤5としては120℃の空気中で貼付
け可能な厚さ約20μmのエポキシ系接着剤を代表的に
挙げることができる。
【0020】アウターリード6としては、厚さ35μm
程度の圧延銅箔、電解銅箔等をエッチング加工した銅箔
パターンを代表的に挙げることができる。この銅箔パタ
ーンの一部は前記絶縁体17のOLBホール12上に橋
渡し状に形成されている。本発明のこのような構成によ
りOLBホール12を通して従来技術によりPCBの実
装が容易にできる。13は送り穴である。
【0021】一方、前記3層TABテープキャリア3の
上部には2層TABテープキャリア4(図では2層配線
の場合を示す)の下面が前記接着剤5により貼付けられ
ている。以下3層配線の場合で説明するがこれに限るも
のではない。
【0022】この2層TABテープキャリア4は、下面
から上面に向かって第1層目、第2層目および第3層目
の各絶縁膜7、8、9が形成され、前記各絶縁膜7、
8、9間には、テープキャリア3上面のLSIチップ1
搭載時のバンプ2と接合する部分から3層TABテープ
キャリア3のアウターリード6まで、それぞれ絶縁膜
7、8間には第1層目バイアホール16(連結ホー
ル)、絶縁膜8、9間には第2層目バイアホール15
(連結ホール)が設けられている。
【0023】前記絶縁膜7、8、9は、例えばスクリー
ン印刷が可能なレジストインク(例えばエポキシ系ソル
ダーレジスト印刷インク)やポリイミド系のスクリーン
印刷インクによるスクリーン印刷、または感光性のエポ
キシ系、ポリイミド系レジストインクによるスタンプ印
刷(オフセットスタンプ)により形成できる。
【0024】前記各バイアホール15、16の径は前記
スクリーン印刷では0.1mmφが下限であるが、前記
感光性のスタンプ印刷では0.1mmφ以下に形成する
ことが可能である。
【0025】前記絶縁膜7および8の上部には、例えば
蒸着法等による銅の導体層10、11およびホトエッチ
ング法による導体パターン10a、11aを有する。ま
た、各バイアホール15、16の内面にも同様の蒸着処
理が施され、それぞれ前記3層TABテープキャリア3
の銅箔パターン6(アウターリード)と電気的に結線さ
れている。
【0026】前記2層TABテープキャリア4の最上面
には、チップ1側のバンプ2に対抗してバイアホール1
5、16の一端が開口しており、この開口端19には、
例えば銅蒸着とホトエッチングによるバンプパッド18
が形成されている。パンブパッド18のトップメタライ
ズとしてはバンプ2の半田との濡れ性にすぐれたAu等
の薄めっきを施すのが好ましい。また、パッド18はチ
ップの外周に1〜3列に配列することができる。
【0027】なお、チップ1接続前に、プレス金型によ
りチップ直下ホール14を開口させれば、容易に内側
(チップ直下ホール14側)から工学的に接続点検がで
き、非常に信頼性を向上させることができる。20はL
SIテストパッドである。
【0028】次に、本発明のTAB用テープキャリアの
製造方法の1例を説明する。まず、3層TABテープキ
ャリア3を通常の量産装置によって製造する。すなわ
ち、送り穴13、OLBホール12等を接着剤層5を持
つ絶縁フィルム17に金型加工により加工させ、次に接
着剤層5の上部全面に銅箔を貼付ける。
【0029】接着剤層5としてはエポキシ系接着剤等を
用い絶縁フィルム17にはポリイミド等のフィルムを用
いる。銅箔には圧延銅箔、電解銅箔等を用いる。接着剤
層5の厚さは20μm、絶縁フィルム17は75μmと
し、後加工工程に耐える十分な強度を保有するものを用
いる。
【0030】次に、通常のホトエッチング加工プロセス
を通して、銅箔パターン6を形成させる。銅箔パターン
の一部はOLBホール12の開口部上に橋渡し状に形成
される。
【0031】次に、3層配線の場合の2層TABテープ
キャリア4の製法の1例を説明する。まず、スクリーン
印刷が可能なレジストインクを用いて、第1層の絶縁膜
7を印刷形成する。ポリイミド系のスクリーン印刷イン
クも使用できるが、この場合は硬化温度が高いので、3
層TABテープキャリア3の接着剤5もポリイミド系を
用いるのが好ましい。また、感光性のエポキシ系、ポリ
イミド系のレジストインクの使用も可能であるが、この
場合は塗布方法として、スタンプ印刷(オフセットスタ
ンプ)法により第1層目絶縁膜7を形成する。感光性の
場合は、塗布後にホトプロセスにより層間の連結ホール
15、16(バイアホール)を形成できるので、0.1
mmφ以下のバイアホールが作れる特長がある。
【0032】第1層目の絶縁膜7を形成後、その上部に
蒸着法により第1層目の導体層10を形成する。蒸発源
には、例えば銅を用いる。蒸着は3層TABテープキャ
リア3の部分には銅が付着しないように機械的なカバー
を施す。蒸着は第1層目絶縁層7の貫通バイアホール1
6の内部にも施される。その後ホトエッチング法により
第1層目の導体パターン10aを形成する。
【0033】次に、再び第2層目絶縁膜8を第1層目絶
縁膜7と同様に形成する。さらに、その上部に第2層目
導体層11を同様に蒸着して作り、同様にホトエッチン
グ法にて第2層目導体パターン11aを作成する。蒸着
は第2層目導体層11のバイアホール15の内部にもお
こなわれ、3層TABパターン6と電気的に結線され
る。
【0034】最終的に表面絶縁膜9を同様に印刷して、
絶縁膜形成を完了するが、前記2層TABテープキャリ
ア4の最上面にはチップ1側のバンプ2に対向してバイ
アホール15、16の一端が開口されており、この開口
端19にバンプパッド18を形成する。これも同様に銅
蒸着とホトエッチングにより形成する。パンプパッド1
8にはAuの薄めっきを施す。
【0035】
【実施例】以下に本発明を実施例に基づき具体的に説明
する。
【0036】(実施例1)図1、2に示すTABテープ
キャリアを下記条件で作成した。 (1)3層TABテープキャリア構成材料と構造 フィルム:75μmtポリイミドフィルム 接着剤 :エポキシ系 20μmt 銅箔貼付け後キュア温度160℃ 銅箔貼付け時ロール温度120℃ 銅箔 :35μmt無酸素銅圧延箔 寸法等 : パターン:ピン数400ピン(バンプ400個と連結で
きる) インナーリード内側ピッチ100μm、パターン幅 5
0μm OLB側ピッチ 0.3μm、パターン幅20
0μm キャリアテープ:70mm幅×30m長 パターンピッチ:47.5mm=10パーフォレーショ
ン(パーフォレーションピッチ=4.75mm) (2)2層TABテープキャリア構成材料と構造 層間絶縁膜:エポキシ系スクリーン印刷インク 10μ
m ベーク温度 160℃×4h 導体層 :銅蒸着膜 5μm 銅純度 99.99%Cu パターン幅 50μm ピッチ 200μm バイアホール径:120μmφ (3)バンプパッド 銅蒸着膜 :パッド径150μmφ、厚さ5μm トップメタライズ:Ni電気めっき 2μm Au電気めっき 1.5μm LSI側バンプ :半田パンプ100μmφ LSIチップ寸法:14.0mm角
【0037】(実施例2)実施例1において、2層TA
Bテープキャリアの層間絶縁膜に感光性ポリイミドを用
いた。この場合はバイアホール径を100μmφに小型
化にした。また、パターン幅を50μmと細くでき、パ
ターンピッチを100μmに狭ピッチ化できた。このた
め同じ400ピンのチップを搭載する時、チップを7.
0mm角に小型化を達成することができた。また、同じ
14.0mm角のチップを用いる場合、800ピンまで
多ピン化可能となることが判明した。3層TABテープ
キャリアのインナーリード側ピッチは50μmとなる
が、18μmの薄い銅箔を用いて製造した。
【0038】(実施例3)実施例1において2層TAB
テープキャリアの層間絶縁膜に非感光性のポリイミドワ
ニスを用いた。この場合はポリイミドワニスの上に耐あ
るかり性のホトレジストを塗布し、露光現像を施し、ヒ
ドラジン−アルカリ溶液によりバイアホールをエッング
加工した。
【0039】(実施例4)実施例3においてバイアホー
ルの形成にエキシマレーザー(ラムダフィジックス社
製)加工法を用いた。この結果作業時間が短縮できた。
【0040】(実施例5)実施例1において半田バンプ
をTABテープキャリアのバンプパッド上に形成した。
この場合LSI側の半田バンプは省略でき薄い金の蒸着
膜1.0μmのみで接続が可能となった。パンプパッド
上への半田バンプの形成法は、銅蒸着膜上にNiめっき
を2.0μm施して、その上に半田バンプめっきを電気
半田めっき法により20μmの厚さに厚盛りめっきし
た。
【0041】以上、実施例1〜5はいずれもプリント配
線板の実装が容易にでき、電気的接続のチェックも容易
に行うことができた。
【0042】
【発明の効果】本発明は以上説明したように構成されて
いるので、下記の効果を奏する。 (1)プリント配線板の実装が容易である。すなわち、
OLBホールを通して従来技術にて実装できる。 (2)電気的接続のチェックが容易である。チップ直下
ホールをチップ接続前に開口させれば、チップ直下ホー
ル側からもチェックできる。 (3)電気特性にすぐれる。すなわち、多層化すること
により、信号、電源、グランドの層を分離でき信号のク
ロストークを防止できる。また、電源の分離によりイン
ピーダンスを低減でき、高速化が図れる。 (4)量産製にすぐれる。すなわち、3層TABテープ
をベースとしてその上層に2層TABを構成するため、
製造時の搬送に十分な強度を有する。
【図面の簡単な説明】
【図1】本発明のTAB用テープキャリアの1例を示す
部分断面図である。
【図2】図1のTAB用テープキャリアの3方向の配線
を省略した分解斜視図である。
【符号の説明】
1 LSIチップ 2 バンプ 3 3層TABテープキャリア 4 2層TABテープキャリア 5 接着剤(層) 6 アウターリード 7 第1層目の絶縁膜 8 第2層目の絶縁膜 9 第3層目の絶縁膜 10 第1層目導体層 10a 第1層目導体パターン層 11 第2層目導体層 11a 第2層目導体パターン層 12 OLBホール 13 送り穴 14 チップ直下ホール 15 第2層目バイアホール 16 第1層目バイアホール 17 絶縁体 18 バンプパッド 19 開口端 20 LSIテストパッド

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】3層TABテープキャリアとその上に少な
    くとも2層TABテープキャリアとを積み重ねた構造で
    あり、チップを搭載するTAB用テープキャリアであっ
    て、 前記3層TABテープキャリアは、少なくとも導体層と
    接着剤とアウターリードボンディングホールを有する絶
    縁層とで構成され、 前記2層TABテープキャリアは、少なくとも複数の導
    体層と絶縁層とで構成され、前記複数の導体層はバイア
    ホールを通してその下端が前記3層TABテープキャリ
    アの導体層と電気的に接続され、その上端には前記チッ
    プと電気的に接続されるバンプパッドを有するTAB用
    テープキャリア。
  2. 【請求項2】前記バンプパッドは、前記チップのバンプ
    に対向しその外周に1〜3列に配列される請求項1に記
    載のTAB用テープキャリア。
JP24551491A 1991-09-25 1991-09-25 Tab用テープキヤリア Withdrawn JPH0590344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24551491A JPH0590344A (ja) 1991-09-25 1991-09-25 Tab用テープキヤリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24551491A JPH0590344A (ja) 1991-09-25 1991-09-25 Tab用テープキヤリア

Publications (1)

Publication Number Publication Date
JPH0590344A true JPH0590344A (ja) 1993-04-09

Family

ID=17134815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24551491A Withdrawn JPH0590344A (ja) 1991-09-25 1991-09-25 Tab用テープキヤリア

Country Status (1)

Country Link
JP (1) JPH0590344A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504829B2 (en) 2017-12-14 2019-12-10 Samsung Electronics Co., Ltd. Semiconductor package and semiconductor module including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504829B2 (en) 2017-12-14 2019-12-10 Samsung Electronics Co., Ltd. Semiconductor package and semiconductor module including the same

Similar Documents

Publication Publication Date Title
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
US9603263B2 (en) Manufacturing method of circuit substrate
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
US7670962B2 (en) Substrate having stiffener fabrication method
JP3765627B2 (ja) 多層回路基板及びその製造方法
US8510936B2 (en) Manufacturing method of package carrier
US20130243941A1 (en) Method of manufacturing coreless substrate having filled via pad
US20120132463A1 (en) Printed wiring board and method for manufacturing the same
JPS647503B2 (ja)
CN104576596B (zh) 半导体基板及其制造方法
JP2007311688A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JPH0697225A (ja) 半導体装置
JP2016063130A (ja) プリント配線板および半導体パッケージ
US5366794A (en) Tape carrier for semiconductor apparatus
KR100658022B1 (ko) 회로 장치의 제조 방법
US6379996B1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
US8186043B2 (en) Method of manufacturing a circuit board
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
US6207354B1 (en) Method of making an organic chip carrier package
JPH08330736A (ja) 多層基板およびその製造方法
JP2002076167A (ja) 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法
JPH0590344A (ja) Tab用テープキヤリア
TWI752202B (zh) 貼附有支撐體的印刷電路板及該印刷電路板的製造方法
JPH11274734A (ja) 電子回路装置およびその製造方法
JP2000252411A (ja) スタックド半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203