JPH0589997A - 成膜装置 - Google Patents
成膜装置Info
- Publication number
- JPH0589997A JPH0589997A JP3251580A JP25158091A JPH0589997A JP H0589997 A JPH0589997 A JP H0589997A JP 3251580 A JP3251580 A JP 3251580A JP 25158091 A JP25158091 A JP 25158091A JP H0589997 A JPH0589997 A JP H0589997A
- Authority
- JP
- Japan
- Prior art keywords
- matching
- impedance
- circuit
- frequency power
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Networks Using Active Elements (AREA)
- Plasma Technology (AREA)
Abstract
(57)【要約】
【目的】 整合点近傍における制御性を向上させ、高速
整合及び高制度の収束計を実現する。 【構成】 負荷１０に直列な可変コンデンサ３２及び電
源２０に並列な可変コンデンサ３１を含む整合回路の入
口に、両可変コンデンサを制御する際の従属性を軽減す
るための同軸ケーブル３４を挿入する。
整合及び高制度の収束計を実現する。 【構成】 負荷１０に直列な可変コンデンサ３２及び電
源２０に並列な可変コンデンサ３１を含む整合回路の入
口に、両可変コンデンサを制御する際の従属性を軽減す
るための同軸ケーブル３４を挿入する。
Description
【０００１】
【産業上の利用分野】本発明は、プラズマ成膜装置等の
成膜手段に高周波電源から高周波電力を効率良く供給す
るための整合装置を有する成膜装置に関する。
成膜手段に高周波電源から高周波電力を効率良く供給す
るための整合装置を有する成膜装置に関する。
【０００２】
【従来の技術】たとえばプラズマＣＶＤ装置において
は、チャンバ内に１対の電極が対向して配置されてい
る。そして、これらの電極間に高周波電力を供給し、チ
ャンバ内に反応ガスを導入することにより、対向する電
極間にプラズマ放電が生じ、一方の電極上に載置された
基板に薄膜が形成される。
は、チャンバ内に１対の電極が対向して配置されてい
る。そして、これらの電極間に高周波電力を供給し、チ
ャンバ内に反応ガスを導入することにより、対向する電
極間にプラズマ放電が生じ、一方の電極上に載置された
基板に薄膜が形成される。
【０００３】このようなプラズマＣＶＤ装置において
は、高周波電源から高周波電力を迅速にかつ効率良く投
入するために成膜装置が設けられる。従来の成膜装置を
図６に示す。この図に示すように、プラズマ発生装置１
と高周波電源２との間には整合回路３が設けられてい
る。整合回路３は、可変コンデンサ３ａ，３ｂと、コイ
ル３ｃとから構成されている。整合回路３の入口におい
て、電流検出素子４ａにより高周波電流ＩINが検出さ
れ、また電圧検出素子４ｂにより電圧ＶINが検出され
る。これらの電流検出素子４ａ及び電圧検出素子４ｂの
各出力は、位相差検出器５ａとインピーダンス検出器５
ｂに入力される。各検出器５ａ，５ｂでは、整合回路３
の入口におけるインピーダンスの位相argＺIN及び絶対
値｜ＺIN｜が検出される。これらの値は、制御回路６に
入力される。制御回路６は、所定の論理に従って、駆動
回路７ａ，７ｂを介して可変コンデンサ３ａ，３ｂの容
量を調整する。
は、高周波電源から高周波電力を迅速にかつ効率良く投
入するために成膜装置が設けられる。従来の成膜装置を
図６に示す。この図に示すように、プラズマ発生装置１
と高周波電源２との間には整合回路３が設けられてい
る。整合回路３は、可変コンデンサ３ａ，３ｂと、コイ
ル３ｃとから構成されている。整合回路３の入口におい
て、電流検出素子４ａにより高周波電流ＩINが検出さ
れ、また電圧検出素子４ｂにより電圧ＶINが検出され
る。これらの電流検出素子４ａ及び電圧検出素子４ｂの
各出力は、位相差検出器５ａとインピーダンス検出器５
ｂに入力される。各検出器５ａ，５ｂでは、整合回路３
の入口におけるインピーダンスの位相argＺIN及び絶対
値｜ＺIN｜が検出される。これらの値は、制御回路６に
入力される。制御回路６は、所定の論理に従って、駆動
回路７ａ，７ｂを介して可変コンデンサ３ａ，３ｂの容
量を調整する。
【０００４】たとえば、インピーダンスＺINの位相が正
の場合には可変コンデンサ３ｂの容量を増やし、逆に負
の場合には減らすような制御が行われる。また高周波電
源２の出力インピーダンスを５０Ωとしたとき、整合回
路３入口のインピーダンスの絶対値｜ＺIN｜が５０Ωを
超えていれば可変コンデンサ３ａの容量を増やし、逆に
｜ＺIN｜が５０Ωよりも小さい場合には減らすような制
御が行われる。このようにして、整合回路３入口のイン
ピーダンスＺINの位相が０°に、かつ絶対値が５０Ωに
なるように自動整合が行われる。
の場合には可変コンデンサ３ｂの容量を増やし、逆に負
の場合には減らすような制御が行われる。また高周波電
源２の出力インピーダンスを５０Ωとしたとき、整合回
路３入口のインピーダンスの絶対値｜ＺIN｜が５０Ωを
超えていれば可変コンデンサ３ａの容量を増やし、逆に
｜ＺIN｜が５０Ωよりも小さい場合には減らすような制
御が行われる。このようにして、整合回路３入口のイン
ピーダンスＺINの位相が０°に、かつ絶対値が５０Ωに
なるように自動整合が行われる。
【０００５】
【発明が解決しようとする課題】前記従来装置では、各
検出器５ａ，５ｂの検出結果によって対応する可変コン
デンサ３ａ，３ｂの容量を調整している。ここで、整合
を実施している期間において、基板に膜が成長を開始す
る初期の期間は、特に重要な期間である。シャッタ無し
のプラズマ成膜装置では、整合開始と放電開始とが同時
期であるので、放電開始時の投入高周波電力（進行波電
力−反射波電力）の大きな変動が長時間続くと、膜質に
多大な影響を及ぼす。したがって、自動整合装置には、
整合点へ早く収束させる高速性が要求される。
検出器５ａ，５ｂの検出結果によって対応する可変コン
デンサ３ａ，３ｂの容量を調整している。ここで、整合
を実施している期間において、基板に膜が成長を開始す
る初期の期間は、特に重要な期間である。シャッタ無し
のプラズマ成膜装置では、整合開始と放電開始とが同時
期であるので、放電開始時の投入高周波電力（進行波電
力−反射波電力）の大きな変動が長時間続くと、膜質に
多大な影響を及ぼす。したがって、自動整合装置には、
整合点へ早く収束させる高速性が要求される。
【０００６】また、生産用成膜装置では、膜厚、膜質の
再現性が求められる。良好な再現性を得るには、ガス
圧、ガス流量、基板温度、投入高周波電力等の整合条件
の良好な再現性が必要である。進行波電力は高周波電源
で一定制御されており、再現性は充分に得られるので、
投入高周波電力の再現性を得るには、反射波電力を再現
性よく０ワットに近づける必要がある。つまり、自動整
合装置には、整合点への高収束精度が要求される。
再現性が求められる。良好な再現性を得るには、ガス
圧、ガス流量、基板温度、投入高周波電力等の整合条件
の良好な再現性が必要である。進行波電力は高周波電源
で一定制御されており、再現性は充分に得られるので、
投入高周波電力の再現性を得るには、反射波電力を再現
性よく０ワットに近づける必要がある。つまり、自動整
合装置には、整合点への高収束精度が要求される。
【０００７】しかし、特に整合点近傍では、 argＺ
INは、一方の可変コンデンサ３ｂの容量だけではなく、
両可変コンデンサ３ａ，３ｂの増分により変化し、さら
に｜ＺIN｜は対応する可変コンデンサ３ａでは変化せ
ず、可変コンデンサ３ｂの増分によって変化する。すな
わち、従来の成膜装置では、制御回路６の論理が整合点
近傍では適当でない。このために、整合点近傍での不感
帯のしきい値を大きくする必要があり、充分な高速性及
び収束精度を得ることができない。
INは、一方の可変コンデンサ３ｂの容量だけではなく、
両可変コンデンサ３ａ，３ｂの増分により変化し、さら
に｜ＺIN｜は対応する可変コンデンサ３ａでは変化せ
ず、可変コンデンサ３ｂの増分によって変化する。すな
わち、従来の成膜装置では、制御回路６の論理が整合点
近傍では適当でない。このために、整合点近傍での不感
帯のしきい値を大きくする必要があり、充分な高速性及
び収束精度を得ることができない。
【０００８】本発明の目的は、整合点近傍における制御
性を向上させ、高速整合及び高精度の収束性を実現でき
る成膜装置を得ることを目的とする。
性を向上させ、高速整合及び高精度の収束性を実現でき
る成膜装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】第１の発明に係る成膜装
置は、成膜手段と、高周波電源と、整合装置とを備えて
いる。前記成膜手段は、高周波電力が供給され、内部で
成膜を行う。前記高周波電源は、成膜手段に高周波電源
を供給する。前記整合装置は、成膜手段と高周波電源と
の間に配置され、両者の整合をとるための装置である。
そして、整合装置は、整合回路と、位相差検出器と、イ
ンピーダンス検出器と、制御回路と、分離手段とを備え
ている。
置は、成膜手段と、高周波電源と、整合装置とを備えて
いる。前記成膜手段は、高周波電力が供給され、内部で
成膜を行う。前記高周波電源は、成膜手段に高周波電源
を供給する。前記整合装置は、成膜手段と高周波電源と
の間に配置され、両者の整合をとるための装置である。
そして、整合装置は、整合回路と、位相差検出器と、イ
ンピーダンス検出器と、制御回路と、分離手段とを備え
ている。
【００１０】前記整合回路は、負荷に直列な第１可変容
量素子及び電源に並列な第２可変容量素子を有してい
る。前記位相差検出器は、整合回路入口におけるインピ
ーダンスの位相を検出する。前記インピーダンス検出器
は、整合回路入口におけるインピーダンスの値を検出す
る。前記制御回路は、位相差検出器の検出結果により第
１可変容量素子の容量を制御し、かつインピーダンス検
出器の検出結果により第２可変容量素子の容量を制御す
る。前記分離手段は、両可変容量素子の一方が制御回路
によって制御されたときの他方の素子に対応するインピ
ーダンスの位相あるいは絶対値が影響を受けるのを軽減
する。
量素子及び電源に並列な第２可変容量素子を有してい
る。前記位相差検出器は、整合回路入口におけるインピ
ーダンスの位相を検出する。前記インピーダンス検出器
は、整合回路入口におけるインピーダンスの値を検出す
る。前記制御回路は、位相差検出器の検出結果により第
１可変容量素子の容量を制御し、かつインピーダンス検
出器の検出結果により第２可変容量素子の容量を制御す
る。前記分離手段は、両可変容量素子の一方が制御回路
によって制御されたときの他方の素子に対応するインピ
ーダンスの位相あるいは絶対値が影響を受けるのを軽減
する。
【００１１】第２の発明に係る成膜装置は、成膜手段
と、高周波電源と、整合装置とを備えており、整合装置
は、整合回路と、位相差検出器及びインピーダンス検出
器と、整合状態検出手段と、制御回路とを備えている。
前記整合回路は、負荷に直列な第１可変容量素子及び電
源に並列な第２可変容量素子を有している。前記位相差
検出器及びインピーダンス検出器は、整合回路入口にお
けるインピーダンスの位相及び絶対値を検出する。前記
整合状態検出手段は、整合回路が整合点近傍に達したこ
とを検出する。前記制御回路は、整合回路が整合点近傍
に達していない場合に、位相差検出器及びインピーダン
ス検出器の検出結果により第１の論理にしたがって第１
及び第２可変容量素子の容量を制御し、整合回路が整合
点近傍に達した場合に、両検出器の検出結果により第２
の論理にしたがって第１及び第２可変容量素子の容量を
制御する。
と、高周波電源と、整合装置とを備えており、整合装置
は、整合回路と、位相差検出器及びインピーダンス検出
器と、整合状態検出手段と、制御回路とを備えている。
前記整合回路は、負荷に直列な第１可変容量素子及び電
源に並列な第２可変容量素子を有している。前記位相差
検出器及びインピーダンス検出器は、整合回路入口にお
けるインピーダンスの位相及び絶対値を検出する。前記
整合状態検出手段は、整合回路が整合点近傍に達したこ
とを検出する。前記制御回路は、整合回路が整合点近傍
に達していない場合に、位相差検出器及びインピーダン
ス検出器の検出結果により第１の論理にしたがって第１
及び第２可変容量素子の容量を制御し、整合回路が整合
点近傍に達した場合に、両検出器の検出結果により第２
の論理にしたがって第１及び第２可変容量素子の容量を
制御する。
【００１２】
【作用】第１の発明に係る成膜装置では、整合回路入口
におけるインピーダンスの位相及びインピーダンスの値
が検出される。これらの検出結果は制御回路に入力さ
れ、所定の論理にしたがって第１及び第２可変容量素子
の容量が制御される。このとき、整合点近傍では、一方
の可変容量素子の制御が他方の可変容量素子に影響を与
えるが、分離手段により両可変容量素子の従属性が軽減
される。
におけるインピーダンスの位相及びインピーダンスの値
が検出される。これらの検出結果は制御回路に入力さ
れ、所定の論理にしたがって第１及び第２可変容量素子
の容量が制御される。このとき、整合点近傍では、一方
の可変容量素子の制御が他方の可変容量素子に影響を与
えるが、分離手段により両可変容量素子の従属性が軽減
される。
【００１３】このため、整合点近傍での不感帯の幅を小
さくでき、高速整合及び高精度の収束性を実現できる。
第２の発明に係る成膜装置では、整合回路入口における
インピーダンスの位相及び絶対値が検出される。そし
て、これらの検出結果により、整合回路が整合点近傍に
達していない場合には、第１の論理にしたがって第１及
び第２可変容量素子の容量が制御される。また整合点近
傍に達した場合には、制御動作のための論理が変更さ
れ、第２の論理にしたがって第１及び第２可変容量素子
の容量が制御される。
さくでき、高速整合及び高精度の収束性を実現できる。
第２の発明に係る成膜装置では、整合回路入口における
インピーダンスの位相及び絶対値が検出される。そし
て、これらの検出結果により、整合回路が整合点近傍に
達していない場合には、第１の論理にしたがって第１及
び第２可変容量素子の容量が制御される。また整合点近
傍に達した場合には、制御動作のための論理が変更さ
れ、第２の論理にしたがって第１及び第２可変容量素子
の容量が制御される。
【００１４】このため、整合点近傍において迅速に整合
させることができるとともに、高精度の収束性を実現で
きる。
させることができるとともに、高精度の収束性を実現で
きる。
【００１５】
【実施例】整合点近傍の高速性、高収束精度について ここで、従来の整合装置の高速性、高収束精度について
の問題点をより詳細に検討する。図６における可変コン
デンサ３ａの容量をＣ１、可変コンデンサ３ｂの容量を
Ｃ２、コイル３ｃのインダクタンスをＬ、プラズマ発生
装置１の抵抗をＲ、容量をＣとすると、図６は図２の一
点鎖線内で示すように等価でき、整合回路３の入口にお
ける複素インピーダンスＺINは次式で示される。
の問題点をより詳細に検討する。図６における可変コン
デンサ３ａの容量をＣ１、可変コンデンサ３ｂの容量を
Ｃ２、コイル３ｃのインダクタンスをＬ、プラズマ発生
装置１の抵抗をＲ、容量をＣとすると、図６は図２の一
点鎖線内で示すように等価でき、整合回路３の入口にお
ける複素インピーダンスＺINは次式で示される。
【００１６】
【数１】
【００１７】式（１）より、インピーダンスの絶対値｜
ＺIN｜及び位相 argＺINは、それぞれ
ＺIN｜及び位相 argＺINは、それぞれ
【００１８】
【数２】
【００１９】で表される。整合点（ＲｅＺIN＝０，Ｉｍ
ＺIN＝０）における各値を次のように表す。 Ｃ１＝Ｃ１M ，Ｃ２＝Ｃ２M ，Ｘｓ＝ＸｓM ，Ｘ１＝Ｘ１M …（４） 式（１），（４）より整合条件（ＲｅＺIN＝５０，Ｉｍ
ＺIN＝０）は次式で与えられる。
ＺIN＝０）における各値を次のように表す。 Ｃ１＝Ｃ１M ，Ｃ２＝Ｃ２M ，Ｘｓ＝ＸｓM ，Ｘ１＝Ｘ１M …（４） 式（１），（４）より整合条件（ＲｅＺIN＝５０，Ｉｍ
ＺIN＝０）は次式で与えられる。
【００２０】
【数３】
【００２１】｜ＺIN｜， argＺINを整合点近傍において
１次近似する。但し、 ｚIN＝ＺIN／５０ …（７） と無次元化する。
１次近似する。但し、 ｚIN＝ＺIN／５０ …（７） と無次元化する。
【００２２】
【数４】
【００２３】式（８），（９）について、
【００２４】
【数５】
【００２５】等を考慮して各項を偏微分して式（４），
（５），（６），（７）を代入すると、次式が得られ
る。
（５），（６），（７）を代入すると、次式が得られ
る。
【００２６】
【数６】
【００２７】式（１０）よりベクトルＡ１はＣ１を単位
容量増分したとき、またベクトルＡ２はＣ２を単位容量
増分したときの整合点における（｜ｚIN｜−１）−（ a
rgＺIN）平面上の変化を表す。図７に示す（｜ｚIN｜−
１）−（ argＺIN）平面内のベクトル方向をθ１，θ２
で表示すると、以下のようになる。
容量増分したとき、またベクトルＡ２はＣ２を単位容量
増分したときの整合点における（｜ｚIN｜−１）−（ a
rgＺIN）平面上の変化を表す。図７に示す（｜ｚIN｜−
１）−（ argＺIN）平面内のベクトル方向をθ１，θ２
で表示すると、以下のようになる。
【００２８】
【数７】
【００２９】図６、図２（一点鎖線内）示す従来の整合
装置では、Ｘ０＝０Ωであるから、式（１１），（１
２）より、
装置では、Ｘ０＝０Ωであるから、式（１１），（１
２）より、
【００３０】
【数８】
【００３１】一般のプラズマ成膜装置では、Ｒは数Ω程
度であるので、 ０°＜θ１従来＜９０° である。これを図８に示す。ここで、従来の整合装置に
おける整合点近傍の自動整合の論理は、以下に示す通り
である。
度であるので、 ０°＜θ１従来＜９０° である。これを図８に示す。ここで、従来の整合装置に
おける整合点近傍の自動整合の論理は、以下に示す通り
である。
【００３２】従来の整合装置の制御論理（１） （ｉ）｜ argＺIN｜＜Δθ →可変コンデンサ３ｂの容量を変えない。 （ii）｜ argＺIN｜＞Δθかつ （ａ） argＺIN＜０ →可変コンデンサ３ｂの容量を小さくする。
【００３３】（ｂ） argＺIN＞０ →可変コンデンサ３ｂの容量を大きくする。 （iii)｜｜ＺIN｜／５０−１｜＜ΔＺ →可変コンデンサ３ａの容量を変えない。 （iv) ｜｜ＺIN｜／５０−１｜＞ΔＺかつ （ａ）｜ＺIN｜／５０−１＜０ →可変コンデンサ３ａの容量を小さくする。
【００３４】（ｂ）｜ＺIN｜／５０−１＞０ →可変コンデンサ３ａの容量を大きくする。 但し、Δθ，ΔＺ：制御時のハンチングを防止するため
の不感帯のしきい値。このような制御論理（１）を適応
して、整合点近傍において最も安定に制御ができる仮想
的な制御対象は、ベクトルＡ１，Ａ２の方向が、図９に
示す場合であることは明らかである。すなわち、整合点
近傍では、Ｃ１容量を増減したとき、インピーダンスの
絶対値｜ＺIN｜のみ減増し、Ｃ２容量を増減したときイ
ンピーダンスの位相 argＺINのみ減増するような制御対
象である。この場合には、前記論理の不感帯しきい値Δ
θ，ΔＺは、可変コンデンサ３ａ，３ｂを構成するいわ
ゆるバリコンの駆動系で生じるバックラッシュ等の機械
的性能のみによって決まる。したがって、極めて小さい
値とすることができる。
の不感帯のしきい値。このような制御論理（１）を適応
して、整合点近傍において最も安定に制御ができる仮想
的な制御対象は、ベクトルＡ１，Ａ２の方向が、図９に
示す場合であることは明らかである。すなわち、整合点
近傍では、Ｃ１容量を増減したとき、インピーダンスの
絶対値｜ＺIN｜のみ減増し、Ｃ２容量を増減したときイ
ンピーダンスの位相 argＺINのみ減増するような制御対
象である。この場合には、前記論理の不感帯しきい値Δ
θ，ΔＺは、可変コンデンサ３ａ，３ｂを構成するいわ
ゆるバリコンの駆動系で生じるバックラッシュ等の機械
的性能のみによって決まる。したがって、極めて小さい
値とすることができる。
【００３５】しかし、従来の整合装置においては、図８
に示すように、整合点近傍では、 argＺINはＣ１，Ｃ２
の両者の増分により変化し、さらに｜ＺIN｜はＣ１によ
っては変化せず、Ｃ２の増分によって変化する。すなわ
ち、前記論理（１）が整合点近傍では適当でない。した
がって従来装置では、前記不感帯のしきい値Δθ，ΔＺ
を大きい値に設定し、整合点近傍のハンチングを防止し
ていた。このため、特に整合点近傍において、充分な高
速性及び収束精度を得ることができない。
に示すように、整合点近傍では、 argＺINはＣ１，Ｃ２
の両者の増分により変化し、さらに｜ＺIN｜はＣ１によ
っては変化せず、Ｃ２の増分によって変化する。すなわ
ち、前記論理（１）が整合点近傍では適当でない。した
がって従来装置では、前記不感帯のしきい値Δθ，ΔＺ
を大きい値に設定し、整合点近傍のハンチングを防止し
ていた。このため、特に整合点近傍において、充分な高
速性及び収束精度を得ることができない。
【００３６】第１実施例 図１は本発明の一実施例による成膜装置の概略構成を示
したものである。プラズマ発生装置１０と高周波電源２
０との間には整合回路３０が設けられている。整合回路
３０は、プラズマ発生装置１０に直列に接続された可変
コンデンサ３２（容量Ｃ２）及びインピーダンス３３
（Ｌ）と、高周波電源２０に並列に接続された可変コン
デンサ３１（容量Ｃ１）とを有している。また、整合回
路３０の入口には同軸ケーブル３４が接続されている。
同軸ケーブル３４は、両可変コンデンサ３１，３２の接
続点と高周波電源２０との間に接続されており、高周波
電源２０の出力インピーダンスと同じ値の特性インピー
ダンスで、ケーブル長が０．０１４〜０．０６８波長と
なっている。
したものである。プラズマ発生装置１０と高周波電源２
０との間には整合回路３０が設けられている。整合回路
３０は、プラズマ発生装置１０に直列に接続された可変
コンデンサ３２（容量Ｃ２）及びインピーダンス３３
（Ｌ）と、高周波電源２０に並列に接続された可変コン
デンサ３１（容量Ｃ１）とを有している。また、整合回
路３０の入口には同軸ケーブル３４が接続されている。
同軸ケーブル３４は、両可変コンデンサ３１，３２の接
続点と高周波電源２０との間に接続されており、高周波
電源２０の出力インピーダンスと同じ値の特性インピー
ダンスで、ケーブル長が０．０１４〜０．０６８波長と
なっている。
【００３７】整合回路３０の入口には、整合回路３０入
口の電流ＩINを検出するための電流検出素子４１と、電
圧ＶINを検出するための電圧検出素子４２とが接続され
ている。電流検出素子４１及び電圧検出素子４２の出力
は、整合回路３０入口のインピーダンスＺINの位相 arg
ＺINを検出するための位相差検出器５１と、絶対値｜Ｚ
IN｜を検出するインピーダンス検出器５２とに入力され
ている。各検出器５１，５２の出力は制御回路６０に接
続されている。制御回路６０は、これらの各検出器５
１，５２の値に応じて駆動回路７１，７２を制御し、可
変コンデンサ３１，３２の容量を制御する。なお、この
場合の制御論理は、前記論理（１）と同様である。
口の電流ＩINを検出するための電流検出素子４１と、電
圧ＶINを検出するための電圧検出素子４２とが接続され
ている。電流検出素子４１及び電圧検出素子４２の出力
は、整合回路３０入口のインピーダンスＺINの位相 arg
ＺINを検出するための位相差検出器５１と、絶対値｜Ｚ
IN｜を検出するインピーダンス検出器５２とに入力され
ている。各検出器５１，５２の出力は制御回路６０に接
続されている。制御回路６０は、これらの各検出器５
１，５２の値に応じて駆動回路７１，７２を制御し、可
変コンデンサ３１，３２の容量を制御する。なお、この
場合の制御論理は、前記論理（１）と同様である。
【００３８】この第１実施例において、整合点近傍にお
ける可変コンデンサ３１，３２の容量の増分に対する a
rgＺIN、（｜ｚIN｜−１）の変化を検討する。図１に示
す整合回路３０の等価回路を図２に示す。以下、高周波
電源２０の出力インピーダンスは５０Ωとする。また、
ＺINk は、ＺINをケーブル長ｋ波長の５０Ωの特性イン
ピーダンスを通して見たインピーダンスである。
ける可変コンデンサ３１，３２の容量の増分に対する a
rgＺIN、（｜ｚIN｜−１）の変化を検討する。図１に示
す整合回路３０の等価回路を図２に示す。以下、高周波
電源２０の出力インピーダンスは５０Ωとする。また、
ＺINk は、ＺINをケーブル長ｋ波長の５０Ωの特性イン
ピーダンスを通して見たインピーダンスである。
【００３９】このとき、ＺINk とＺINの関係は次式で表
される。
される。
【００４０】
【数９】
【００４１】式（１５）より、｜ＺINk ｜， argＺINk
表示は、次のように得られる。
表示は、次のように得られる。
【００４２】
【数１０】
【００４３】｜ＺINk ｜， argＺINk を整合点近傍にお
いて１次近似する。 但し、ｚINk ＝ＺINk ／５０ …（１８） と無次元化する。ここで、「ｚINk が整合状態である」
ということと、「ｚINが整合状態である」ということと
は同軸線路の性質より同値であるので、次のように誘導
される。
いて１次近似する。 但し、ｚINk ＝ＺINk ／５０ …（１８） と無次元化する。ここで、「ｚINk が整合状態である」
ということと、「ｚINが整合状態である」ということと
は同軸線路の性質より同値であるので、次のように誘導
される。
【００４４】
【数１１】
【００４５】さらに式（１９）の行列を計算すると、次
式を得る。
式を得る。
【００４６】
【数１２】
【００４７】式（２０）より同軸ケーブルｋ波長を通し
て見た（｜ｚINk｜−１）， argｚ INk は、（｜ｚIN｜
−１）， argｚINを４πｋだけ時計回りに回転した位置
に変換されたものである。したがって、式（１０）に示
すベクトルＡ１，Ａ２は、ｋ波長の同軸ケーブルを通し
て見た場合、図１０に示すように、ベクトルＡ１ｋ，Ａ
２ｋに変換される。
て見た（｜ｚINk｜−１）， argｚ INk は、（｜ｚIN｜
−１）， argｚINを４πｋだけ時計回りに回転した位置
に変換されたものである。したがって、式（１０）に示
すベクトルＡ１，Ａ２は、ｋ波長の同軸ケーブルを通し
て見た場合、図１０に示すように、ベクトルＡ１ｋ，Ａ
２ｋに変換される。
【００４８】ここで、本実施例では、ｋ＝０．０１４〜
０．０６８程度であり、プラズマ装置１０の抵抗Ｒが数
Ω程度であるので、式（１３），（１４）に示される従
来装置の場合のθ１，θ２及び本実施例の場合のθ１，
θ２は、次の関係にある。 ９０°＞θ１（従来）＝θ１（本実施例）＞０° ９０°＝θ２（従来）＞θ２（本実施例）＝θ２（従
来）−４πｋ＞０° （θ１＋θ２）が９０°付近になるような長さの同軸ケ
ーブルを接続すると、ベクトルＡ１，Ａ２は図１１のよ
うな向きとなる。
０．０６８程度であり、プラズマ装置１０の抵抗Ｒが数
Ω程度であるので、式（１３），（１４）に示される従
来装置の場合のθ１，θ２及び本実施例の場合のθ１，
θ２は、次の関係にある。 ９０°＞θ１（従来）＝θ１（本実施例）＞０° ９０°＝θ２（従来）＞θ２（本実施例）＝θ２（従
来）−４πｋ＞０° （θ１＋θ２）が９０°付近になるような長さの同軸ケ
ーブルを接続すると、ベクトルＡ１，Ａ２は図１１のよ
うな向きとなる。
【００４９】この図１１から明らかなように、従来の整
合装置と比較して、外乱成分である｜ベクトルＡ１｜・
ｓｉｎθ２，｜ベクトルＡ２｜・ｃｏｓ（θ１＋θ２）
が減少し、制御に必要な成分である｜ベクトルＡ１｜・
ｃｏｓθ２，｜ベクトルＡ２｜ｓｉｎ（θ１＋θ２）が
増加する。つまり、整合点近傍において制御性が向上す
る。
合装置と比較して、外乱成分である｜ベクトルＡ１｜・
ｓｉｎθ２，｜ベクトルＡ２｜・ｃｏｓ（θ１＋θ２）
が減少し、制御に必要な成分である｜ベクトルＡ１｜・
ｃｏｓθ２，｜ベクトルＡ２｜ｓｉｎ（θ１＋θ２）が
増加する。つまり、整合点近傍において制御性が向上す
る。
【００５０】第２実施例 図３に本発明の第２実施例を示す。この第２実施例で
は、整合回路３０入口に、前記第１実施例の同軸ケーブ
ル３４に代わってリアクタンス（Ｘ０）が＋５〜＋２０
Ω程度のコイル３５が接続されている。他の構成は前記
第１実施例と同様である。この場合の等価回路を図４に
示す。
は、整合回路３０入口に、前記第１実施例の同軸ケーブ
ル３４に代わってリアクタンス（Ｘ０）が＋５〜＋２０
Ω程度のコイル３５が接続されている。他の構成は前記
第１実施例と同様である。この場合の等価回路を図４に
示す。
【００５１】式（１１），（１２）に示すθ１，θ２
は、プラズマ装置１０の抵抗Ｒが数Ω程度であり、また
Ｘ０2 ＜＜５０2 であるので、次の関係にある。 ９０°＞θ１（従来）≒θ１（本実施例）＞０° ９０°＝θ２（従来）＞θ２（本実施例）＞０° （θ１＋θ２）が９０°付近になるようにコイル３５を
接続すると、前記第１実施例と同様に、ベクトルＡ１，
Ａ２は図１１のような向きになる。
は、プラズマ装置１０の抵抗Ｒが数Ω程度であり、また
Ｘ０2 ＜＜５０2 であるので、次の関係にある。 ９０°＞θ１（従来）≒θ１（本実施例）＞０° ９０°＝θ２（従来）＞θ２（本実施例）＞０° （θ１＋θ２）が９０°付近になるようにコイル３５を
接続すると、前記第１実施例と同様に、ベクトルＡ１，
Ａ２は図１１のような向きになる。
【００５２】したがって前記同様に、従来装置と比較し
て、外乱成分である｜ベクトルＡ１｜・ｓｉｎθ２，｜
ベクトルＡ２｜・ｃｏｓ（θ１＋θ２）が減少し、制御
必要成分である｜ベクトルＡ１｜・ｃｏｓθ２，｜ベク
トルＡ２｜・ｓｉｎ（θ１＋θ２）が増加する。つま
り、整合点近傍において制御性が向上する。第３実施例 第３実施例による装置の回路図を図５に示す。この実施
例では、位相差検出器５１及びインピーダンス検出器５
３の出力は、制御回路６０に入力されるとともに、座標
変換回路９０にも入力されている。座標変換回路９０
は、前記各検出器５１，５３の出力信号の座標変換を行
う回路である。この座標変換回路９０の出力は制御回路
６０に入力されている。
て、外乱成分である｜ベクトルＡ１｜・ｓｉｎθ２，｜
ベクトルＡ２｜・ｃｏｓ（θ１＋θ２）が減少し、制御
必要成分である｜ベクトルＡ１｜・ｃｏｓθ２，｜ベク
トルＡ２｜・ｓｉｎ（θ１＋θ２）が増加する。つま
り、整合点近傍において制御性が向上する。第３実施例 第３実施例による装置の回路図を図５に示す。この実施
例では、位相差検出器５１及びインピーダンス検出器５
３の出力は、制御回路６０に入力されるとともに、座標
変換回路９０にも入力されている。座標変換回路９０
は、前記各検出器５１，５３の出力信号の座標変換を行
う回路である。この座標変換回路９０の出力は制御回路
６０に入力されている。
【００５３】また、電流検出素子４１及び電圧検出素子
４２の出力はそれぞれ電圧定在波比（｜ＶＳＷＲ｜）検
出器８０に入力されている。電圧定在波比検出器８０
は、整合点近傍か否かを検出するためのものである。こ
の第３実施例では、電圧定在波比検出器８０によって整
合点近傍か否かを判断し、整合点近傍以外では、前記従
来装置の制御論理（１）にしたがって制御を行う。一
方、電圧定在波比検出器８０の出力値がたとえば１．５
以下となった場合には、整合点近傍であると判断し、制
御論理（２）にしたがって制御を行う。
４２の出力はそれぞれ電圧定在波比（｜ＶＳＷＲ｜）検
出器８０に入力されている。電圧定在波比検出器８０
は、整合点近傍か否かを検出するためのものである。こ
の第３実施例では、電圧定在波比検出器８０によって整
合点近傍か否かを判断し、整合点近傍以外では、前記従
来装置の制御論理（１）にしたがって制御を行う。一
方、電圧定在波比検出器８０の出力値がたとえば１．５
以下となった場合には、整合点近傍であると判断し、制
御論理（２）にしたがって制御を行う。
【００５４】すなわち、 Ｉ．｜ＶＳＷＲ｜−１＞ΔＶＳＷＲの場合 制御論理（１）にしたがって制御する。 II. ｜ＶＳＷＲ｜−１＜ΔＶＳＷＲの場合 制御論理（２）にしたがって制御する。
【００５５】制御論理（２） （ｉ）｜（ argＺIN）’｜＜Δθ →可変コンデンサ３２の容量を変えない。 （ii）｜（ argＺIN）’｜＞Δθかつ （ａ）（ argＺIN）’＜０ →可変コンデンサ３２の容量を小さくする。
【００５６】（ｂ）（ argＺIN）’＞０ →可変コンデンサ３２の容量を大きくする。 （iii)｜（｜ＺIN｜／５０−１）’｜＜ΔＺ →可変コンデンサ３１の容量を変えない。 （iv) ｜（｜ＺIN｜／５０−１）’｜＞ΔＺかつ （ａ）（｜ＺIN｜／５０−１）’＜０ →可変コンデンサ３１の容量を小さくする。
【００５７】（ｂ）（｜ＺIN｜／５０−１）’＞０ →可変コンデンサ３１の容量を大きくする。 但し、ΔＶＳＷＲ：整合点近傍を定めるしきい値（たと
えば０．５） Δθ，ΔＺ：制御時のハンチングを防止するための不感
帯のしきい値。 また、（ argＺIN）’，（｜ＺIN｜／５０−１）’は、
えば０．５） Δθ，ΔＺ：制御時のハンチングを防止するための不感
帯のしきい値。 また、（ argＺIN）’，（｜ＺIN｜／５０−１）’は、
【００５８】
【数１３】
【００５９】のように、（｜ＺIN｜／５０−１）， arg
ＺIN座標系の値を座標変換した値である。前記制御論理
（２）について説明する。従来の整合装置では、図４の
等価回路において、Ｘ０＝０Ωであるとして説明した
が、実際には、配線用銅板によってインダクタンスが形
成されるので、以下、Ｘ０＝０Ωと限定せずに説明す
る。
ＺIN座標系の値を座標変換した値である。前記制御論理
（２）について説明する。従来の整合装置では、図４の
等価回路において、Ｘ０＝０Ωであるとして説明した
が、実際には、配線用銅板によってインダクタンスが形
成されるので、以下、Ｘ０＝０Ωと限定せずに説明す
る。
【００６０】整合点近傍におけるＣ１，Ｃ２の増分に対
する（｜ｚIN｜−１）， argｚINの変化量は、式（１
０）に示している。また、式（１０）のベクトルＡ１，
Ａ２の方向を表す角度θ１，θ２は、式（１１），（１
２）に示している。ベクトルＡ１，Ａ２はθ１，θ２を
用いると次式で表される。
する（｜ｚIN｜−１）， argｚINの変化量は、式（１
０）に示している。また、式（１０）のベクトルＡ１，
Ａ２の方向を表す角度θ１，θ２は、式（１１），（１
２）に示している。ベクトルＡ１，Ａ２はθ１，θ２を
用いると次式で表される。
【００６１】
【数１４】
【００６２】ここで、図１２に示すように、（｜ｚIN｜
−１）， argＺIN座標系を（｜ｚIN｜−１）’，（ arg
ＺIN）’座標系に変換する。両座標系の関係は次式で与
えられる。
−１）， argＺIN座標系を（｜ｚIN｜−１）’，（ arg
ＺIN）’座標系に変換する。両座標系の関係は次式で与
えられる。
【００６３】
【数１５】
【００６４】式（２３），（２４）より、（｜ｚIN｜−
１）’，（argＺIN）’とΔＣ１，ΔＣ２の関係は、次
式で与えられる。
１）’，（argＺIN）’とΔＣ１，ΔＣ２の関係は、次
式で与えられる。
【００６５】
【数１６】
【００６６】式（２５）より、（｜ｚIN｜−１）’はΔ
Ｃ１のみに、（ argＺIN）’はΔＣ２のみに影響を受け
る。つまり、（｜ｚIN｜−１）， argＺIN信号の代わり
に（｜ｚIN｜−１）’，（ argＺIN）’信号を用いてΔ
Ｃ１，ΔＣ２を制御すれば、相互干渉をなくすことがで
きる。したがって、制御論理（１）に示す不感帯のしき
い値Δθ，ΔＺはバリコン駆動系で生じるバックラッシ
ュ等の機械的性能のみによって決まるので、極めて小さ
い値となる。
Ｃ１のみに、（ argＺIN）’はΔＣ２のみに影響を受け
る。つまり、（｜ｚIN｜−１）， argＺIN信号の代わり
に（｜ｚIN｜−１）’，（ argＺIN）’信号を用いてΔ
Ｃ１，ΔＣ２を制御すれば、相互干渉をなくすことがで
きる。したがって、制御論理（１）に示す不感帯のしき
い値Δθ，ΔＺはバリコン駆動系で生じるバックラッシ
ュ等の機械的性能のみによって決まるので、極めて小さ
い値となる。
【００６７】〔他の実施例〕前記第３実施例において、
整合点近傍を検出するための回路として電圧定在波比検
出器を設けたが、整合点近傍を検出するための手段はこ
れに限定されない。たとえば、方向性結合器を使用して
反射係数を求める等して、整合点近傍か否かを判断して
もよい。
整合点近傍を検出するための回路として電圧定在波比検
出器を設けたが、整合点近傍を検出するための手段はこ
れに限定されない。たとえば、方向性結合器を使用して
反射係数を求める等して、整合点近傍か否かを判断して
もよい。
【００６８】
【発明の効果】以上のように、本発明によれば、整合点
近傍における制御性が向上するので、高速整合及び整合
点への高精度の収束性を実現できる。
近傍における制御性が向上するので、高速整合及び整合
点への高精度の収束性を実現できる。
【図１】本発明の第１の実施例による成膜装置のブロッ
ク回路図。
ク回路図。
【図２】前記装置の等価回路図。
【図３】本発明の第２実施例による成膜装置のブロック
回路図。
回路図。
【図４】前記第２実施例の等価回路図。
【図５】本発明の第３実施例による成膜装置のブロック
回路図。
回路図。
【図６】従来の成膜装置のブロック図。
【図７】従来装置における問題点を説明するための図。
【図８】従来装置における問題点を説明するための図。
【図９】従来装置における問題点を説明するための図。
【図１０】第１実施例及び第２実施例装置の作用を説明
するための図。
するための図。
【図１１】第１実施例及び第２実施例装置の作用を説明
するための図。
するための図。
【図１２】第３実施例装置の作用を説明するための図。
１０ プラズマ発生装置 ２０ 高周波電源 ３０ 整合回路 ３１，３２ 可変コンデンサ ４１ 電流検出素子 ４２ 電圧検出素子 ５１ 位相差検出器 ５２ インピーダンス検出器 ６０ 制御回路 ８０ 電圧定在波比検出器 ９０ 座標変換回路
Claims (2)
- 【請求項１】高周波電力が供給され、内部で成膜を行う
ための成膜手段と、 前記成膜手段に高周波電力を供給するための高周波電源
と、 前記成膜手段と高周波電源との間に配置され、両者の整
合をとるための整合装置とを備え、 前記整合装置は、 前記成膜手段に直列な第１可変容量素子及び電源に並列
な第２可変容量素子を有する整合回路と、 前記整合回路入口におけるインピーダンスの位相を検出
する位相差検出器と、 前記整合回路入口におけるインピーダンスの絶対値を検
出するインピーダンス検出器と、 前記位相差検出器の検出結果により前記第１可変容量素
子の容量を制御し、かつ前記インピーダンス検出器の検
出結果により前記第２可変容量素子の容量を制御する制
御回路と、 前記両可変容量素子の一方が前記制御回路によって制御
されたときの他方の素子に対応するインピーダンスの位
相あるいは絶対値が影響を受けるのを軽減するための分
離手段と、 を備えている成膜装置。 - 【請求項２】高周波電力が供給され、内部で成膜を行う
ための成膜手段と、 前記成膜手段に高周波電力を供給するための高周波電源
と、 前記成膜手段と高周波電源との間に配置され、両者の整
合をとるための整合装置とを備え、 前記整合装置は、 前記成膜手段に直列な第１可変容量素子及び電源に並列
な第２可変容量素子を有する整合回路と、 前記整合回路入口におけるインピーダンスの位相及び絶
対値を検出する位相差検出器及びインピーダンス検出器
と、 前記整合回路が整合点近傍に達したことを検出するため
の整合状態検出手段と、 前記両検出器及び整合状態検出手段の検出結果により、
前記整合回路が整合点近傍に達していないとき第１の論
理にしたがって前記第１及び第２可変容量素子の容量を
制御し、前記整合回路が整合点近傍に達したとき第２の
論理にしたがって前記第１及び第２可変容量素子の容量
を制御する制御回路と、 を備えている成膜装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3251580A JP2775656B2 (ja) | 1991-09-30 | 1991-09-30 | 成膜装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3251580A JP2775656B2 (ja) | 1991-09-30 | 1991-09-30 | 成膜装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0589997A true JPH0589997A (ja) | 1993-04-09 |
| JP2775656B2 JP2775656B2 (ja) | 1998-07-16 |
Family
ID=17224932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3251580A Expired - Fee Related JP2775656B2 (ja) | 1991-09-30 | 1991-09-30 | 成膜装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775656B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004535039A (ja) * | 2001-06-07 | 2004-11-18 | ラム リサーチ コーポレーション | プラズマ処理装置方法および装置 |
| JP2006179499A (ja) * | 2006-02-20 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 整合回路、プラズマ処理方法及び装置 |
| JPWO2005116293A1 (ja) * | 2004-05-28 | 2008-04-03 | コニカミノルタホールディングス株式会社 | 薄膜形成装置及び薄膜形成方法 |
| JP2016063518A (ja) * | 2014-09-22 | 2016-04-25 | 株式会社日立国際電気 | 整合器 |
| JP5946580B1 (ja) * | 2015-12-25 | 2016-07-06 | 株式会社京三製作所 | インピーダンス整合装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116940705B (zh) * | 2021-07-16 | 2024-03-08 | 株式会社爱发科 | 成膜方法和成膜装置 |
-
1991
- 1991-09-30 JP JP3251580A patent/JP2775656B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004535039A (ja) * | 2001-06-07 | 2004-11-18 | ラム リサーチ コーポレーション | プラズマ処理装置方法および装置 |
| JP4897195B2 (ja) * | 2001-06-07 | 2012-03-14 | ラム リサーチ コーポレーション | プラズマ処理方法、プラズマ処理装置およびプラズマ処理装置の製造方法 |
| JPWO2005116293A1 (ja) * | 2004-05-28 | 2008-04-03 | コニカミノルタホールディングス株式会社 | 薄膜形成装置及び薄膜形成方法 |
| JP2006179499A (ja) * | 2006-02-20 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 整合回路、プラズマ処理方法及び装置 |
| JP2016063518A (ja) * | 2014-09-22 | 2016-04-25 | 株式会社日立国際電気 | 整合器 |
| JP5946580B1 (ja) * | 2015-12-25 | 2016-07-06 | 株式会社京三製作所 | インピーダンス整合装置 |
| US10348267B2 (en) | 2015-12-25 | 2019-07-09 | Kyosan Electric Mfg. Co., Ltd. | Impedance matching device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2775656B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291999B1 (en) | Plasma monitoring apparatus | |
| US5936481A (en) | System for impedance matching and power control for apparatus for high frequency plasma treatment | |
| US6265831B1 (en) | Plasma processing method and apparatus with control of rf bias | |
| EP0947047B1 (en) | Method of and apparatus for matching a load to a source | |
| US7049751B2 (en) | Termination of secondary frequencies in RF power delivery | |
| EP0840941B1 (en) | Method of and apparatus for controlling reactive impedances of a matching network connected between an rf source and an rf plasma processor | |
| CN1515018B (zh) | 等离子体处理器 | |
| US5543689A (en) | High frequency power source having corrected power output | |
| JP2006166412A (ja) | インピーダンス整合装置 | |
| JPH09121105A (ja) | 双方向性結合器を有するｒｆ整合検出回路 | |
| US20100095888A1 (en) | Plasma generating apparatus and plasma film forming apparatus | |
| US20030052085A1 (en) | Control of power delivered to a multiple segment inject electrode | |
| US20080061901A1 (en) | Apparatus and Method for Switching Between Matching Impedances | |
| TWI528869B (zh) | 電漿處理系統中之電流控制 | |
| US10109460B2 (en) | Universal non-invasive chamber impedance measurement system and associated methods | |
| WO1992015952A1 (en) | Automatic impedance matching apparatus and method | |
| JPS5897925A (ja) | 高周波送信機における送信管の陽極負荷インピ−ダンスの最適値検出装置 | |
| JPH0563604A (ja) | インピーダンス自動整合装置 | |
| JPH0589997A (ja) | 成膜装置 | |
| JP3021093B2 (ja) | プラズマインピーダンス測定装置 | |
| US4990859A (en) | Process and apparatus for determining the impedance of the discharge in a plasma reactor system comprising a tuning box and application to the regulation of the impedance or the ionic current in such reactor | |
| JP4041223B2 (ja) | プラズマ監視装置 | |
| JP2001016779A (ja) | プラズマ処理装置用インピーダンス整合器 | |
| JPH10126113A (ja) | マイクロ波回路の自動チューニング方法 | |
| JPS6246960B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080501 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |