JPH0587841B2 - - Google Patents
Info
- Publication number
- JPH0587841B2 JPH0587841B2 JP706282A JP706282A JPH0587841B2 JP H0587841 B2 JPH0587841 B2 JP H0587841B2 JP 706282 A JP706282 A JP 706282A JP 706282 A JP706282 A JP 706282A JP H0587841 B2 JPH0587841 B2 JP H0587841B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- microcomputer
- ram
- cpu
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 description 11
- 239000000446 fuel Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピユータ（CPU）を
用いたエンジン電子制御装置に関する。
用いたエンジン電子制御装置に関する。
従来の技術
第６図は従来のCPUを用いたエンジン電子制
御装置（ECU：エンジン・コントール・ユニツ
ト）の構成を示している。第６図において、１は
マイクロコンピユータ（CPU）であり、この
CPU１は電源回路３から電源を供給されて作動
する。２はアナログ・デイジタル変換器（Ａ／Ｄ
変換器）であり、このＡ／Ｄ変換器２は各種のア
ナログ入力をデイジタル量に変換してCPU１に
入力する。４はイグニツシヨンスイツチであり、
このイグニツシヨンスイツチ４を介してバツテリ
ーの電圧が電源回路３に供給される。
御装置（ECU：エンジン・コントール・ユニツ
ト）の構成を示している。第６図において、１は
マイクロコンピユータ（CPU）であり、この
CPU１は電源回路３から電源を供給されて作動
する。２はアナログ・デイジタル変換器（Ａ／Ｄ
変換器）であり、このＡ／Ｄ変換器２は各種のア
ナログ入力をデイジタル量に変換してCPU１に
入力する。４はイグニツシヨンスイツチであり、
このイグニツシヨンスイツチ４を介してバツテリ
ーの電圧が電源回路３に供給される。
次に、上記従来例の動作について説明する。第
６図において、エンジンを始動するためにイグニ
ツシヨンスイツチ４をオンすると、バツテリー電
圧が電源回路３に供給され、電源回路３の定電圧
部の出力電圧Vccは、第７図ロに示すように所定
の時定数で上昇する。電源回路３の電圧検知部か
ら出力されるリセツト信号は、Vccが
CPU１の動作電圧以上の所定の電圧検知電圧
（VMNi）に達してから所定時間（T′）後に
“LOW”から“HIGH”に変化する。リセツト信
号が“HIGH”に変化した時点からCPU
１は第８図に示すフローチヤートに従つて動作を
開始する。CPU１は、まずリスタートの先頭番
地から動作を開始し、レジスタのセツト（CPU
１のIOポートの入力あるいは出力の指定）と、
スタツクポインタのセツト（割込み時の待避用
RAMのアドレス指定）を行い、CPU１への割込
みを禁止する。次に、全てのRAMをクリアし
RAMに予め設定された初期値の設定を行い、
CPU１の割込み禁止を解除するシステムの初期
化を行つた後に、各種制御量の演算と制御を行
う。
６図において、エンジンを始動するためにイグニ
ツシヨンスイツチ４をオンすると、バツテリー電
圧が電源回路３に供給され、電源回路３の定電圧
部の出力電圧Vccは、第７図ロに示すように所定
の時定数で上昇する。電源回路３の電圧検知部か
ら出力されるリセツト信号は、Vccが
CPU１の動作電圧以上の所定の電圧検知電圧
（VMNi）に達してから所定時間（T′）後に
“LOW”から“HIGH”に変化する。リセツト信
号が“HIGH”に変化した時点からCPU
１は第８図に示すフローチヤートに従つて動作を
開始する。CPU１は、まずリスタートの先頭番
地から動作を開始し、レジスタのセツト（CPU
１のIOポートの入力あるいは出力の指定）と、
スタツクポインタのセツト（割込み時の待避用
RAMのアドレス指定）を行い、CPU１への割込
みを禁止する。次に、全てのRAMをクリアし
RAMに予め設定された初期値の設定を行い、
CPU１の割込み禁止を解除するシステムの初期
化を行つた後に、各種制御量の演算と制御を行
う。
第７図のＢの部分は、電源断が発生して供給電
圧VBが下がつた時の様子を示している。定電圧
部の出力電圧Vccが一旦電圧検知電圧VMNi以下に
なると、リセツト信号は“HIGH”から
“LOW”になり、再びVccが復帰した時には、
VccがVMNi以上なつた時点から一定時間（T′）後
に“HIGH”になり、CPU１は第８図に示すフ
ローチヤートに従つて、イグニツシヨンスイツチ
４をオンした時と同様の動作を開始する。
圧VBが下がつた時の様子を示している。定電圧
部の出力電圧Vccが一旦電圧検知電圧VMNi以下に
なると、リセツト信号は“HIGH”から
“LOW”になり、再びVccが復帰した時には、
VccがVMNi以上なつた時点から一定時間（T′）後
に“HIGH”になり、CPU１は第８図に示すフ
ローチヤートに従つて、イグニツシヨンスイツチ
４をオンした時と同様の動作を開始する。
発明が解決しようとする課題
しかしながら、上記従来のエンジン電子制御装
置では、自動車の走行中にコネクタ接触不良等に
より瞬断（即ち、定電圧部の出力電圧Vccが電圧
検知電圧VMNi以下になり、５〜10mm sec後には
出力電圧Vccが電圧検知電圧VMNi以上に復帰する
ような電源断）が発生した場合には、一時CPU
１の動作が停止し一定時間（T′）後に、初設定
から動作を再開するため、瞬断後エンジンの状態
に合つていない燃料噴射制御などを行うことによ
り、一時期エンジンの不調を来たし、エンジンス
トールによるエンジンシヨツクを運転者に与える
という問題があつた。
置では、自動車の走行中にコネクタ接触不良等に
より瞬断（即ち、定電圧部の出力電圧Vccが電圧
検知電圧VMNi以下になり、５〜10mm sec後には
出力電圧Vccが電圧検知電圧VMNi以上に復帰する
ような電源断）が発生した場合には、一時CPU
１の動作が停止し一定時間（T′）後に、初設定
から動作を再開するため、瞬断後エンジンの状態
に合つていない燃料噴射制御などを行うことによ
り、一時期エンジンの不調を来たし、エンジンス
トールによるエンジンシヨツクを運転者に与える
という問題があつた。
本発明は上記従来の問題を解決するものであ
り、電源瞬断が発生しても短時間にCPUの動作
を回復し、瞬断が発生する直前の運転状態を維持
してエンジンの不調を来たすことのない優れたエ
ンジン電子制御装置を提供するこを目的とするも
のである。
り、電源瞬断が発生しても短時間にCPUの動作
を回復し、瞬断が発生する直前の運転状態を維持
してエンジンの不調を来たすことのない優れたエ
ンジン電子制御装置を提供するこを目的とするも
のである。
課題を解決するための手段
本発明は上記目的を達成するために、各種セン
サからの情報及びこれらの情報に基づく演算結果
を記憶するスタンバイラムと上記演算途中のデー
タ及び各種フラグの情報を記憶するラムを有する
マイクロコンピユータと、このマイクロコンピユ
ータにバツテリー電圧を一定電圧にて供給する定
電圧手段と、この定電圧手段の出力電圧が上記一
定電圧より降下して予め設定された所定電圧以下
になると割込信号を出力し、さらに上記定電圧手
段の出力電圧が上記所定電圧より降下して上記マ
イクロコンピユータの動作を保証する最低電圧よ
り僅かに高い所定の設定値以下になるとリセツト
信号を上記マイクロコンピユータに出力する電圧
検知手段と、上記バツテリーから直接電源が供給
され上記スタンバイラムの記憶内容を維持するた
めのスタンバイ電源手段とを備え、上記割込信号
発生時には上記スタンバイラムへのアクセスを不
能にし記憶内容を維持するとともにフラグをセツ
トし、上記割込信号発生後の所時間内に上記リセ
ツト信号が発生しない場合には上記スタンバイラ
ムをクリアしない初期化を行い、上記リセツト信
号が発生した場合には上記マイクロクンピユータ
のすべてのラムをクリアする初期化を行うことを
特徴とするものである。
サからの情報及びこれらの情報に基づく演算結果
を記憶するスタンバイラムと上記演算途中のデー
タ及び各種フラグの情報を記憶するラムを有する
マイクロコンピユータと、このマイクロコンピユ
ータにバツテリー電圧を一定電圧にて供給する定
電圧手段と、この定電圧手段の出力電圧が上記一
定電圧より降下して予め設定された所定電圧以下
になると割込信号を出力し、さらに上記定電圧手
段の出力電圧が上記所定電圧より降下して上記マ
イクロコンピユータの動作を保証する最低電圧よ
り僅かに高い所定の設定値以下になるとリセツト
信号を上記マイクロコンピユータに出力する電圧
検知手段と、上記バツテリーから直接電源が供給
され上記スタンバイラムの記憶内容を維持するた
めのスタンバイ電源手段とを備え、上記割込信号
発生時には上記スタンバイラムへのアクセスを不
能にし記憶内容を維持するとともにフラグをセツ
トし、上記割込信号発生後の所時間内に上記リセ
ツト信号が発生しない場合には上記スタンバイラ
ムをクリアしない初期化を行い、上記リセツト信
号が発生した場合には上記マイクロクンピユータ
のすべてのラムをクリアする初期化を行うことを
特徴とするものである。
作 用
本発明は上記のような構成であり、自動車が走
行中にコネクタの接触不良などにより瞬断（５〜
10mm secの電源断）が発生した場合には、短時
間でCPUの動作を再開できるとともに、スタン
バイラムに保持されている瞬断が発生する直前の
情報に基づいてCPUが動作するために、間違つ
た燃料噴射、空燃比制御等を行うことがなくな
り、瞬断直前の状態に近い運転が可能となり、運
転者に違和感を与えることなく運転を続行できる
ものである。
行中にコネクタの接触不良などにより瞬断（５〜
10mm secの電源断）が発生した場合には、短時
間でCPUの動作を再開できるとともに、スタン
バイラムに保持されている瞬断が発生する直前の
情報に基づいてCPUが動作するために、間違つ
た燃料噴射、空燃比制御等を行うことがなくな
り、瞬断直前の状態に近い運転が可能となり、運
転者に違和感を与えることなく運転を続行できる
ものである。
実施例
以下に本発明の一実施例について第１図〜第５
図とともに説明する。第１図〜第５図において、
１はマイクロコンピユータ（CPU）であり、２
はアナログ・デイジタル変換器（Ａ／Ｄ変換器）
である。CPU１は、エンジン回転信号、吸入空
気量センサ、吸気圧センサ、スロツトルポジシヨ
ンセンサ、吸入空気温度センサ、水温センサ、大
気圧センサ、排気ガス酸素濃度センサ等のセンサ
出力、及びバツテリー電圧等の各種情報を基にし
て、燃料噴射時間、点火進み角通電時間、EGR
デユーテイー比等の計算を行うものであり、この
CPU１には上記センサ出力等の情報及び上記計
算結果のアクセスを行うスタンバイラムと、上記
演算途中のデーあるいは運転状態を示す各種フラ
グの情報のアクセスを行うRAMを内蔵してい
る。３は電源回路であり、イグニツシヨンスイツ
チ４を介してバツテリーに接続された定電圧部３
ａと、電源遮断時にコンデンサ等に蓄積された電
圧よつて動作可能状態を長く維持し上記定電圧部
３ａの電圧を監視し、割込信号及びリセツ
ト信号を発生する電圧検知部３ｂと、
CPU１内のスタンバイラムに電圧を供給しスタ
ンバイラムの記憶内容を維持するためのスタンバ
イ電源部３ｃとから構成されている。上記電圧検
知部３ｂはイグニツシヨンスイツチ４を介してバ
ツテリーに続されており、上記スタンバイ電源部
３ｃは直接バツテリーに続されている。CPU１
とＡ／Ｄ変換器２と電源回路３とからECU（エン
ジン・コントロール・ユニツト）が構成されてい
る。
図とともに説明する。第１図〜第５図において、
１はマイクロコンピユータ（CPU）であり、２
はアナログ・デイジタル変換器（Ａ／Ｄ変換器）
である。CPU１は、エンジン回転信号、吸入空
気量センサ、吸気圧センサ、スロツトルポジシヨ
ンセンサ、吸入空気温度センサ、水温センサ、大
気圧センサ、排気ガス酸素濃度センサ等のセンサ
出力、及びバツテリー電圧等の各種情報を基にし
て、燃料噴射時間、点火進み角通電時間、EGR
デユーテイー比等の計算を行うものであり、この
CPU１には上記センサ出力等の情報及び上記計
算結果のアクセスを行うスタンバイラムと、上記
演算途中のデーあるいは運転状態を示す各種フラ
グの情報のアクセスを行うRAMを内蔵してい
る。３は電源回路であり、イグニツシヨンスイツ
チ４を介してバツテリーに接続された定電圧部３
ａと、電源遮断時にコンデンサ等に蓄積された電
圧よつて動作可能状態を長く維持し上記定電圧部
３ａの電圧を監視し、割込信号及びリセツ
ト信号を発生する電圧検知部３ｂと、
CPU１内のスタンバイラムに電圧を供給しスタ
ンバイラムの記憶内容を維持するためのスタンバ
イ電源部３ｃとから構成されている。上記電圧検
知部３ｂはイグニツシヨンスイツチ４を介してバ
ツテリーに続されており、上記スタンバイ電源部
３ｃは直接バツテリーに続されている。CPU１
とＡ／Ｄ変換器２と電源回路３とからECU（エン
ジン・コントロール・ユニツト）が構成されてい
る。
次に、上記実施例の動作について説明する。第
１図において、イグニツシヨンスイツチ４をオン
すると、第２図に示すように、ECU回路の供給
電圧VBが上昇し定電圧部３ａの出力電圧Vccが
所定の時定数で上昇する。電圧検知部３ｂは定電
圧部３ａの電圧を検知し、Vccが所定値ＶRET
になつてから一定時間T′後“LOW”から
“HIGH”に変化するリセツト信号を出力
する。このリセツト信号が“HIGH”に
なると、CPU１は第５図に示すRESTARTルー
チンに対応した動作を開始する。
１図において、イグニツシヨンスイツチ４をオン
すると、第２図に示すように、ECU回路の供給
電圧VBが上昇し定電圧部３ａの出力電圧Vccが
所定の時定数で上昇する。電圧検知部３ｂは定電
圧部３ａの電圧を検知し、Vccが所定値ＶRET
になつてから一定時間T′後“LOW”から
“HIGH”に変化するリセツト信号を出力
する。このリセツト信号が“HIGH”に
なると、CPU１は第５図に示すRESTARTルー
チンに対応した動作を開始する。
一方、第１図において、イグニツシヨンスイツ
チ４をオフした場合には、第３図に示すように、
ECU回路電圧VBが下降し定電圧部３ａへの供給
電圧が低下し始め、VBがVccの安定化に必要な
電圧以下になつた時点からVccは下がり始め、予
め設定された所定電圧（電圧検知電圧）VMNiにな
つた時に割込信号MNiは、“HIGH”から“LOW”
に変化し、電源が切られたことをCPU１に伝え
る。さらに、Vccが下がり、CPU１の動作を保証
する最低電圧（VCPU）より僅かに高い電圧
VRSTになつた時点でリセツト信号が
“HIGH”から“LOW”に変化してCPU１の動
作を停止させる。割込信号MNiが“LOW”に落ち
た時点からリセツト信号が“LOW”にな
る時点までの時間はT0である。
チ４をオフした場合には、第３図に示すように、
ECU回路電圧VBが下降し定電圧部３ａへの供給
電圧が低下し始め、VBがVccの安定化に必要な
電圧以下になつた時点からVccは下がり始め、予
め設定された所定電圧（電圧検知電圧）VMNiにな
つた時に割込信号MNiは、“HIGH”から“LOW”
に変化し、電源が切られたことをCPU１に伝え
る。さらに、Vccが下がり、CPU１の動作を保証
する最低電圧（VCPU）より僅かに高い電圧
VRSTになつた時点でリセツト信号が
“HIGH”から“LOW”に変化してCPU１の動
作を停止させる。割込信号MNiが“LOW”に落ち
た時点からリセツト信号が“LOW”にな
る時点までの時間はT0である。
第４図は、自動車が走行中に電源断が発生した
場合を示している。第４図の前半の電源断は、コ
ネクタ接触不良等により瞬断（５〜10mm secの
電源断）が発生した場合であり、第４図の後半の
電源断は、イグニツシヨンスイツチ４をオフした
場合あるいは瞬断とは判断できない程度の長い時
間（300mm sec以上）の遮断が発生した場合を示
しており、この場合にはCPU１をハード的にリ
セツトするリセツト信号も変化してい
る。
場合を示している。第４図の前半の電源断は、コ
ネクタ接触不良等により瞬断（５〜10mm secの
電源断）が発生した場合であり、第４図の後半の
電源断は、イグニツシヨンスイツチ４をオフした
場合あるいは瞬断とは判断できない程度の長い時
間（300mm sec以上）の遮断が発生した場合を示
しており、この場合にはCPU１をハード的にリ
セツトするリセツト信号も変化してい
る。
先ず、第４図の前半に示す電源瞬断時における
CPU１の動作を第５図に示すフローチヤートを
参照して説明する。
CPU１の動作を第５図に示すフローチヤートを
参照して説明する。
Vccが下がりVMNiの電圧になつた時に割込信号
RNMiが、“HIGH”から“LOW”に変化し、こ
の時点でCPU１に割込みがかかり、第５図にお
けるNMiルーチンが動作する。まずステツプ１
において、CPU１内のスタンバイラムへのアク
セスをデイスイネイブル（スタンバイラムの切離
し）状態とし、この後スタンバイラムへのアクセ
スがイネイブル（スタンバイラム接続）になるま
での間、ラムの内容が書き換えられることのない
ようにスタンバイラムに記憶されている情報を保
護する。さらにステツプ２において、この割込み
ルーチンを通つたことを示すフラグをCPU１内
のRAMにセツトする。
RNMiが、“HIGH”から“LOW”に変化し、こ
の時点でCPU１に割込みがかかり、第５図にお
けるNMiルーチンが動作する。まずステツプ１
において、CPU１内のスタンバイラムへのアク
セスをデイスイネイブル（スタンバイラムの切離
し）状態とし、この後スタンバイラムへのアクセ
スがイネイブル（スタンバイラム接続）になるま
での間、ラムの内容が書き換えられることのない
ようにスタンバイラムに記憶されている情報を保
護する。さらにステツプ２において、この割込み
ルーチンを通つたことを示すフラグをCPU１内
のRAMにセツトする。
ここで、ステツプ１及びステツプ２の動作時間
をT1とすれば、CPU１がハード的にリセツト状
態になるに、すなわち第３図にも示すように、
Vccが下がりCPU１の動作を保証する最低電圧
（VCPU）より僅かに高い電圧VRSTに到達する前に
行う必要があり、定電圧部３ａは、T1＜T0とな
る時定数になるように設定されている。ステツプ
１及びステツプ２を終了した時点では、CPU１
がリセツトされるまでに、（T0−T1）の時間が残
つている。そこでラムは使用せずにアキユムレー
タあるいはレジスタを使用して時間待ちを行う
（ステツプ３）。この時間待ち（T2）の間に、
CPU１がリセツト信号より仕事を停止す
る必要があるので、第３図にも示すように、T1
＋T2＞T0となるように時間T2を設定する。第４
図の前半に示す瞬断の場合、電源断の時間として
は、５〜10mm secであり、本実施例において、
時間T2は、T1＋T2＝20mm secとなるように設
定されている。
をT1とすれば、CPU１がハード的にリセツト状
態になるに、すなわち第３図にも示すように、
Vccが下がりCPU１の動作を保証する最低電圧
（VCPU）より僅かに高い電圧VRSTに到達する前に
行う必要があり、定電圧部３ａは、T1＜T0とな
る時定数になるように設定されている。ステツプ
１及びステツプ２を終了した時点では、CPU１
がリセツトされるまでに、（T0−T1）の時間が残
つている。そこでラムは使用せずにアキユムレー
タあるいはレジスタを使用して時間待ちを行う
（ステツプ３）。この時間待ち（T2）の間に、
CPU１がリセツト信号より仕事を停止す
る必要があるので、第３図にも示すように、T1
＋T2＞T0となるように時間T2を設定する。第４
図の前半に示す瞬断の場合、電源断の時間として
は、５〜10mm secであり、本実施例において、
時間T2は、T1＋T2＝20mm secとなるように設
定されている。
さらに、CPU１がリセツトされることはなく
時間T2経過すると、NMルーチンにおいてステ
ツプ３の時間待ち（T2）の最後においてジヤン
プ命令によりRESTARTルーチンにジヤンプす
る。ここでRESTARTルーチンが開始され、ス
テツプ４において、レジスのセツト（CPU１の
IOポートの入力あるいは出力の指定）と、スタ
ツクポインタのセツト（割込み時の待避用RAM
のアドレス指定）を行うと共に、CPU１への割
込みを禁止する。次に、内部スタンバイラムをイ
ネイブル状態にした（ステツプ５）後、NMiル
ーチンで立てられたフラグをチエツクする（ステ
ツプ６）。第４図の前半の場合には、ステツプ２
でフラグをセツトしているため、ステツプ６で
“YES”と判断されて、ステツプ１０でスタンバ
イラムに保持している情報は維持し、その他の
RAMをクリアして、ステツプ８においてCPU１
の割込み禁止を解するシステムの初期化を行つた
後に、ステツプ９において各種制御量の演算と制
御を行う。
時間T2経過すると、NMルーチンにおいてステ
ツプ３の時間待ち（T2）の最後においてジヤン
プ命令によりRESTARTルーチンにジヤンプす
る。ここでRESTARTルーチンが開始され、ス
テツプ４において、レジスのセツト（CPU１の
IOポートの入力あるいは出力の指定）と、スタ
ツクポインタのセツト（割込み時の待避用RAM
のアドレス指定）を行うと共に、CPU１への割
込みを禁止する。次に、内部スタンバイラムをイ
ネイブル状態にした（ステツプ５）後、NMiル
ーチンで立てられたフラグをチエツクする（ステ
ツプ６）。第４図の前半の場合には、ステツプ２
でフラグをセツトしているため、ステツプ６で
“YES”と判断されて、ステツプ１０でスタンバ
イラムに保持している情報は維持し、その他の
RAMをクリアして、ステツプ８においてCPU１
の割込み禁止を解するシステムの初期化を行つた
後に、ステツプ９において各種制御量の演算と制
御を行う。
次に、第４図の後半に示すように、イグニツシ
ヨンスイツチ４をオフた場合あるいは瞬断とは判
断できない程度の長い時間（300mm sec以上）の
遮断が発した場のCPU１の動作を説明する。こ
の場合も上述の第４図の前半の場合と同様に、
Vc電圧がVMNi以下なつた時に割込信号MNiが、
“HIGH”から“LOW”に変化し、この時点で
CPU１に割込みがかかり、第５図におけるNMi
ルーチンが動作し、ステツプ１及びステツプ２が
動作して、この割込みレーチンを通つたことを示
すフラグがCPU１内のRAMにセツトされる。そ
してステツプ３にて、時間待ち（T2）を行う間
に、Vcc電圧がさらに下がつてCPU１の動作電圧
（VCPU）より少し高い電圧VRSTに到達すると、
CPU１がリセツト信号により動作を停止
する。
ヨンスイツチ４をオフた場合あるいは瞬断とは判
断できない程度の長い時間（300mm sec以上）の
遮断が発した場のCPU１の動作を説明する。こ
の場合も上述の第４図の前半の場合と同様に、
Vc電圧がVMNi以下なつた時に割込信号MNiが、
“HIGH”から“LOW”に変化し、この時点で
CPU１に割込みがかかり、第５図におけるNMi
ルーチンが動作し、ステツプ１及びステツプ２が
動作して、この割込みレーチンを通つたことを示
すフラグがCPU１内のRAMにセツトされる。そ
してステツプ３にて、時間待ち（T2）を行う間
に、Vcc電圧がさらに下がつてCPU１の動作電圧
（VCPU）より少し高い電圧VRSTに到達すると、
CPU１がリセツト信号により動作を停止
する。
ECU回路電圧VBが復帰すると、イグニツシヨ
ンスイツチ４をオンした時と同様に、Vccが所定
の時定数で上昇し、VRETになつてから一定時間
T′後にリセツト信号が“LOW”から
“HIGH”に変化して、CPU１は第５図に示す
RESTARTルーチンに対応した動作を開始し、
ステツプ４，５が実行されて、ステツプ６にてフ
ラグをチエツクする。第４図の後半の場合、
CPU１は一度リセツトされているため、ステツ
プ６の判定は“NO”であり、ステツプ７でスタ
ンバイラムを含む全てのRAMをクリアしスタン
バイラムに予め設定された初期値を設定した後
に、ステツプ８においてCPU１の割込み禁止を
解除するシステムの初期化を行い、ステツプ９で
各種演算及び制御を行う。すなわち、第４図の後
半の場合にはイグニツシヨンスイツチ４を一度遮
断した後に始動した場合と同様の動作を行う。
ンスイツチ４をオンした時と同様に、Vccが所定
の時定数で上昇し、VRETになつてから一定時間
T′後にリセツト信号が“LOW”から
“HIGH”に変化して、CPU１は第５図に示す
RESTARTルーチンに対応した動作を開始し、
ステツプ４，５が実行されて、ステツプ６にてフ
ラグをチエツクする。第４図の後半の場合、
CPU１は一度リセツトされているため、ステツ
プ６の判定は“NO”であり、ステツプ７でスタ
ンバイラムを含む全てのRAMをクリアしスタン
バイラムに予め設定された初期値を設定した後
に、ステツプ８においてCPU１の割込み禁止を
解除するシステムの初期化を行い、ステツプ９で
各種演算及び制御を行う。すなわち、第４図の後
半の場合にはイグニツシヨンスイツチ４を一度遮
断した後に始動した場合と同様の動作を行う。
このように、上記実施例によれば、自動車が走
行中にコネクタの接触不良などにより瞬断が発生
した場合には、短時間（T1＋T2）でCPU１の動
作を再開できるとともに、スタンバイラムに保持
されている瞬断が発生する直前の情報に基づいて
CPU１が動作するために、間違つた燃料噴射、
空燃比制御等を行うことがなくなり、瞬断直前の
状態に近い運転が可能となり、運転者に違和感を
与えることなく運転を続行できるものである。
行中にコネクタの接触不良などにより瞬断が発生
した場合には、短時間（T1＋T2）でCPU１の動
作を再開できるとともに、スタンバイラムに保持
されている瞬断が発生する直前の情報に基づいて
CPU１が動作するために、間違つた燃料噴射、
空燃比制御等を行うことがなくなり、瞬断直前の
状態に近い運転が可能となり、運転者に違和感を
与えることなく運転を続行できるものである。
発明の効果
本発明は上記実施例より明らかなように、定電
圧部の電圧がCPU動作電圧以上の所定の設定値
以下になると割込信号を、定電圧手段の電圧が
CPUの動作電圧以下になるとCPUをリセツトす
る信号を出力する電圧検知部と、スタンバイラム
の記憶内容を維持するためのスタンバイ電源手段
を設けたものであり、自動車が走行中にコネクタ
の接触不良などにより瞬断（５〜10mm secの電
源断）が発生した場合には、短時間でCPUの動
作を再開どきるとともに、スタンバイラムに保持
されている瞬断が発生する直前の情報に基づいて
CPUが動作するために、間違つた燃料噴射、空
燃比制御等を行うことがなくなり、瞬断直前の状
態に近い運転が可能となり、運転者に違和感を与
えることなく運転を続行できるという効果を有す
る。
圧部の電圧がCPU動作電圧以上の所定の設定値
以下になると割込信号を、定電圧手段の電圧が
CPUの動作電圧以下になるとCPUをリセツトす
る信号を出力する電圧検知部と、スタンバイラム
の記憶内容を維持するためのスタンバイ電源手段
を設けたものであり、自動車が走行中にコネクタ
の接触不良などにより瞬断（５〜10mm secの電
源断）が発生した場合には、短時間でCPUの動
作を再開どきるとともに、スタンバイラムに保持
されている瞬断が発生する直前の情報に基づいて
CPUが動作するために、間違つた燃料噴射、空
燃比制御等を行うことがなくなり、瞬断直前の状
態に近い運転が可能となり、運転者に違和感を与
えることなく運転を続行できるという効果を有す
る。
第１図は本発明の一実施例におけるエンジン電
子制御装置のブロツク図、第２図は同装置のイグ
ニツシヨンスイツチ投入時の動作説明図、第３図
は同装置のイグニツシヨンスイツチ遮断時の動作
説明図、第４図は同装置の電源断時の動作説明
図、第５図は同装置の動フローチヤート、第６図
は従来のエンジン電子制御装置のブロツク図、第
７図は同装置のイグニツシヨンスイツチ投入時と
電源断時の動作説明図、第８図は同装置の動作フ
ローチヤートである。 １……マイクロコンピユータ、２……アナロ
グ・デイジタル変換器、３……電源回路、３ａ…
…定電圧部、３ｂ……電圧検知部、３ｃ……スタ
ンバイ電源部、４……イグニツシヨンスイツチ。
子制御装置のブロツク図、第２図は同装置のイグ
ニツシヨンスイツチ投入時の動作説明図、第３図
は同装置のイグニツシヨンスイツチ遮断時の動作
説明図、第４図は同装置の電源断時の動作説明
図、第５図は同装置の動フローチヤート、第６図
は従来のエンジン電子制御装置のブロツク図、第
７図は同装置のイグニツシヨンスイツチ投入時と
電源断時の動作説明図、第８図は同装置の動作フ
ローチヤートである。 １……マイクロコンピユータ、２……アナロ
グ・デイジタル変換器、３……電源回路、３ａ…
…定電圧部、３ｂ……電圧検知部、３ｃ……スタ
ンバイ電源部、４……イグニツシヨンスイツチ。
Claims (1)
- １ 各種センサからの情報及びこれらの情報に基
づく演算結果を記憶するスタンバイラムと上記演
算途中のデータ及び各種フラグの情報を記憶する
ラムを有するマイクロコンピユータと、このマイ
クロコンピユータにバツテリー電圧を一定電圧に
て供給する定電圧手段と、この定電圧手段の出力
電圧が上記一定電圧より降下して予め設定された
所定電圧以下になると割込信号を出力し、さらに
上記定電圧手段の出力電圧が上記所定電圧より降
下して上記マイクロコンピユータの動作を保証す
る最低電圧より僅かに高い所定の設定値以下にな
るとリセツト信号を上記マイクロコンピユータに
出力する電圧検知手段と、上記バツテリーから直
接電源が供給され上記スタンバイラムの記憶内容
を維持するためのスタンバイ電源手段とを具備
し、上記割込信号発生時には上記スタンバイラム
へのアクセスを不能にし記憶内容を維持するとと
もにフラグをセツトし、上記割込信号発生後の所
定時間内に上記リセツト信号が発生しない場合に
は上記スタンバイラムをクリアしない初期化を行
い、上記リセツト信号が発生した場合には上記マ
イコロクンピユータのすべてのラムをクリアする
初期化を行うことを特徴とするエンジン電子制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP706282A JPS58125102A (ja) | 1982-01-19 | 1982-01-19 | エンジン電子制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP706282A JPS58125102A (ja) | 1982-01-19 | 1982-01-19 | エンジン電子制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125102A JPS58125102A (ja) | 1983-07-26 |
| JPH0587841B2 true JPH0587841B2 (ja) | 1993-12-20 |
Family
ID=11655576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP706282A Granted JPS58125102A (ja) | 1982-01-19 | 1982-01-19 | エンジン電子制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125102A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142001A (ja) * | 1984-08-03 | 1986-02-28 | Japan Electronic Control Syst Co Ltd | 自動車用制御装置の誤動作防止装置 |
| JPS61262803A (ja) * | 1985-05-15 | 1986-11-20 | Nippon Denso Co Ltd | 電子的制御装置 |
| JP2001160004A (ja) | 1999-12-03 | 2001-06-12 | Denso Corp | 電子制御装置 |
| JP5878417B2 (ja) * | 2012-04-11 | 2016-03-08 | トヨタ自動車株式会社 | 車両の制御装置 |
-
1982
- 1982-01-19 JP JP706282A patent/JPS58125102A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58125102A (ja) | 1983-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6230094B1 (en) | Electronic control system and method having monitor program | |
| JPH0742888B2 (ja) | エンジン制御装置 | |
| JP2570443B2 (ja) | 酸素センサのヒータ制御装置 | |
| GB2072883A (en) | Automatic control of ic engines | |
| JPH0811942B2 (ja) | エンジン制御装置 | |
| JPH0577862B2 (ja) | ||
| US4683859A (en) | Apparatus for injecting fuel into internal combustion engine | |
| JP3817855B2 (ja) | 電子制御装置 | |
| JPH06201496A (ja) | 大気圧センサの異常判定装置 | |
| JP3883842B2 (ja) | 車両用電子制御装置 | |
| JPH0587841B2 (ja) | ||
| JP4075227B2 (ja) | 内燃機関の制御装置 | |
| JPH116461A (ja) | エンジン制御装置およびその記録媒体 | |
| JP4270108B2 (ja) | エンジンの制御装置 | |
| JPS638293B2 (ja) | ||
| JPH0328578B2 (ja) | ||
| JPH0325813B2 (ja) | ||
| JPH0728507A (ja) | マイクロコンピュータシステム | |
| JPH0115874Y2 (ja) | ||
| JPH0545458B2 (ja) | ||
| JPH01100346A (ja) | 水温センサ故障時のフェイルセーフシステム | |
| JPS61123741A (ja) | 電子式燃料噴射制御装置 | |
| JPH01271637A (ja) | エンジンの吸入空気量制御装置 | |
| JP3507596B2 (ja) | 電子制御装置 | |
| JPH0587662B2 (ja) |