JPH058621B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明は、画像処理装置に関し、特にデイザ法
等を用いて画像データの圧縮を行う画像処理装置
に関するものである。

（従来技術） 従来、原理的に白黒または明暗の２値の表示し
かできない表示セルを用いて画像出力するプラズ
マパネル、液晶デイスプレイ、フアクシミリある
いはドツトプリンタのような２値表示型の画像処
理装置において、デイジタル画像信号による写真
などの中間調（濃淡）の再現は、一般に階調再現
性やハードウエアの構成の容易性などによりデイ
ザ法が用いられることが多い。この内、組織的デ
イザ法では、第１図に示す様なデイザマトリツク
スにより入力画像信号の一画素に対して、所定の
閾値を設け、表示セルのオンまたはオフを決定し
ている。第２図は第１図の４×４のデイザマトリ
ツクスを用いて行つた中間調の入力画像に対する
オン、オフの出力パターンを例示したものであ
る。このようなデイザ画像の出力パターンに応じ
て、表示出力のドツトを表示すれば、入力画像の
明るさとオンとなるセルの数とを比例させること
ができるから、写真等の中間調を擬似的に再現さ
せることができる。

一方、フアクシミリ等の画像伝送装置において
は、伝送時間の高速化を図るために、高能率符号
化（以下、データ圧縮という）が行われている。
このデータ圧縮は、一般には白または黒の連続す
る長さを符号化して伝送ビツト数を減らすという
ランレングス符合化を用いることが多く、この場
合には白の連続、あるいは黒の連続が多ければ多
い程、データの圧縮率は当然に高くなる。だが、
このようなフアクシミリ等においても中間調の再
現は、画質の向上の点からも不可欠な要素であ
る。そこで、フアクシミリ等では、一般にデイザ
法を用いて処理（以下、デイザ処理という）した
２値情報をランレングス符合化することによつて
データ圧縮を高めるとともに、ある程度の中間調
の再現が可能になるようにしている。だが、デー
タ圧縮の点からみると、デイザ法はランレングス
符合化によるデータ圧縮の効率を悪くしている。
何故なら、パパターンランレングス符合化の基本
である“白の連続”、あるいは“黒の連続”の出
現率がデイザ処理によりデイザマトリツクスの性
質に起因して極端に減つてしまうからである。

その他、デイザ法に窒したデータ圧縮方式が
種々提案されている。例えば、先行する近傍４画
素とデイザマトリツクス中の閾値とから着目する
画素を予測し、その予測誤差を前走査ラインの画
素を参照して入れ替え処理した後にランレングス
符合化するというブロツク内画素順序入替え法、
デイザマトリツクス中の互いに近い閾値に対応す
るグループ化（並び替え）した後にランレングス
符合化するというビツトインターリービング法、
デイザマトリツクスの閾値に従つて２状態のパタ
ーンに分離するか、４状態のパターンに分離して
からそれぞれ別々にランレングス符合化するとい
う状態分離ランレングス法、あるいは組織的デイ
ザ法で処理して得た画面をｎ×ｍのサブマトリツ
クスに分け、そのサブマトリツクスのパターンに
番号を付け、その番号を伝送するというパターン
マツチング法、ブロツク予想符号化法、Ｒ／Ｌ直
接切替え方式等が提案されている。

このように、デイザ法を用いて画像処理を行な
い画像データを圧縮しようとする場合に、デイザ
マトリツクス特有のデータ配列に着目してデータ
圧縮を行なつたり、あるいはMR符号化やMH符
号化による圧縮などの種々のデータ圧縮方式が提
案されているが、これらの従来方式はいずれもデ
ータ圧縮効率の点からは余り高能率とは言えない
という欠点があつた。

（目 的） そこで、本発明の目的は上述した欠点を除去
し、閾値マトリツクスを用いて変換された２値化
データを該マトリツクスをあてはめられたブロツ
ク単位で圧縮する際の圧縮率を向上させることに
ある。

（実施例） 以下、図面を参照して本発明を詳細に説明す
る。

第３図はデイザ処理後の画像データをデータ圧
縮する本発明画像処理装置の高能率符号化手段の
構成の一例を示し、ここで３０１および３０２は
それぞれデイザ法で処理した２値の画像データを
記憶するＮビツト容量の画像メモリである。画像
メモリ３０１には第４図に示すような２×２のデ
イザマトリツクスの１行目の閾値でデイザ処理し
た画像データをその閾値配置順Ａ，Ｃ，Ａ，Ｃ，
Ａ，Ｃ，…順に記憶し、画像メモリ３０２にはそ
のデイザマトリツクスの２行目の閾値でデイザ処
理した画像データをその閾値値Ｄ，Ｂ，Ｄ，Ｂ…
順に記憶する。なお、第４図の閾値Ａ〜Ｄは
“３”〜“０”に相当し、メモリ３０１および３
０２に示すＡ〜Ｄは画像データの対応閾値を示す
ものとする。

３０３および３０４は対応する画像メモリ３０
１または３０２のアドレシングを行うアドレスカ
ウンタ、３０５および３０６は基本クロツクパル
スf₀とゲートパルスG₁またはG₂との論理積をと
り、クロツクパルスf₁またはf₂を送出するアンド
ゲートである。アドレスカウンタ３０３はアンド
ゲート３０５から与えられるクロツクパルスf₁に
応じて画像メモリ３０１へデータ読出用のアドレ
シング信号ADR３０１を供給し、アドレスカウ
ンタ３０４はアンドゲート３０６から与えられる
クロツクパルスf₂に応じて画像メモリ３０１へデ
ータ読出用のアドレシング信号ADR３０２を供
給する。３０７はゲートパルスG₁およびG₂を基
本クロツクパルスf₀に応じて交互に送出するゲー
トパルス発生回路、３０８は基本クロツクパルス
f₀を発生するクロツクパルス発生回路である。

ゲートパルス発生回路３０７は例えば一対のト
グルフリツプフロツプで構成し、第５図の信号波
形図で示すように入力パルスf₀のパルス数の1/4
のパルス数のゲートパルスG₁およびG₂を送出す
る。これにより、クロツクパルスf₁およびf₂を基
本クロツクパルスf₀に同期して、交互に２発づつ
発生させる（第５図参照）。一方、各画像メモリ
３０１および３０２はＮビツトまでデイザ処理済
みの画像データを記憶したら、シーケンシヤルに
画像データD₀を出力するが、その際にクロツク
パルスf₁およびf₂に応じてアドレシング信号ADR
３０１およびADR３０２が交互に供給されるか
ら、画像メモリ３０１および３０２からは２値
（“０”または“１”）の画像データD₀が２画素分
づつ交互に送出する。

３０９は選択パルス発生回路であり、画像メモ
リ３０１および３０２から出力される画像データ
D₀をＤ，Ｃ，Ｂ，Ａの一定の閾値順（閾値の大
きさ順）に入替えるために用いる選択パルスt₁，
t₂，t₃およびt₄を基本クロツクパルスf₀の立上り
に応じて切換え出力する（第５図参照）。この選
択パルス発生回路３０９は、例えば４段シフトレ
ジスタによる1/4リングカウンタで構成する。３
１０ａ〜３１０ｄはそれぞれＤ型フリツプフロツ
プからなるラツチ回路であり、画像メモリ３０１
および３０２から読み出した画像データD₀を選
択パルスt₁〜t₄に応じ１画素づつラツチする。

その際、選択パルスt₁をゲートパルスG₁の立上
りに同期してラツチ回路３１０ａに供給している
ので（第５図参照）、閾値Ａでデイザ処理された
画像データD₀がまずラツチ回路３１０ａにラツ
チされる。続く選択パルスt₂〜t₄を各閾値Ｃ，
Ｄ，Ｂの立上りに同期するように等間隔に発生し
（第５図参照）、順にラツチ回路３１０ｂ，３１０
ｂ、および３１０ｂに供給しているので、画像メ
モリ３０１および３０２から閾値Ａ，Ｃ，Ｄおよ
びＢの順序でシーケンシヤルに読み出された画像
データD₀はラツチ回路３１０ａ，３１０ｃ，３
１０ｄおよび３１０ｂに順にラツチされる。従つ
て、閾値Ａ，Ｃ，ＤおよびＢの順に読み出された
画像データD₀は選択パルスt₁〜t₄によりラツチ回
路３１０ｄ〜３１０ａに閾値Ｄ，Ｃ，ＢおよびＡ
の順に並べ変えられる。３１１は並直列変換する
シフトレジスタであり、ラツチ回路３１０ｄ，３
１０ａに格納されたＤ，Ｃ，Ｂ，Ａの出力順序の
画像データを並直列変換する。

３１２は基本クロツクパルスf₀を1/4に分周す
る1/4回路、３１３は２個のナンドゲートを直結
して構成したRSフリツプフロツプからなるクロ
ツクゲートである。クロツクゲート３１３は1/4
回路３１２の出力パルスf₃（第５図参照）とシフ
トレジスタ３１１からの２値データ（画像デー
タ）とに応じてアンドゲート３１４を閉じるクロ
ツクを発生する。アンドゲート３１４は基本クロ
ツクパルスf₀とクロツクゲート３１３の出力との
論理積をとり、クロツクパルスを発生する。３１
５はライトアドレスカウンタ、３１６はシフトレ
ジスタ３１１からの画像データを記憶するメモリ
であり、ライトアドレスカウンタ３１５はアンド
ゲート３１４のクロツクパルスに応じてデータ書
き込み時のメモリ３１６のアドレシングを行う。

このように、画像メモリ３０１および３０２か
らＡ，Ｃ，Ｄ，Ｂの閾値配置順に読み出した画像
データD₀をラツチ回路３１０ｄ〜３１０ａにＤ，
Ｃ，Ｂ，Ａの一定の閾値順（大きさ順）に並べ替
え、これをシフトレジスタ３１１により並直列変
換してメモリ３１６に書き込んでいるが、その
際、シフトレジスタ３１１からクロツクパルスf₀
に同期して出慎力した画像データD₀でＤ→Ｃ→
Ｂ→Ａの順で一番早く零レベルになるものがあつ
た瞬間に、クロツクゲート３１３によりアンドゲ
ート３１４を閉じ、ラインアドレスカウンタ３１
５のアドレシングを停止する。このようにして、
メモリ３１６への４画素分の記憶を終了すると、
１／４回路３１２の出力f₃（第５図参照）によりクロ
ツクゲート３１３をリセツトし、再び画像データ
D₀のメモリ３１６への書き込みを開始する。

よつて、全面真白の画像では画像データD₀は
全て“０”であるので、４画素の最初の画素、す
なわち閾値Ｄで処理した画素データのみがメモリ
３１６に書き込まれるので、従来に比べ1/4にデ
ータ圧縮ができる。同様にして、中間調画像の場
合にも1/4〜4/4の間でデータ圧縮が得られる。

なお、本例では説明を理解し易くするために、
２×２のデイザマトリツクスを用いた場合の回路
構成例を示したが、４×４のデイザマトリツクス
を用いた場合でも各構成要素の数を増加等するだ
けで同様に構成でき、全面真白の画像では1/16に
圧縮することができる。他の様式のデイザマトリ
ツクスの場合でも同様である。

第６図は第３図の装置でデータ圧縮した画像デ
ータをほぼ元の状態に復元する本発明画像処理装
置の画像データ復合手段の構成の一例を示し、こ
こで５０１〜５１４は第３図の構成要素３０１〜
３１４とほぼ同様なものであり、かつ５１５は第
３図のメモリ３１６と同様なメモリ５１６の読み
出し用アドレシングを行うリードアドレスカウン
タ、５１７はメモリ３１６から読み出した画像デ
ータD₀とクロツクゲート５１３のゲート信号GP₃
（第７図参照）との論理積をとつて、その結果を
レジスタ５１１に供給するアンドゲートである。
さらに、メモリ５１６には第３図の高能率符号化
手段（データ圧縮手段）により、データ圧縮処理
した２値の画像データD₀が４画素毎に“１，１，
１，１”，“１，１，１，０”，“１，１，０”，
“１，０”および“０”の４態様で、閾値Ｄ，Ｃ，
ＢおよびＡの順序で格納されているものとする。

データ復号時には、メモリ５１６から画像デー
タD₀をリードアドレスカウンタ５１５のアドレ
シングにより閾値Ｄ，Ｃ，Ｂ，Ａの順に読み出
し、ゲート信号GP₃でゲートされたアンドゲート
５１７を通つてレジスタ５１１に格納する。その
際、画像データD₀中に“０”の信号があるとき
には、クロツクゲート５１３のゲート信号GP₃
が、“０”となり、アンドゲート５１４が閉じら
れ、それによりリードアドレスカウンタ５１５を
通じてメモリ５１６のアドレシングが止まる。一
方、1/4回路５１２によりクロツクゲート５１３
が４画素毎にリセツトされるから、画像データ
D₀の中で“０”の信号があればメモリ５１６の
アドレシングが1/4回路５１２の出力があるまで
停止すると同時に、それ以降の４画素中の残りの
画素の画像データD₀が全て“０”となつてアン
ドゲート５１７から出る。この動作は1/4回路５
１２の出力により４画素単位で行われるから、４
画素中でデータ圧縮を受けなかつた画像データ列
“１，１，１，１”および“１，１，１，０”は
全く変らないが、圧縮を受けた画像データは
“０”の値で復元し、“１，１，０”は“１，１，
０，０”に“１，０”は“１，０，０，０”に、
“０”は“０，０，０，０”となつてレジスタ５
１１に入る。

これを第７図の信号波形図（タイミングチヤー
ト）を参照して説明すると、４画素単位で区分し
た第１ブロツクの基本クロツクパルスf_pの２クロ
ツク目でメモリ５１６から読み出した画像信号
D₀が初めて“０”となつたとすると、そのとき
ゲート信号GP₃がロー（Low）レベルとなり、ゲ
ート５１４および５１７のゲートを閉じてメモリ
５１６のアドレシングを止め、これ以降ゲート５
１７の出力は“０”となり続け、レジスタ５１１
には閾値Ｄ→Ｃ→Ｂ→Ａの順で２値データ“１”
→“０”→“０”→“０”がシフトされて、４ビ
ツト入つた時点で1/4回路５１２から発生したパ
ルスによりラツチ回路５１０ｄ〜５１０ａにラツ
チされる。

次いで、アンドゲート５１８ａ〜５１８ｄおよ
び選択パルス発生回路５０９の選択パルスt_p1〜
t_p4（第７図参照）により、第３図の装置の動作と
は逆の動作をして、ラツチ回路５１０ｄ〜５１０
ａの画像データD₀を閾値Ｃ→Ａ→Ｂ→Ｄの順に
並び替え、画像メモリ５０１および５０２にＣ→
Ａ→Ｂ→Ｄ順に格納する。その際、アドレスカウ
ンタ５０３および５０４によつてメモリ５０１お
よび５０２に各々２画素分づつ送り込ませ、元の
主走査時（デイザ処理時）と同じ配列にする（第
３図参照）。なお、５０５はクロツクf_p1を出力す
るアンドゲート、５０６はクロツクf_p2を出力す
るアンドゲート、５０７はゲートパルスGP₁およ
びGP₂を発生するゲートパルス発生回路、５０８
は基本クロツクパルスfpを発生するクロツクパル
ス発生回路であり、これらの回路５０５〜５０８
はそれぞれ第３図の回路３０５〜３０８と同様な
動作をする（第７図参照）。

このように、本例によればデイザマトリツクス
のブロツク内で一定の閾値順序にデイザ処理後の
画像データを入れ替え、閾値の順序に従つてある
画像データのビツトが“０”となれば、これに続
くビツトも同様に“０”であると見なしてデータ
圧縮をし、またデータ圧縮したものに“０”を加
えて復号しているので、設計図面や文章原稿など
のように比較的白地が多い原稿では大幅にデータ
圧縮できる効果がある。

なお、本発明はこれに限らず黒地が多い原稿に
も適用できる。例えば、画像データの並べ替え順
序を本例とは逆の閾値順にし、画像データのビツ
トが“１”となれば、これに続くビツトも同様に
“１”であると見なしてデータ圧縮および復号処
理を行えば、本例とは逆に写真原稿などの黒地の
多い原稿での大幅なデータ圧縮ができる。なおま
た、本例のデータ圧縮は後続のビツトを“０”と
みなして圧縮するというような非可逆の符号化方
式であるので、符号化した後に元の画像データに
復号した場合に、必ずしも元のものとは完全には
一致しない場合がある。しかし、マトリツクスの
単位で考えるとその一致しない発生頻度はデイザ
マトリツクスの特性から極めて低く、実際上発生
頻度の高いマトリツクスの単位でほぼ均質な濃度
の画像の場合には完全にもとのものに復号できる
ので、実用上の問題は生じない。

以上説明したように、本発明によれば、デイザ
法等による２値化処理後の画像データの順序をデ
イザマトリツクス等のマトリツクスのブロツク内
での一定の閾値順に入れ替え、閾値順による画像
データの内、所定値の信号があればこれに続くデ
ータも同一の信号であるとみなしてデータ圧縮す
るデータ圧縮手段と、そのデータ圧縮手段により
データ圧縮した画像データに上述の所定値の信号
があれば、これに続くデータも同一の信号である
とみなしてデータの復号を行うデータ復号手段と
を具備したため、画像データを大幅にデータ圧縮
することができる。

なお、本発明はデイザ法に限らず、濃度パター
ン法等により処理した２値データにも適用でき
る。すなわち、本例で云うデイザマトリツクスに
は濃度パターン法に用いられるマトリツクスも含
まれる。

（効果） 以上のように、本発明によれば、閾値マトリツ
クスを用いて変換された２値データを該マトリツ
クスをあてはめられたブロツク単位で圧縮する際
の圧縮率を向上させることができる。

【図面の簡単な説明】

第１図は４×４のデイザマトリツクスの一例を
示す説明図、第２図は第１図のデイザマトリツク
スを用いて中間調画像のデイザ処理をした際の表
示セルの動作例を示す説明図、第３図は本発明画
像処理装置の要部構成例を示す回路図、第４図は
第３図の装置で用いるデイザマトリツクスを示す
説明図、第５図は第３図の各部の信号波形例を示
すタイミングチヤート、第６図は第３図の装置で
処理した画像データを復号する本発明画像処理装
置の要部構成例を示す回路図、第７図は第６図の
各部の信号波形例を示すタイミングチヤートであ
る。 ３０１，３０２，５０１，５０２…画像メモ
リ、３０３，３０４，５０３，５０４…アドレス
カウンタ、３０５，３０６，５０５，５０６…ア
ンドゲート、３０７，５０７…ゲートパルス発生
回路、３０８，５０８…クロツクパルス発生回
路、３０９，５０９…選択パルス発生回路、３１
０ａ〜３１０ｄ，５１０ａ〜５１０ｄ…ラツチ回
路、３１１，５１１…レジスタ、３１２，５１２
…1/4回路、３１３，５１３…クロツクゲート、
３１４，５１４…アンドゲート、３１５…ライト
アドレスカウンタ、５１５…リードアドレスカウ
ンタ、３１６，５１６…メモリ、５１７…アンド
ゲート、f₀，f₁，f₂，f₃，f_p1，f_p2…クロツク、G₁，
G₂，GP₁，GP₂，GP₃…ゲート信号、t₁〜t₄，t_p1
〜t_p4…タイミング信号、D₀…画像データ、Ａ，
Ｂ，Ｃ，Ｄ…閾値。

Claims (1)

1. 【特許請求の範囲】 １ 入力された画像データを閾値マトリツクスを
   用いて２値データに変換する処理手段と、 前記２値データの配列順序を、前記閾値マトリ
   ツクスをあてはめられたブロツク単位で、前記閾
   値マトリツクスの閾値配列に対して一定の順序で
   並び替え、該順序で並び替えた前記２値データが
   あらかじめ定めた所定値であるかどうかを順次検
   知し、該所定値であると検知されたときには、前
   記ブロツク内の後続の２値データも前記所定値で
   あるとみなして該後続の２値データを圧縮するデ
   ータ圧縮手段とを具備したことを特徴とする画像
   処理装置。