JPH0582892A - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JPH0582892A JPH0582892A JP24154091A JP24154091A JPH0582892A JP H0582892 A JPH0582892 A JP H0582892A JP 24154091 A JP24154091 A JP 24154091A JP 24154091 A JP24154091 A JP 24154091A JP H0582892 A JPH0582892 A JP H0582892A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- gaas
- mask
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体レーザ及びその製造方法に
関し、内部損失及びレーザビームの非点收差を小さくす
ることができるとともに、電流閉じ込めを良好にするこ
とができる他、セルファラインプロセスでレーザ構造を
形成することができ、製造歩留りを良好にすることがで
きる半導体レーザ及びその製造方法を提供することを目
的とする。 【構成】 第１導電型の化合物半導体基板１上にストラ
イプ状の順テーパ斜面を有する溝２が形成され、該基板
１上に該溝２部の形を実質的に転写するように少なくと
も第１導電型のクラッド層４、活性層５及び該溝２部に
対応する領域上にリッジ構造を有する第２導電型のクラ
ッド層６が形成され、該リッジ側部に第１導電型の電流
狭窄層９が形成されてなるように構成する。
関し、内部損失及びレーザビームの非点收差を小さくす
ることができるとともに、電流閉じ込めを良好にするこ
とができる他、セルファラインプロセスでレーザ構造を
形成することができ、製造歩留りを良好にすることがで
きる半導体レーザ及びその製造方法を提供することを目
的とする。 【構成】 第１導電型の化合物半導体基板１上にストラ
イプ状の順テーパ斜面を有する溝２が形成され、該基板
１上に該溝２部の形を実質的に転写するように少なくと
も第１導電型のクラッド層４、活性層５及び該溝２部に
対応する領域上にリッジ構造を有する第２導電型のクラ
ッド層６が形成され、該リッジ側部に第１導電型の電流
狭窄層９が形成されてなるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ及びその
製造方法に係り、光情報処理用光源に適用することがで
き、特に、素子特性及び製造歩留りを良好にすることが
できる半導体レーザ及びその製造方法に関する。従来の
半導体レーザは液相成長法を用いて製作されてきたが、
この方法では大面積のウエハ製作を行うことができず、
また、成長されるエピタキシャル層の膜厚も微妙な膜厚
の揺らぎを伴うため、不均一な半導体レーザしか製作す
ることができなかった。
製造方法に係り、光情報処理用光源に適用することがで
き、特に、素子特性及び製造歩留りを良好にすることが
できる半導体レーザ及びその製造方法に関する。従来の
半導体レーザは液相成長法を用いて製作されてきたが、
この方法では大面積のウエハ製作を行うことができず、
また、成長されるエピタキシャル層の膜厚も微妙な膜厚
の揺らぎを伴うため、不均一な半導体レーザしか製作す
ることができなかった。
【０００２】近年、液相成長法に代わり大面積、均一な
成長が可能なＭＯＶＰＥ法が開発され、半導体レーザの
製作に応用され始めている。また、ＭＯＶＰＥ法は非平
衡状態での成長法であるため、例えばＡｌＧａＩｎＰ系
材料等、液相成長法では組成制御が困難であった材料の
成長も行うことができる。そして、このＡｌＧａＩｎＰ
系材料を用いた可視光半導体レーザはこのＭＯＶＰＥ法
が行われるようになって初めて可能となったものであ
る。
成長が可能なＭＯＶＰＥ法が開発され、半導体レーザの
製作に応用され始めている。また、ＭＯＶＰＥ法は非平
衡状態での成長法であるため、例えばＡｌＧａＩｎＰ系
材料等、液相成長法では組成制御が困難であった材料の
成長も行うことができる。そして、このＡｌＧａＩｎＰ
系材料を用いた可視光半導体レーザはこのＭＯＶＰＥ法
が行われるようになって初めて可能となったものであ
る。
【０００３】このように、ＭＯＶＰＥ法は液相成長法に
較べて有利な結晶成長法であるが、これだけをとって直
ぐに半導体レーザの製作に有利な結晶成長技術となりえ
ている訳ではない。これは、半導体レーザそのものがこ
れまで液相成長技術における様々な成長特異性を前提に
素子構造、製作技術の開発がされてきたためである。そ
して、これをＭＯＶＰＥ法に転換し、前述のＭＯＶＰＥ
法の有利さを生かすためにはＭＯＶＰＥ法に相応しい素
子構造と製作プロセスとを開発する必要がある。特に、
ＡｌＧａＩｎＰ系材料を用いた半導体レーザではＭＯＶ
ＰＥ法のみしか成長することができないため、この要望
は切実である。
較べて有利な結晶成長法であるが、これだけをとって直
ぐに半導体レーザの製作に有利な結晶成長技術となりえ
ている訳ではない。これは、半導体レーザそのものがこ
れまで液相成長技術における様々な成長特異性を前提に
素子構造、製作技術の開発がされてきたためである。そ
して、これをＭＯＶＰＥ法に転換し、前述のＭＯＶＰＥ
法の有利さを生かすためにはＭＯＶＰＥ法に相応しい素
子構造と製作プロセスとを開発する必要がある。特に、
ＡｌＧａＩｎＰ系材料を用いた半導体レーザではＭＯＶ
ＰＥ法のみしか成長することができないため、この要望
は切実である。
【０００４】
【従来の技術】図６は従来のＭＯＶＰＥ法を用いて形成
された半導体レーザの構造を示す断面図である。図６に
おいて、31はｎ−ＧａＡｓ基板であり、このｎ−ＧａＡ
ｓ基板31上にはｎ−ＡｌＧａＩｎＰクラッド層32及びＩ
ｎＧａＰ活性層33が形成され、更に、このＩｎＧａＰ活
性層33上にはｐ−ＡｌＧａＩｎＰクラッド層34、ｐ−Ｉ
ｎＧａＰ中間層35及びｐ−ＧａＡｓ中間層36からなるメ
サストライプが形成されている。そして、このメサスト
ライプ側部にｎ−ＧａＡｓ電流狭窄層37が形成され、こ
のｎ−ＧａＡｓ電流狭窄層37とメサストライプを覆うよ
うにｐ−ＧａＡｓコンタクト層38が形成されている。こ
の従来の半導体レーザはＡｌＧａＩｎＰ系材料を用いた
レーザであり、最も一般的に用いられている素子構造で
ある。これはＡｌＧａＩｎＰ／ＧａＩｎＰのダブルヘテ
ロ構造の上部クラッド層34，36及び中間層35をメサスト
ライプ上に加工し、その側面をＧａＡｓ電流狭窄層37で
挟み込んだレーザ構造をしており、３回のＭＯＶＰＥ成
長により形成されている。そして、ＩｎＧａＰ活性層33
とＧａＡｓ電流狭窄層37とを近接（0.2 μｍ程度）配置
して構成したため、メサ部より注入される電流の横方向
広がりを抑えて効果的に電流集中させることができると
いう利点を有している。
された半導体レーザの構造を示す断面図である。図６に
おいて、31はｎ−ＧａＡｓ基板であり、このｎ−ＧａＡ
ｓ基板31上にはｎ−ＡｌＧａＩｎＰクラッド層32及びＩ
ｎＧａＰ活性層33が形成され、更に、このＩｎＧａＰ活
性層33上にはｐ−ＡｌＧａＩｎＰクラッド層34、ｐ−Ｉ
ｎＧａＰ中間層35及びｐ−ＧａＡｓ中間層36からなるメ
サストライプが形成されている。そして、このメサスト
ライプ側部にｎ−ＧａＡｓ電流狭窄層37が形成され、こ
のｎ−ＧａＡｓ電流狭窄層37とメサストライプを覆うよ
うにｐ−ＧａＡｓコンタクト層38が形成されている。こ
の従来の半導体レーザはＡｌＧａＩｎＰ系材料を用いた
レーザであり、最も一般的に用いられている素子構造で
ある。これはＡｌＧａＩｎＰ／ＧａＩｎＰのダブルヘテ
ロ構造の上部クラッド層34，36及び中間層35をメサスト
ライプ上に加工し、その側面をＧａＡｓ電流狭窄層37で
挟み込んだレーザ構造をしており、３回のＭＯＶＰＥ成
長により形成されている。そして、ＩｎＧａＰ活性層33
とＧａＡｓ電流狭窄層37とを近接（0.2 μｍ程度）配置
して構成したため、メサ部より注入される電流の横方向
広がりを抑えて効果的に電流集中させることができると
いう利点を有している。
【０００５】
【発明が解決しようとする課題】上記した従来の半導体
レーザは、メサ部より注入される電流の横方向広がりを
抑えて効果的に電流集中させることができるという利点
を有しているが、反面、レーザとしての横モード制御構
造がＧａＡｓ電流狭窄層37による光損失を用いているた
め、内部損失が大きいうえ、レーザビームの非点收差も
大きいという欠点を有している。
レーザは、メサ部より注入される電流の横方向広がりを
抑えて効果的に電流集中させることができるという利点
を有しているが、反面、レーザとしての横モード制御構
造がＧａＡｓ電流狭窄層37による光損失を用いているた
め、内部損失が大きいうえ、レーザビームの非点收差も
大きいという欠点を有している。
【０００６】上記内部損失及びレーザビームの非点收差
が大きいという欠点を解決する従来技術には、本発明者
等が提案した図７に示すような半導体レーザが知られて
いる。図７において、41はメサ部を有するｐ−ＧａＡｓ
（001)基板であり、このｐ−ＧａＡｓ41のメサ部を埋め
込むようにｎ−ＧａＡｓ電流狭窄層42が形成され、更
に、このｎ−ＧａＡｓ電流狭窄層42及びｐ−ＧａＡｓ基
板41上にｐ−ＩｎＧａＰバッファ層43、ｐ−ＡｌＧａＩ
ｎＰクラッド層44、ＩｎＧａＰ活性層45、ｎ−ＡｌＧａ
ＩｎＰクラッド層46及びｎ−ＧａＡｓコンタクト層47が
形成されている。
が大きいという欠点を解決する従来技術には、本発明者
等が提案した図７に示すような半導体レーザが知られて
いる。図７において、41はメサ部を有するｐ−ＧａＡｓ
（001)基板であり、このｐ−ＧａＡｓ41のメサ部を埋め
込むようにｎ−ＧａＡｓ電流狭窄層42が形成され、更
に、このｎ−ＧａＡｓ電流狭窄層42及びｐ−ＧａＡｓ基
板41上にｐ−ＩｎＧａＰバッファ層43、ｐ−ＡｌＧａＩ
ｎＰクラッド層44、ＩｎＧａＰ活性層45、ｎ−ＡｌＧａ
ＩｎＰクラッド層46及びｎ−ＧａＡｓコンタクト層47が
形成されている。
【０００７】これは、(001) の面方位を有するｐ−Ｇａ
Ａｓ基板41にメサを形成し、このｐ−ＧａＡｓ基板41上
に台形上の形をしたダブルヘテロ構造を形成することに
より導波構造を形成している。このため、内部損失が小
さいうえ、レーザビームの非点收差も小さいレーザ特性
を得ることができる。また、埋め込み層を電流狭窄層42
として用いることによりセルファライン構造とすること
ができる。
Ａｓ基板41にメサを形成し、このｐ−ＧａＡｓ基板41上
に台形上の形をしたダブルヘテロ構造を形成することに
より導波構造を形成している。このため、内部損失が小
さいうえ、レーザビームの非点收差も小さいレーザ特性
を得ることができる。また、埋め込み層を電流狭窄層42
として用いることによりセルファライン構造とすること
ができる。
【０００８】しかしながら、上記したＡｌＧａＩｎＰ系
材料を用いた半導体レーザでは、一般に基板41としてＧ
ａＡｓが用いられているが、ＧａＡｓはＡｌＧａＩｎＰ
系材料を用いたレーザ発光について吸収を示すため、レ
ーザの光損失を抑えるため、ＧａＡｓ基板41及び電流狭
窄層42から最低でも0.5μｍ程度離さなくてはならず、
図６に示す半導体レーザに較べて電流広がりが大きくな
ってしまうという欠点があった。このため、レーザ動作
に関与しない無効電流が大きく、閾値電流、外部量子効
率に悪影響を及ぼしていた。
材料を用いた半導体レーザでは、一般に基板41としてＧ
ａＡｓが用いられているが、ＧａＡｓはＡｌＧａＩｎＰ
系材料を用いたレーザ発光について吸収を示すため、レ
ーザの光損失を抑えるため、ＧａＡｓ基板41及び電流狭
窄層42から最低でも0.5μｍ程度離さなくてはならず、
図６に示す半導体レーザに較べて電流広がりが大きくな
ってしまうという欠点があった。このため、レーザ動作
に関与しない無効電流が大きく、閾値電流、外部量子効
率に悪影響を及ぼしていた。
【０００９】上記図６、７により容易に類推できる構造
には図８に示される半導体レーザが挙げられる。図８に
おいて、51はメサ部を有するｎ−ＧａＡｓ（001)基板で
あり、このｎ−ＧａＡｓ基板51のメサ部を覆うようにｎ
−ＧａＡｓバッファ層52、ｎ−ＡｌＧａＩｎＰクラッド
層53及びＩｎＧａＰ活性層54が形成されている。そし
て、このＩｎＧａＰ活性層54上にはｐ−ＡｌＧａＩｎＰ
クラッド層55、ｐ−ＩｎＧａＰ中間層56及びｐ−ＧａＡ
ｓ層57からなるメサストライプが形成され、このメサス
トライプ側部にｎ−ＧａＡｓ電流狭窄層58が形成され、
更にこのｎ−ＧａＡｓ電流狭窄層58及びｐ−ＧａＡｓク
ラッド層57上にｐ−ＧａＡｓコンタクト層59が形成され
ている。
には図８に示される半導体レーザが挙げられる。図８に
おいて、51はメサ部を有するｎ−ＧａＡｓ（001)基板で
あり、このｎ−ＧａＡｓ基板51のメサ部を覆うようにｎ
−ＧａＡｓバッファ層52、ｎ−ＡｌＧａＩｎＰクラッド
層53及びＩｎＧａＰ活性層54が形成されている。そし
て、このＩｎＧａＰ活性層54上にはｐ−ＡｌＧａＩｎＰ
クラッド層55、ｐ−ＩｎＧａＰ中間層56及びｐ−ＧａＡ
ｓ層57からなるメサストライプが形成され、このメサス
トライプ側部にｎ−ＧａＡｓ電流狭窄層58が形成され、
更にこのｎ−ＧａＡｓ電流狭窄層58及びｐ−ＧａＡｓク
ラッド層57上にｐ−ＧａＡｓコンタクト層59が形成され
ている。
【００１０】この図８に示す半導体レーザでは、上部に
凸の屈曲活性層54にリッジ型側面の電流狭窄層58を配置
した構造となってるが、この構造及びこの構造の製造方
法には以下の問題があった。まず、第１の問題は、上部
が凸であるため活性層の光導波部分と吸収層となる電流
狭窄部分が間近に配置されているため、発振光の光吸収
を無視できなくなるため、図６に示す半導体レーザの電
流狭窄が良くなるという利点は導入されるものの、内部
損失が小さいうえ、レーザビームの非点收差が小さいレ
ーザ特性をフルに保存することができ難くなる。
凸の屈曲活性層54にリッジ型側面の電流狭窄層58を配置
した構造となってるが、この構造及びこの構造の製造方
法には以下の問題があった。まず、第１の問題は、上部
が凸であるため活性層の光導波部分と吸収層となる電流
狭窄部分が間近に配置されているため、発振光の光吸収
を無視できなくなるため、図６に示す半導体レーザの電
流狭窄が良くなるという利点は導入されるものの、内部
損失が小さいうえ、レーザビームの非点收差が小さいレ
ーザ特性をフルに保存することができ難くなる。
【００１１】第２の問題は、製作プロセス上、上部が凸
の屈曲活性層にリッジ型側面のｎ−ＧａＡｓ電流狭窄層
58部分を形成するためのマスク合わせの工程が必要とな
る点である。図６、７に示す半導体レーザにおいてはセ
ルファラインの構造となっているため、電流狭窄構造と
光導波構造が必ず一致するが、この図８に示す半導体レ
ーザにおいては、製作上、凸部とリッジ部形成のための
エッチングマスクを形成するためのホトリソグラフィー
によるマスク合わせの工程が必要となる。このマスク合
わせ工程を常に良好に一致させるのは難しく、両者がず
れた場合レーザ特性に大きな悪影響を及ぼしてしまう。
の屈曲活性層にリッジ型側面のｎ−ＧａＡｓ電流狭窄層
58部分を形成するためのマスク合わせの工程が必要とな
る点である。図６、７に示す半導体レーザにおいてはセ
ルファラインの構造となっているため、電流狭窄構造と
光導波構造が必ず一致するが、この図８に示す半導体レ
ーザにおいては、製作上、凸部とリッジ部形成のための
エッチングマスクを形成するためのホトリソグラフィー
によるマスク合わせの工程が必要となる。このマスク合
わせ工程を常に良好に一致させるのは難しく、両者がず
れた場合レーザ特性に大きな悪影響を及ぼしてしまう。
【００１２】そこで本発明は、内部損失及びレーザビー
ムの非点收差を小さくすることができるとともに、電流
閉じ込めを良好にすることができる他、セルファライン
プロセスでレーザ構造を形成することができ、製造歩留
りを良好にすることができる半導体レーザ及びその製造
方法を提供することを目的としている。
ムの非点收差を小さくすることができるとともに、電流
閉じ込めを良好にすることができる他、セルファライン
プロセスでレーザ構造を形成することができ、製造歩留
りを良好にすることができる半導体レーザ及びその製造
方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】本発明は上記目的達成の
ため、第１導電型の化合物半導体基板１上にストライプ
状の順テーパ斜面を有する溝２が形成され、該基板１上
に該溝２部の形を実質的に転写するように少なくとも第
１導電型のクラッド層４、活性層５及び該溝２部に対応
する領域上にリッジ構造を有する第２導電型のクラッド
層６が形成され、該リッジ側部に第１導電型の電流狭窄
層９が形成されてなるように構成する。
ため、第１導電型の化合物半導体基板１上にストライプ
状の順テーパ斜面を有する溝２が形成され、該基板１上
に該溝２部の形を実質的に転写するように少なくとも第
１導電型のクラッド層４、活性層５及び該溝２部に対応
する領域上にリッジ構造を有する第２導電型のクラッド
層６が形成され、該リッジ側部に第１導電型の電流狭窄
層９が形成されてなるように構成する。
【００１４】
【作用】請求項１記載の発明では、図１に示すように、
順テーパ斜面を有する溝２が形成されたｎ−ＧａＡｓ基
板１上に溝２部の形を転写するようにｎ−ＡｌＧａＩｎ
Ｐクラッド層４、ＩｎＧａＰ活性層５及びリッジ構造を
有するｐ−ＡｌＧａＩｎＰクラッド層６を形成し、リッ
ジ側部にｎ−ＧａＡｓ電流狭窄層９を形成し、図７のレ
ーザにおいて凸部上面と斜面部がなす屈曲形状を、凹部
底面と斜面部がなす屈曲形状に置き換えるように構成し
たため、図７の従来例に示した光学特性を保存しなが
ら、活性層５と電流狭窄層９を近接することができる。
このため、内部損失及びレーザビームの非点收差を小さ
くすることができるとともに、電流集中の良好なレーザ
とすることができる。また、光吸収部と光導波路を分離
して構成することができるため、図９の従来例で示した
光吸収による悪影響を排除することができる。更には、
レーザを凹状の形状で構成したため、セルファラインの
製作プロセスにより形成することができる。
順テーパ斜面を有する溝２が形成されたｎ−ＧａＡｓ基
板１上に溝２部の形を転写するようにｎ−ＡｌＧａＩｎ
Ｐクラッド層４、ＩｎＧａＰ活性層５及びリッジ構造を
有するｐ−ＡｌＧａＩｎＰクラッド層６を形成し、リッ
ジ側部にｎ−ＧａＡｓ電流狭窄層９を形成し、図７のレ
ーザにおいて凸部上面と斜面部がなす屈曲形状を、凹部
底面と斜面部がなす屈曲形状に置き換えるように構成し
たため、図７の従来例に示した光学特性を保存しなが
ら、活性層５と電流狭窄層９を近接することができる。
このため、内部損失及びレーザビームの非点收差を小さ
くすることができるとともに、電流集中の良好なレーザ
とすることができる。また、光吸収部と光導波路を分離
して構成することができるため、図９の従来例で示した
光吸収による悪影響を排除することができる。更には、
レーザを凹状の形状で構成したため、セルファラインの
製作プロセスにより形成することができる。
【００１５】次に、請求項２記載の発明では、図２〜５
に示すように、全面にＧａＡｓ基板１の溝２部の形を実
質的に転写するようにＳｉＯ2 マスク11を形成し、Ｓｉ
Ｏ2 マスク11溝部を埋め込むとともに、表面を平坦化す
るようにレジスト膜12を形成した後、レジスト膜12をア
ッシングしてＳｉＯ2 マスク11溝部のみにレジスト膜12
を残すようにしている。このように、マスク合わせの工
程を用いずにマスク11溝部に自己整合的にＳｉＯ2 マス
ク11を残すことができるため、マスクずれによる素子特
性の悪化を低減することができる。
に示すように、全面にＧａＡｓ基板１の溝２部の形を実
質的に転写するようにＳｉＯ2 マスク11を形成し、Ｓｉ
Ｏ2 マスク11溝部を埋め込むとともに、表面を平坦化す
るようにレジスト膜12を形成した後、レジスト膜12をア
ッシングしてＳｉＯ2 マスク11溝部のみにレジスト膜12
を残すようにしている。このように、マスク合わせの工
程を用いずにマスク11溝部に自己整合的にＳｉＯ2 マス
ク11を残すことができるため、マスクずれによる素子特
性の悪化を低減することができる。
【００１６】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明の一実施例に則した半導体レーザの構造を示
す断面図である。図１において、１はｎ−ＧａＡｓ（00
1)基板であり、このｎ−ＧａＡｓ基板１上にストライプ
状の順テーパ斜面を有する溝２が形成されており、この
ｎ−ＧａＡｓ基板１上に溝２部の形を実質的に転写する
ようにｎ−ＧａＡｓバッファ層３が形成されている。更
に、このｎ−ＧａＡｓバッファ層３上にｎ−ＡｌＧａＩ
ｎＰクラッド層４、ＩｎＧａＰ活性層５及びリッジ構造
を有するｐ−ＡｌＧａＩｎＰクラッド層６からなるダブ
ルヘテロ構造が形成されており、このｐ−ＡｌＧａＩｎ
Ｐクラッド層６メサ上に更にｐ−ＩｎＧａＰ中間層７及
びｐ−ＧａＡｓ中間層８が形成されている。そして、リ
ッジ側部にｎ−ＧａＡｓ電流狭窄層９が形成され、この
ｎ−ＧａＡｓ電流狭窄層９及びリッジ上にｐ−ＧａＡｓ
コンタクト層10が形成されて半導体レーザが構成されて
いる。
１は本発明の一実施例に則した半導体レーザの構造を示
す断面図である。図１において、１はｎ−ＧａＡｓ（00
1)基板であり、このｎ−ＧａＡｓ基板１上にストライプ
状の順テーパ斜面を有する溝２が形成されており、この
ｎ−ＧａＡｓ基板１上に溝２部の形を実質的に転写する
ようにｎ−ＧａＡｓバッファ層３が形成されている。更
に、このｎ−ＧａＡｓバッファ層３上にｎ−ＡｌＧａＩ
ｎＰクラッド層４、ＩｎＧａＰ活性層５及びリッジ構造
を有するｐ−ＡｌＧａＩｎＰクラッド層６からなるダブ
ルヘテロ構造が形成されており、このｐ−ＡｌＧａＩｎ
Ｐクラッド層６メサ上に更にｐ−ＩｎＧａＰ中間層７及
びｐ−ＧａＡｓ中間層８が形成されている。そして、リ
ッジ側部にｎ−ＧａＡｓ電流狭窄層９が形成され、この
ｎ−ＧａＡｓ電流狭窄層９及びリッジ上にｐ−ＧａＡｓ
コンタクト層10が形成されて半導体レーザが構成されて
いる。
【００１７】すなわち、本実施例では、順テーパ斜面を
有する溝２が形成されたｎ−ＧａＡｓ基板１上に溝２部
の形を転写するようにｎ−ＡｌＧａＩｎＰクラッド層
４、ＩｎＧａＰ活性層５及びリッジ構造を有するｐ−Ａ
ｌＧａＩｎＰクラッド層６を形成し、リッジ側部にｎ−
ＧａＡｓ電流狭窄層９を形成し、図７において凸部上面
と斜面部がなす屈曲形状を、凹部底面と斜面部がなす屈
曲形状に置き換えるようにしたため、図７の従来例に示
した光学特性を保持しながら、活性層５と電流狭窄層９
をより一層近接させることができる。このため、内部損
失及びレーザビームの非点收差を小さくすることができ
るとともに、電流集中の良好なレーザとすることができ
る。また、光吸収部と光導波路を分離して構成すること
ができるため、図８の従来例で示した光吸収による悪影
響を排除することができる。そして、レーザを凹状の形
状で構成したため、セルファラインの製作プロセスによ
り形成することができる。以下、具体的に図２〜５を用
いて説明する。
有する溝２が形成されたｎ−ＧａＡｓ基板１上に溝２部
の形を転写するようにｎ−ＡｌＧａＩｎＰクラッド層
４、ＩｎＧａＰ活性層５及びリッジ構造を有するｐ−Ａ
ｌＧａＩｎＰクラッド層６を形成し、リッジ側部にｎ−
ＧａＡｓ電流狭窄層９を形成し、図７において凸部上面
と斜面部がなす屈曲形状を、凹部底面と斜面部がなす屈
曲形状に置き換えるようにしたため、図７の従来例に示
した光学特性を保持しながら、活性層５と電流狭窄層９
をより一層近接させることができる。このため、内部損
失及びレーザビームの非点收差を小さくすることができ
るとともに、電流集中の良好なレーザとすることができ
る。また、光吸収部と光導波路を分離して構成すること
ができるため、図８の従来例で示した光吸収による悪影
響を排除することができる。そして、レーザを凹状の形
状で構成したため、セルファラインの製作プロセスによ
り形成することができる。以下、具体的に図２〜５を用
いて説明する。
【００１８】図２〜５は本発明の一実施例に則した半導
体レーザの製造方法を説明する図である。図２〜５にお
いて、図１と同一符号は同一または相当部分を示し、11
はＳｉＯ2 等からなるマスク、12はレジスト膜である。
まず、図２（ａ）に示すように、（001)ｎ−ＧａＡｓ基
板１上に（1-10)方向に順テーパ斜面を有する溝２を形
成する。この時、溝２の深さは１μｍで幅が８μｍであ
る。
体レーザの製造方法を説明する図である。図２〜５にお
いて、図１と同一符号は同一または相当部分を示し、11
はＳｉＯ2 等からなるマスク、12はレジスト膜である。
まず、図２（ａ）に示すように、（001)ｎ−ＧａＡｓ基
板１上に（1-10)方向に順テーパ斜面を有する溝２を形
成する。この時、溝２の深さは１μｍで幅が８μｍであ
る。
【００１９】次に、図２（ｂ）に示すように、ｎ−Ｇａ
Ａｓ基板１上にＭＯＶＰＥ法によりＧａＡｓを２μｍ成
長してｎ−ＧａＡｓバッファ層３を形成する。次に、図
２（ｃ）に示すように、ｎ−ＧａＡｓバッファ層３上に
ｎ−ＡｌＧａＩｎＰ、ＩｎＧａＰ、ｐ−ＡｌＧａＩｎ
Ｐ、ｐ−ＩｎＧａＰ及びＰ−ＧａＡｓを各々１μｍ、0.
1 μｍ、１μｍ、0.1 μｍ、１μｍ成長してｎ−ＡｌＧ
ａＩｎＰクラッド層４、ＩｎＧａＰ活性層５、ｐ−Ａｌ
ＧａＩｎＰクラッド層６、ｐ−ＩｎＧａＰ中間層７及び
ｐ−ＧａＡｓ中間層８を形成する。ここでのｎ−ＧａＡ
ｓバッファ層３からｐ−ＧａＡｓ中間層８までの形成工
程は１回の成長で連続的に形成することができる。
Ａｓ基板１上にＭＯＶＰＥ法によりＧａＡｓを２μｍ成
長してｎ−ＧａＡｓバッファ層３を形成する。次に、図
２（ｃ）に示すように、ｎ−ＧａＡｓバッファ層３上に
ｎ−ＡｌＧａＩｎＰ、ＩｎＧａＰ、ｐ−ＡｌＧａＩｎ
Ｐ、ｐ−ＩｎＧａＰ及びＰ−ＧａＡｓを各々１μｍ、0.
1 μｍ、１μｍ、0.1 μｍ、１μｍ成長してｎ−ＡｌＧ
ａＩｎＰクラッド層４、ＩｎＧａＰ活性層５、ｐ−Ａｌ
ＧａＩｎＰクラッド層６、ｐ−ＩｎＧａＰ中間層７及び
ｐ−ＧａＡｓ中間層８を形成する。ここでのｎ−ＧａＡ
ｓバッファ層３からｐ−ＧａＡｓ中間層８までの形成工
程は１回の成長で連続的に形成することができる。
【００２０】次に、図２（ｄ）に示すように、ｐ−Ｇａ
Ａｓクラッド層８上に200ｎｍのＳｉＯ2 を堆積してＳ
ｉＯ2 マスク11を形成した後、ＳｉＯ2 マスク11上にホ
トレジスト約４μｍをスピンコートしてレジスト膜12を
形成する。この時、レジスト膜12表面は平坦化される。
次に、図３（ｅ）に示すように、Ｏ2 アッシャを用いて
レジスト膜12をアッシングする。この時、レジスト膜12
は平坦に除去されてＳｉＯ2 マスク11の溝内にのみ埋め
込まれるとともに、ＳｉＯ2 マスク11表面部が露出され
る。
Ａｓクラッド層８上に200ｎｍのＳｉＯ2 を堆積してＳ
ｉＯ2 マスク11を形成した後、ＳｉＯ2 マスク11上にホ
トレジスト約４μｍをスピンコートしてレジスト膜12を
形成する。この時、レジスト膜12表面は平坦化される。
次に、図３（ｅ）に示すように、Ｏ2 アッシャを用いて
レジスト膜12をアッシングする。この時、レジスト膜12
は平坦に除去されてＳｉＯ2 マスク11の溝内にのみ埋め
込まれるとともに、ＳｉＯ2 マスク11表面部が露出され
る。
【００２１】次に、図３（ｆ）に示すように、レジスト
膜12をマスクとしてＳｉＯ2 マスク11をエッチングす
る。この時、溝に合致してＳｉＯ2 マスク11を残すこと
ができる。このように、マスク合わせの工程を用いずに
溝部に自己整合的にＳｉＯ2 マスク11を残すことができ
るため、マスクずれによる素子特性の悪化を低減するこ
とができる。
膜12をマスクとしてＳｉＯ2 マスク11をエッチングす
る。この時、溝に合致してＳｉＯ2 マスク11を残すこと
ができる。このように、マスク合わせの工程を用いずに
溝部に自己整合的にＳｉＯ2 マスク11を残すことができ
るため、マスクずれによる素子特性の悪化を低減するこ
とができる。
【００２２】次に、図３（ｇ）に示すように、残された
レジスト膜12を剥離した後、図４（ｈ）に示すように、
ＳｉＯ2 マスク11を用い、ＮＨ4 ＯＨ；Ｈ2 Ｏ2 系のエ
ッチング液を用いてｐ−ＧａＡｓクラッド層８を選択的
にエッチングする。ここで、選択エッチングを行うこと
により、エッチング深さとは別にサイドエッチングを主
眼においたエッチング時間を採用することができるた
め、電流狭窄できる幅をＳｉＯ2 マスク11の幅とは独立
に制御することができる。
レジスト膜12を剥離した後、図４（ｈ）に示すように、
ＳｉＯ2 マスク11を用い、ＮＨ4 ＯＨ；Ｈ2 Ｏ2 系のエ
ッチング液を用いてｐ−ＧａＡｓクラッド層８を選択的
にエッチングする。ここで、選択エッチングを行うこと
により、エッチング深さとは別にサイドエッチングを主
眼においたエッチング時間を採用することができるた
め、電流狭窄できる幅をＳｉＯ2 マスク11の幅とは独立
に制御することができる。
【００２３】次に、図４（ｉ）に示すように、更に、バ
ファード弗酸を用いＳｉＯ2 マスク11を半分の膜厚だけ
エッチングする時間だけでエッチングすることにより、
ＳｉＯ2 マスク11のひさし取りを行う。次に、図４
（ｊ）に示すように、ＨＣｌ，Ｂｒ系のエッチャントを
用いてｐ−ＩｎＧａＰ中間層７及びｐ−ＡｌＧａＩｎＰ
クラッド層６をメサエッチングする。この工程をＳｉＯ
2 マスク11のひさし取りの工程後に行うのは、バファー
ド弗酸がｐ−ＡｌＧａＩｎＰクラッド層６を溶解するの
を防ぐためである。
ファード弗酸を用いＳｉＯ2 マスク11を半分の膜厚だけ
エッチングする時間だけでエッチングすることにより、
ＳｉＯ2 マスク11のひさし取りを行う。次に、図４
（ｊ）に示すように、ＨＣｌ，Ｂｒ系のエッチャントを
用いてｐ−ＩｎＧａＰ中間層７及びｐ−ＡｌＧａＩｎＰ
クラッド層６をメサエッチングする。この工程をＳｉＯ
2 マスク11のひさし取りの工程後に行うのは、バファー
ド弗酸がｐ−ＡｌＧａＩｎＰクラッド層６を溶解するの
を防ぐためである。
【００２４】次に、図５（ｋ）に示すように、ＳｉＯ2
マスク11を選択成長マスクとし、ＭＯＶＰＥ法を用いて
ｎ−ＧａＡｓ電流狭窄層９を埋め込み成長した後、図５
（ｌ）に示すように、ＳｉＯ2 マスク11を除去する。そ
して、ｐ−ＧａＡｓクラッド層８及びｎ−ＧａＡｓ電流
狭窄層９上にｐ−ＧａＡｓコンタクト層10をＭＯＶＰＥ
法を用いて形成することにより、図５（ｍ）、図１に示
すような半導体レーザを得ることができる。
マスク11を選択成長マスクとし、ＭＯＶＰＥ法を用いて
ｎ−ＧａＡｓ電流狭窄層９を埋め込み成長した後、図５
（ｌ）に示すように、ＳｉＯ2 マスク11を除去する。そ
して、ｐ−ＧａＡｓクラッド層８及びｎ−ＧａＡｓ電流
狭窄層９上にｐ−ＧａＡｓコンタクト層10をＭＯＶＰＥ
法を用いて形成することにより、図５（ｍ）、図１に示
すような半導体レーザを得ることができる。
【００２５】すなわち、本実施例では、全面に溝部の形
を実質的に転写するように、ＳｉＯ 2 マスク11を形成
し、ＳｉＯ2 マスク11溝部を埋め込むとともに、表面を
平坦化するようにレジスト膜12を形成した後、レジスト
膜12をマスクとしてＳｉＯ2 マスク11をアッシングして
ＳｉＯ2 マスク11溝部のみにレジスト膜12を残すように
している。このように、マスク合わせの工程を用いずに
溝部に自己整合的にＳｉＯ2 マスク11を残すことができ
るため、マスクずれによる素子特性の悪化を低減するこ
とができる。
を実質的に転写するように、ＳｉＯ 2 マスク11を形成
し、ＳｉＯ2 マスク11溝部を埋め込むとともに、表面を
平坦化するようにレジスト膜12を形成した後、レジスト
膜12をマスクとしてＳｉＯ2 マスク11をアッシングして
ＳｉＯ2 マスク11溝部のみにレジスト膜12を残すように
している。このように、マスク合わせの工程を用いずに
溝部に自己整合的にＳｉＯ2 マスク11を残すことができ
るため、マスクずれによる素子特性の悪化を低減するこ
とができる。
【００２６】
【発明の効果】本発明によれば、内部損失及びレーザビ
ームの非点收差を小さくすることができるとともに、電
流閉じ込めを良好にすることができる他、セルファライ
ンプロセスでレーザ構造を形成することができ、製造歩
留りを良好にすることができるという効果がある。
ームの非点收差を小さくすることができるとともに、電
流閉じ込めを良好にすることができる他、セルファライ
ンプロセスでレーザ構造を形成することができ、製造歩
留りを良好にすることができるという効果がある。
【図１】本発明の一実施例に則した半導体レーザの構造
を示す断面図である。
を示す断面図である。
【図２】本発明の一実施例に則した半導体レーザの製造
方法を説明する図である。
方法を説明する図である。
【図３】本発明の一実施例に則した半導体レーザの製造
方法を説明する図である。
方法を説明する図である。
【図４】本発明の一実施例に則した半導体レーザの製造
方法を説明する図である。
方法を説明する図である。
【図５】本発明の一実施例に則した半導体レーザの製造
方法を説明する図である。
方法を説明する図である。
【図６】従来例の一例の半導体レーザの構造を示す断面
図である。
図である。
【図７】従来例の別の半導体レーザの構造を示す断面図
である。
である。
【図８】従来例の別の半導体レーザの構造を示す断面図
である。
である。
１ ｎ−ＧａＡｓ基板 ２ 溝 ３ ｎ−ＧａＡｓバッファ層 ４ ｎ−ＡｌＧａＩｎＰクラッド層 ５ ＩｎＧａＰ活性層 ６ ｐ−ＡｌＧａＩｎＰクラッド層 ７ ｐ−ＩｎＧａＰ中間層 ８ ｐ−ＧａＡｓ中間層 ９ ｎ−ＧａＡｓ電流狭窄層 10 ｐ−ＧａＡｓコンタクト層 11 ＳｉＯ2 マスク 12 レジスト膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅野 真実 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 堂免 恵 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 棚橋 俊之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】第１導電型の化合物半導体基板（１）上に
ストライプ状の順テーパ斜面を有する溝（２）が形成さ
れ、該基板（１）上に該溝（２）部の形を実質的に転写
するように少なくとも第１導電型のクラッド層（４）、
活性層（５）及び該溝（２）部に対応する領域上にリッ
ジ構造を有する第２導電型のクラッド層（６）が形成さ
れ、該リッジ側部に第１導電型の電流狭窄層（９）が形
成されてなることを特徴とする半導体レーザ。 - 【請求項２】第１導電型の化合物半導体基板（１）上に
ストライプ状の順テーパの斜面を有する溝（２）を形成
する工程と、 次いで、該基板（１）上に溝（２）部の形を実質的に転
写するように少なくとも第１導電型のクラッド層
（４）、活性層（５）及び第２導電型のクラッド層
（６）を形成する工程と、 次いで、全面に該溝部の形を実質的に転写するようにマ
スク層（11）を形成する工程と、 次いで、該マスク層（11）溝部を埋め込むとともに、表
面を平坦化するようにレジスト膜（12）を形成する工程
と、 次いで、該レジスト膜（12）をアッシングして該マスク
層（11）溝部にのみ該レジスト膜（12）を残す工程とを
含むことを特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24154091A JPH0582892A (ja) | 1991-09-20 | 1991-09-20 | 半導体レーザ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24154091A JPH0582892A (ja) | 1991-09-20 | 1991-09-20 | 半導体レーザ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582892A true JPH0582892A (ja) | 1993-04-02 |
Family
ID=17075877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24154091A Withdrawn JPH0582892A (ja) | 1991-09-20 | 1991-09-20 | 半導体レーザ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582892A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568500A (en) * | 1993-04-15 | 1996-10-22 | Fujitsu Limited | Semiconductor laser |
-
1991
- 1991-09-20 JP JP24154091A patent/JPH0582892A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568500A (en) * | 1993-04-15 | 1996-10-22 | Fujitsu Limited | Semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027194B2 (ja) | ||
| JPS6220392A (ja) | 半導体レ−ザ素子 | |
| JPH09116222A (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| JPH1174609A (ja) | レーザダイオード及びその製造方法 | |
| JPH0582892A (ja) | 半導体レーザ及びその製造方法 | |
| JPH02116187A (ja) | 半導体レーザ | |
| JP3472739B2 (ja) | 半導体レーザの製造方法 | |
| JP3063684B2 (ja) | 半導体レーザ及びその製造方法 | |
| US5974067A (en) | Semiconductor laser and method of manufacturing the same | |
| JPH01134985A (ja) | 半導体レーザ装置 | |
| JP2674592B2 (ja) | 半導体レーザ | |
| JP2911270B2 (ja) | 可視光レーザダイオード及びその製造方法 | |
| JP2001223438A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0537078A (ja) | 量子井戸半導体レーザ素子およびその製造方法 | |
| JP3328933B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| EP0903821A2 (en) | Method of fabricating semiconductor laser | |
| JP2946781B2 (ja) | 半導体レーザ | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH06177483A (ja) | 半導体レーザ装置の製造方法 | |
| JP2001332811A (ja) | 半導体レーザ素子、及び、その製造方法 | |
| JPH0770779B2 (ja) | 半導体レーザの製造方法 | |
| JPH057050A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH06275906A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH06132611A (ja) | 半導体装置の製造方法と半導体レーザ装置 | |
| JPH07154025A (ja) | 半導体レーザ装置及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |