JPH0582553A - Method of annealing thin film transistor - Google Patents

Method of annealing thin film transistor

Info

Publication number
JPH0582553A
JPH0582553A JP26846891A JP26846891A JPH0582553A JP H0582553 A JPH0582553 A JP H0582553A JP 26846891 A JP26846891 A JP 26846891A JP 26846891 A JP26846891 A JP 26846891A JP H0582553 A JPH0582553 A JP H0582553A
Authority
JP
Japan
Prior art keywords
semiconductor layer
source
thin film
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26846891A
Other languages
Japanese (ja)
Inventor
Takashi Noguchi
隆 野口
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26846891A priority Critical patent/JPH0582553A/en
Publication of JPH0582553A publication Critical patent/JPH0582553A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To enhance through-put of annealing and improve yield by a method wherein a channel layer and source.drain regions are annealed at the same time. CONSTITUTION:A semiconductor layer 12 is formed on the top of an ultraviolet ray transmitting substrate 11 in a first process. In succession, an active layer 17, a source.drain 15, and a drain region 16 are provided on a semiconductor layer 12 for the formation of a thin film transistor 18. Thereafter, the semiconductor layer 12 is irradiated with excimer laser rays 30 from the ultraviolet ray transmitting substrate 11 side in a second process to anneal the source region 15, the drain region 16, and the active layer 17 provided to the semiconductor layer 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタのア
ニール処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of annealing a thin film transistor.

【0002】[0002]

【従来の技術】最近、高密度のSRAMのメモリセル部
に薄膜トランジスタを用いる提案がなされている。上記
薄膜トランジスタのチャネル領域を形成する膜には、シ
リコン膜が使用されている。このシリコン膜の特性を高
性能化するうえで、アニール処理は非常に重要である。
高性能なシリコンの膜を得るアニール処理としては、エ
キシマレーザ光を照射してアニール処理する方法が提案
されている。エキシマレーザ光は、紫外線でかつパルス
発振のために、シリコン膜を形成した基板に損傷を与え
ることなく、シリコン膜のみを高温度に加熱することが
可能である。通常、シリコン膜に形成した薄膜トランジ
スタの接合層をエキシマレーザ光の照射によってアニー
ル処理するには、2回のアニール処理が必要になる。す
なわち、ゲートを形成する前に、1回目のアニール処理
でチャネル層をアニール処理して、転移や双晶等の結晶
欠陥をなくし、キャリアのトラップ領域の低減を図る。
次に、チャネル層上にゲートを形成し、ソース・ドレイ
ン領域を形成した後、2回目のアニール処理でソース・
ドレイン領域をアニール処理して、不純物の活性化を図
る。
2. Description of the Related Art Recently, it has been proposed to use a thin film transistor in a memory cell portion of a high density SRAM. A silicon film is used for the film forming the channel region of the thin film transistor. The annealing treatment is very important for improving the characteristics of the silicon film.
As an annealing treatment for obtaining a high-performance silicon film, a method of irradiating with an excimer laser beam and annealing is proposed. The excimer laser light is an ultraviolet ray and, because of pulse oscillation, it is possible to heat only the silicon film to a high temperature without damaging the substrate on which the silicon film is formed. Usually, two annealing treatments are required to anneal the junction layer of a thin film transistor formed on a silicon film by irradiation of excimer laser light. That is, before forming the gate, the channel layer is annealed in the first annealing process to eliminate crystal defects such as dislocations and twins, and reduce the carrier trap region.
Next, after forming a gate on the channel layer and forming a source / drain region, a source / drain region is formed by a second annealing process.
The drain region is annealed to activate the impurities.

【0003】[0003]

【発明が解決しようとする課題】上記説明したように、
薄膜トランジスタの接合層をエキシマレーザ光の照射に
よってアニール処理するには、チャネル層とソース・ド
レイン領域とのアニール処理を同時にしようとすると、
ゲートがマスクの作用をしてチャネル層にエキシマレー
ザ光が照射されない。このため、チャネル層のアニール
処理とソース・ドレイン領域のアニール処理とが必要に
なる。このように2度のアニール処理を行うために、製
造工程におけるスループットが低下する。またアニール
処理による加熱が半導体層や基板に歪みを与えて歩留り
を低下させる。
DISCLOSURE OF THE INVENTION As described above,
In order to anneal the junction layer of the thin film transistor by irradiating the excimer laser light, if the channel layer and the source / drain regions are simultaneously annealed,
The gate acts as a mask and the channel layer is not irradiated with the excimer laser light. Therefore, it is necessary to anneal the channel layer and the source / drain regions. Since the annealing process is performed twice as described above, the throughput in the manufacturing process is reduced. In addition, the heating due to the annealing process distorts the semiconductor layer and the substrate to reduce the yield.

【0004】本発明は、1回のアニール処理でチャネル
層とソース・ドレイン領域とをアニール処理する薄膜ト
ランジスタのアニール処理方法を提供することを目的と
する。
An object of the present invention is to provide an annealing treatment method for a thin film transistor, in which the channel layer and the source / drain regions are annealed by a single annealing treatment.

【0005】[0005]

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた薄膜トランジスタのアニール処理
方法である。すなわち、第1の工程で紫外線透過性基板
の上面に半導体層を形成する。続いて薄膜トランジスタ
の活性層とソース・ドレイン領域とを半導体層に設けた
薄膜トランジスタを形成する。その後第2の工程で紫外
線透過性基板側より半導体層にエキシマレーザ光を照射
して、半導体層に設けた活性層とソース・ドレイン領域
とをアニール処理する。
The present invention is a method for annealing a thin film transistor, which has been made to achieve the above object. That is, in the first step, a semiconductor layer is formed on the upper surface of the ultraviolet transparent substrate. Then, a thin film transistor in which an active layer and a source / drain region of the thin film transistor are provided in a semiconductor layer is formed. Then, in a second step, the semiconductor layer is irradiated with excimer laser light from the side of the ultraviolet-transparent substrate to anneal the active layer and the source / drain regions provided in the semiconductor layer.

【0006】[0006]

【作用】上記薄膜トランジスタのアニール処理方法で
は、紫外線透過性基板の上面に形成した半導体層に、薄
膜トランジスタの活性層とソース・ドレイン領域とを形
成し、その後紫外線透過性基板側より半導体層にエキシ
マレーザ光を照射して、活性層とソース・ドレイン領域
とをアニール処理する。このため、活性層とソース・ド
レイン領域とが、1工程のエキシマレーザ光照射によっ
てアニール処理される。
In the annealing method for the thin film transistor, the active layer and the source / drain regions of the thin film transistor are formed on the semiconductor layer formed on the upper surface of the ultraviolet transparent substrate, and then the excimer laser is formed on the semiconductor layer from the ultraviolet transparent substrate side. Light is irradiated to anneal the active layer and the source / drain regions. For this reason, the active layer and the source / drain regions are annealed by excimer laser light irradiation in one step.

【0007】[0007]

【実施例】本発明の実施例を図1に示すアニール処理方
法の説明図により説明する。まず第1の工程で、例えば
低圧化学的気相成長法によって、石英ガラス(Si
2 )よりなる紫外線透過性基板11の上面に、シリコ
ン(Si)よりなる半導体層12を形成する。続いて通
常の薄膜トランジスタの形成方法によって、半導体層1
2の上面に、酸化シリコンよりなるゲート絶縁膜13を
介して多結晶シリコンよりなるゲート電極14を形成す
る。その後、例えばイオン注入法により不純物を半導体
層12にイオン注入してソース・ドレイン領域15,1
6を形成する。このときゲート電極14の影になって不
純物がイオン注入されない半導体層12の領域が活性層
(チャネル領域)17になる。上記のようにして薄膜ト
ランジスタ18が構成される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to an explanatory diagram of an annealing method shown in FIG. First, in the first step, for example, by a low pressure chemical vapor deposition method, silica glass (Si
The semiconductor layer 12 made of silicon (Si) is formed on the upper surface of the ultraviolet-transparent substrate 11 made of O 2 ). Then, the semiconductor layer 1 is formed by a normal thin film transistor forming method.
A gate electrode 14 made of polycrystalline silicon is formed on the upper surface of 2 through a gate insulating film 13 made of silicon oxide. After that, impurities are ion-implanted into the semiconductor layer 12 by, for example, an ion implantation method to form the source / drain regions 15 and 1.
6 is formed. At this time, a region of the semiconductor layer 12 which is shaded by the gate electrode 14 and in which impurities are not ion-implanted becomes an active layer (channel region) 17. The thin film transistor 18 is configured as described above.

【0008】その後第2の工程で、紫外線透過性基板1
1側より半導体層12にエキシマレーザ光30を照射す
る。照射したエキシマレーザ光30は、紫外線透過性基
板11を透過して上記ソース・ドレイン領域15,16
と活性層(チャネル領域)17とを形成した半導体層1
2に照射され、そして熱に変換されて、当該半導体層1
2に設けたソース・ドレイン領域15,16と活性層
(チャネル領域)17とをアニール処理する。上記エキ
シマレーザ光30には、例えば波長が248nmのフッ
化クリプトン(KrF)レーザ光または波長が308n
mの塩化キセノン(XeCl)レーザ光等が用いられ
る。
Then, in the second step, the ultraviolet transparent substrate 1
The semiconductor layer 12 is irradiated with excimer laser light 30 from the first side. The irradiated excimer laser light 30 is transmitted through the ultraviolet-transparent substrate 11 and then the source / drain regions 15 and 16 are formed.
Layer 1 in which the active layer (channel region) 17 and the active layer 17 are formed
2 and then converted into heat, the semiconductor layer 1
The source / drain regions 15 and 16 and the active layer (channel region) 17 provided in 2 are annealed. The excimer laser light 30 is, for example, a krypton fluoride (KrF) laser light having a wavelength of 248 nm or a wavelength of 308 n.
m xenon chloride (XeCl) laser light or the like is used.

【0009】このアニール処理では、例えば半導体層1
2が40nmの厚さの非晶質シリコン層で形成されてい
る場合に、およそ180mJ/cm2 のエネルギ密度の
エキシマレーザ光がパルス照射される。この結果、活性
層(チャネル領域)17中の双晶や転移等の結晶欠陥は
解消される。このため、しきい値電圧が低減され、移動
度が高まり、スイングが小さくなる。またソース・ドレ
イン領域15,16中の不純物が活性化されて、ソース
・ドレイン領域15,16の抵抗値が低下する。
In this annealing treatment, for example, the semiconductor layer 1
When 2 is formed of an amorphous silicon layer having a thickness of 40 nm, excimer laser light having an energy density of about 180 mJ / cm 2 is pulsed. As a result, crystal defects such as twins and dislocations in the active layer (channel region) 17 are eliminated. Therefore, the threshold voltage is reduced, the mobility is increased, and the swing is reduced. Further, the impurities in the source / drain regions 15 and 16 are activated, and the resistance values of the source / drain regions 15 and 16 are lowered.

【0010】また上記エキシマレーザ光30の照射によ
るアニール処理では、エキシマレーザ光30のパルス幅
が数十ナノ秒なので、加熱時間が非常に短い。このた
め、ソース・ドレイン領域15,16中の不純物が半導
体層12中に不必要に拡散することがない。したがっ
て、例えばチャネル長が0.5μmよりも短いチャネル
領域17を形成することが可能になる。
In the annealing treatment by irradiation with the excimer laser light 30, the heating time is very short because the pulse width of the excimer laser light 30 is several tens of nanoseconds. Therefore, the impurities in the source / drain regions 15 and 16 do not unnecessarily diffuse into the semiconductor layer 12. Therefore, for example, the channel region 17 having a channel length shorter than 0.5 μm can be formed.

【0011】[0011]

【発明の効果】以上、説明したように本発明によれば、
薄膜トランジスタの活性層とソース・ドレイン領域とを
形成した半導体層に、紫外線透過性基板側よりエキシマ
レーザ光を照射してアニール処理するので、半導体層に
形成された活性層とソース・ドレイン領域とが1工程の
エキシマレーザ光照射によってアニール処理される。よ
って、スループットが向上する。またアニール処理によ
る加熱回数が低減されるので、半導体層に発生する熱歪
みが少なくなる。よって歩留りの向上が図れる。
As described above, according to the present invention,
The semiconductor layer on which the active layer and the source / drain region of the thin film transistor are formed is annealed by irradiating the semiconductor layer with excimer laser light from the side of the ultraviolet transparent substrate, so that the active layer and the source / drain region formed on the semiconductor layer are Annealing is performed by irradiation of excimer laser light in one step. Therefore, the throughput is improved. Further, since the number of times of heating by the annealing treatment is reduced, thermal strain generated in the semiconductor layer is reduced. Therefore, the yield can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例のアニール処理方法の説明図である。FIG. 1 is an explanatory diagram of an annealing treatment method of an example.

【符号の説明】[Explanation of symbols]

11 紫外線透過性基板 12 半導体層 15 ソース・ドレイン領域 16 ソース・ド
レイン領域 17 活性層(チャネル領域) 18 薄膜トラン
ジスタ 30 エキシマレーザ光
11 UV Transparent Substrate 12 Semiconductor Layer 15 Source / Drain Region 16 Source / Drain Region 17 Active Layer (Channel Region) 18 Thin Film Transistor 30 Excimer Laser Light

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/268 Z 8617−4M 27/12 8728−4M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/268 Z 8617-4M 27/12 8728-4M

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 紫外線透過性基板の上面に半導体層を形
成した後、活性層とソース・ドレイン領域とを前記半導
体層に設けた薄膜トランジスタを形成する第1の工程
と、 前記紫外線透過性基板側より前記半導体層にエキシマレ
ーザ光を照射することで、前記半導体層に設けた前記活
性層とソース・ドレイン領域とをアニール処理する第2
の工程とよりなる薄膜トランジスタのアニール処理方
法。
1. A first step of forming a thin film transistor in which an active layer and source / drain regions are provided in the semiconductor layer after forming a semiconductor layer on the upper surface of the ultraviolet transparent substrate, and the ultraviolet transparent substrate side. By irradiating the semiconductor layer with excimer laser light to anneal the active layer and the source / drain regions provided in the semiconductor layer.
A method of annealing a thin film transistor, which comprises the step of.
JP26846891A 1991-09-18 1991-09-18 Method of annealing thin film transistor Pending JPH0582553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26846891A JPH0582553A (en) 1991-09-18 1991-09-18 Method of annealing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26846891A JPH0582553A (en) 1991-09-18 1991-09-18 Method of annealing thin film transistor

Publications (1)

Publication Number Publication Date
JPH0582553A true JPH0582553A (en) 1993-04-02

Family

ID=17458924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26846891A Pending JPH0582553A (en) 1991-09-18 1991-09-18 Method of annealing thin film transistor

Country Status (1)

Country Link
JP (1) JPH0582553A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417057B1 (en) 1994-06-14 2002-07-09 Semiconductor Energy Laboratory Co., Ltd. Method of forming a semiconductor device having a TFT utilizing optical annealing before a gate electrode is formed

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417057B1 (en) 1994-06-14 2002-07-09 Semiconductor Energy Laboratory Co., Ltd. Method of forming a semiconductor device having a TFT utilizing optical annealing before a gate electrode is formed
US6690063B2 (en) 1994-06-14 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor integrated circuit and method for forming the same

Similar Documents

Publication Publication Date Title
JP2623276B2 (en) Method for manufacturing thin film semiconductor device
JPH114001A (en) Semiconductor device and manufacture thereof
JP4312741B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
JP3359670B2 (en) Method for manufacturing semiconductor device
JPH02148831A (en) Laser annealing method
JPH0691032B2 (en) Method for manufacturing semiconductor device
JPH06333823A (en) Manufacture of polycrystalline silicon film, manufacture of thin film transistor and remote plasma device
JPS6235571A (en) Manufacture of semiconductor device
JP3203706B2 (en) Method for annealing semiconductor layer and method for manufacturing thin film transistor
JPH0582553A (en) Method of annealing thin film transistor
JPH0883766A (en) Method for crystallizing amorphous silicon and manufacture of thin film transistor
JPH08204208A (en) Production of crystalline silicon semiconductor device
JP2764425B2 (en) Method for manufacturing thin film transistor
JP2759411B2 (en) Semiconductor device and manufacturing method thereof
JP2000068518A (en) Manufacture of thin-film transistor
JP2701711B2 (en) Method for manufacturing polycrystalline silicon thin film
JP2831006B2 (en) Method for manufacturing thin film transistor
JPH08139331A (en) Method of manufacturing thin film transistor
JP2771812B2 (en) Method for manufacturing semiconductor device
JPH06181178A (en) Fabrication of thin film transistor
JPH09171965A (en) Manufacture of semiconductor device
JPH0521463A (en) Manufacture of thin film transistor
JPH08139016A (en) Manufacture of thin film integrated circuit
JP3075498B2 (en) Method for manufacturing thin film transistor
JPH0388322A (en) Heat treating method