JPH0883766A - Method for crystallizing amorphous silicon and manufacture of thin film transistor - Google Patents
Method for crystallizing amorphous silicon and manufacture of thin film transistorInfo
- Publication number
- JPH0883766A JPH0883766A JP24223494A JP24223494A JPH0883766A JP H0883766 A JPH0883766 A JP H0883766A JP 24223494 A JP24223494 A JP 24223494A JP 24223494 A JP24223494 A JP 24223494A JP H0883766 A JPH0883766 A JP H0883766A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- amorphous silicon
- layer
- gate electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置に用いられ
る非晶質シリコンの結晶化方法および薄膜トランジスタ
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for crystallizing amorphous silicon used in a semiconductor device and a method for manufacturing a thin film transistor.
【０００２】[0002]
【従来の技術】非晶質シリコン層を結晶化する従来方法
には、（イ）炉中で非晶質シリコン層を加熱することに
よって結晶化する方法と、（ロ）非晶質シリコン層にレ
ーザ光を照射することによって、該非晶質シリコン層を
溶融−再成長させて結晶化する方法とがある。2. Description of the Related Art Conventional methods for crystallizing an amorphous silicon layer include (a) a method of crystallizing an amorphous silicon layer by heating it in a furnace, and (b) an amorphous silicon layer. There is a method in which the amorphous silicon layer is melted and regrown by irradiation with laser light to be crystallized.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来の技術で説明した（イ）の方法は、固相成長を利用す
る方法なので成長温度として６００℃程度の高温が必要
になる。この温度では、非晶質シリコン層を形成する基
体として、安価なガラス基板を用いることはできない。
この方法を利用する場合には、高価な石英ガラスを用い
る必要があるので、コストが非常のかかることになる。
したがって、非晶質シリコン層の結晶化を利用する液晶
表示装置の製造に関し、コスト低減の点で著しい障害に
なる。However, since the method (a) described in the above-mentioned conventional technique uses solid phase growth, a high growth temperature of about 600 ° C. is required. At this temperature, an inexpensive glass substrate cannot be used as a substrate for forming the amorphous silicon layer.
When this method is used, it is necessary to use expensive quartz glass, so that the cost is very high.
Therefore, the manufacturing of the liquid crystal display device utilizing the crystallization of the amorphous silicon layer is a significant obstacle to cost reduction.
【０００４】上記従来の技術で説明した（ロ）の方法
は、いわゆる低温プロセスであるため、非晶質シリコン
層を形成する基体にガラス基板を用いることができる。
しかしながら、結晶化によって形成された多結晶シリコ
ン層の結晶粒径は小さい。そのため、結晶化したシリコ
ン層をトランジスタのチャネル領域に用いた場合には、
キャリアの移動度が制限される。加えて、非晶質シリコ
ンを溶融するためには非常に高い温度が要求される。こ
のため液相シリコンが一時的に存在することになるの
で、結晶化するシリコン層が下層の材料によって汚染さ
れる。また下層と結晶化するシリコン層との界面を損傷
する。このように、不純物による汚染があるシリコン層
で薄膜トランジスタのチャネル領域を形成すると、チャ
ネル領域のシリコンの純度と均一性に依存する薄膜トラ
ンジスタの性能は劣化することになる。Since the method (b) described in the above-mentioned conventional technique is a so-called low temperature process, a glass substrate can be used as a substrate for forming an amorphous silicon layer.
However, the crystal grain size of the polycrystalline silicon layer formed by crystallization is small. Therefore, when a crystallized silicon layer is used for the channel region of a transistor,
Carrier mobility is limited. In addition, very high temperatures are required to melt the amorphous silicon. As a result, liquid phase silicon temporarily exists, and the crystallized silicon layer is contaminated by the material of the lower layer. In addition, the interface between the lower layer and the crystallized silicon layer is damaged. As described above, when the channel region of the thin film transistor is formed of a silicon layer which is contaminated by impurities, the performance of the thin film transistor which depends on the purity and uniformity of silicon in the channel region is deteriorated.
【０００５】本発明は、低温プロセスで結晶性に優れた
非晶質シリコン層の結晶化を可能にする非晶質シリコン
のレーザ固相結晶化方法および薄膜トランジスタの製造
方法を提供することを目的とする。An object of the present invention is to provide a laser solid phase crystallization method of amorphous silicon and a method of manufacturing a thin film transistor, which enables crystallization of an amorphous silicon layer having excellent crystallinity in a low temperature process. To do.
【０００６】[0006]
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた方法である。すなわち、非晶質シ
リコンの結晶化方法としては、第１工程では、基体上
に、不純物を含む第１非晶質シリコン層と、それに接合
するもので不純物を含まない第２非晶質シリコン層とを
形成した後、第１非晶質シリコン層に対してレーザ光を
選択的に照射して結晶性シリコン層に改質する。そして
第２工程では、結晶性シリコン層を選択的に加熱するこ
とで、結晶性シリコン層と第２非晶質シリコン層との界
面から第２非晶質シリコン層に結晶を成長させて結晶化
する。上記選択的な加熱はレーザ光照射によって行う。The present invention is a method made to achieve the above object. That is, as a method of crystallizing amorphous silicon, in the first step, a first amorphous silicon layer containing impurities and a second amorphous silicon layer which is bonded to the first amorphous silicon layer and does not contain impurities are formed on the substrate. After the formation of and, the first amorphous silicon layer is selectively irradiated with laser light to be modified into a crystalline silicon layer. Then, in the second step, the crystalline silicon layer is selectively heated to grow crystals from the interface between the crystalline silicon layer and the second amorphous silicon layer to the second amorphous silicon layer for crystallization. To do. The selective heating is performed by laser light irradiation.
【０００７】また薄膜トランジスタ（以下ＴＦＴと記
す）の製造方法として、ボトムゲート型のＴＦＴでは、
第１工程で、少なくとも表面が絶縁性の透明基体上にゲ
ート電極とそれを覆うゲート誘電体層とを形成し、その
上に不純物を含む第１非晶質シリコン層を形成する。そ
の後、ゲート電極上の第１非晶質シリコン層を除去す
る。次いで第２工程では、第１非晶質シリコン層を覆う
状態でゲート誘電体層上に不純物を含まない第２非晶質
シリコン層を形成する。続いて第３工程で、ゲート電極
をマスクにして透明基体側からレーザ光を照射すること
で、第１非晶質シリコン層とその上層の第２非晶質シリ
コン層とを選択的に結晶化する。それとともに第１非晶
質シリコン層内の不純物を第２非晶質シリコン層内に拡
散してソース・ドレイン領域を形成する。その後第４工
程で、透明基体側からレーザ光を照射してソース・ドレ
イン領域を加熱することで、ソース・ドレイン領域と第
２非晶質シリコン層との界面から第２非晶質シリコン層
内に向けて結晶を成長させて結晶化し、チャネル領域を
形成する。As a method of manufacturing a thin film transistor (hereinafter referred to as a TFT), a bottom gate type TFT is
In a first step, a gate electrode and a gate dielectric layer covering the gate electrode are formed on a transparent substrate having an insulating surface at least, and a first amorphous silicon layer containing impurities is formed thereon. Then, the first amorphous silicon layer on the gate electrode is removed. Then, in a second step, a second amorphous silicon layer containing no impurities is formed on the gate dielectric layer so as to cover the first amorphous silicon layer. Subsequently, in a third step, laser light is irradiated from the transparent substrate side using the gate electrode as a mask to selectively crystallize the first amorphous silicon layer and the second amorphous silicon layer above it. To do. At the same time, the impurities in the first amorphous silicon layer are diffused into the second amorphous silicon layer to form source / drain regions. Then, in a fourth step, the source / drain region is heated by irradiating the source / drain region with laser light from the transparent substrate side so that the inside of the second amorphous silicon layer is removed from the interface between the source / drain region and the second amorphous silicon layer. A crystal is grown and crystallized to form a channel region.
【０００８】別のＴＦＴの製造方法として、トップゲー
ト型のＴＦＴでは、第１工程で、少なくとも表面が絶縁
性の基体上に不純物を含まない非晶質シリコン層とゲー
ト誘電体層とを積層する。次いで第２工程で、ゲート誘
電体層上の一部分にゲート電極を形成した後、ゲート電
極をマスクにして非晶質シリコン層内に不純物を導入す
る。続いて第３工程で、ゲート電極をマスクにしてレー
ザ光を照射することによって、非晶質シリコン層を結晶
化して多結晶シリコンからなるソース・ドレイン領域を
形成する。その後第４工程で、ゲート電極をマスクにし
たレーザ光照射によって、ソース・ドレイン領域を選択
的に加熱して、ソース・ドレイン領域と非晶質シリコン
層との界面から非晶質シリコン層内に向けて結晶成長さ
せて結晶化し、チャネル領域を形成する。As another method of manufacturing a TFT, in a top gate type TFT, in a first step, an amorphous silicon layer containing no impurities and a gate dielectric layer are laminated on at least a surface of an insulating substrate. . Then, in a second step, a gate electrode is formed on a portion of the gate dielectric layer, and then an impurity is introduced into the amorphous silicon layer using the gate electrode as a mask. Subsequently, in a third step, the amorphous silicon layer is crystallized by irradiating laser light with the gate electrode as a mask to form source / drain regions made of polycrystalline silicon. Then, in a fourth step, the source / drain regions are selectively heated by laser light irradiation using the gate electrode as a mask, and the source / drain regions and the amorphous silicon layer are interfused into the amorphous silicon layer. A crystal is grown toward crystallization to form a channel region.
【０００９】[0009]
【作用】上記非晶質シリコンの結晶化方法では、不純物
を含む第１非晶質シリコン層に対してレーザ光を選択的
に照射して結晶性シリコン層に改質することから、いわ
ゆる低温プロセスによって結晶化される。そして、結晶
性シリコン層を選択的に加熱して、結晶性シリコン層と
不純物を含まない第２非晶質シリコン層との界面から第
２非晶質シリコン層に結晶を成長させて結晶化すること
から、第２非晶質シリコン層で成長する結晶は大きな結
晶粒になる。この加熱をレーザ光照射によって行うこと
により、いわゆる低温プロセスになる。In the above crystallization method of amorphous silicon, the first amorphous silicon layer containing impurities is selectively irradiated with laser light to modify it into a crystalline silicon layer. Is crystallized by. Then, the crystalline silicon layer is selectively heated to grow a crystal in the second amorphous silicon layer from the interface between the crystalline silicon layer and the second amorphous silicon layer containing no impurities to be crystallized. Therefore, the crystal grown in the second amorphous silicon layer becomes a large crystal grain. By performing this heating by laser light irradiation, a so-called low temperature process is performed.
【００１０】上記ボトムゲート型ＴＦＴの製造方法で
は、ゲート電極をマスクにして透明基体側からレーザ光
を照射して、第１非晶質シリコン層とその上層の第２非
晶質シリコン層とを選択的に結晶化してソース・ドレイ
ン領域を形成することから、低温プロセスで結晶化が行
え、かつソース・ドレイン領域を形成するための不純物
拡散を行える。そして透明基体側からレーザ光を照射し
てソース・ドレイン領域を加熱し、ソース・ドレイン領
域と第２非晶質シリコン層との界面から第２非晶質シリ
コン層内に向けて結晶を成長させて結晶化することか
ら、第２非晶質シリコン層で成長する結晶は大きな結晶
粒になる。In the method of manufacturing the bottom gate type TFT described above, the first amorphous silicon layer and the second amorphous silicon layer above the first amorphous silicon layer are irradiated with laser light from the transparent substrate side using the gate electrode as a mask. Since the source / drain regions are selectively crystallized to form the source / drain regions, the crystallization can be performed in a low temperature process and the impurity diffusion for forming the source / drain regions can be performed. Then, the source / drain regions are heated by irradiating laser light from the transparent substrate side to grow crystals from the interface between the source / drain regions and the second amorphous silicon layer into the second amorphous silicon layer. As a result, the crystals grown in the second amorphous silicon layer become large crystal grains.
【００１１】上記トップゲート型ＴＦＴの製造方法で
は、ゲート電極をマスクにしてレーザ光を照射すること
によって、不純物を導入した非晶質シリコン層を結晶化
するとともにソース・ドレイン領域を形成することか
ら、低温プロセスで結晶化される。そしてゲート電極を
マスクにしてレーザ光を照射し、ソース・ドレイン領域
を加熱して、ソース・ドレイン領域と非晶質シリコン層
との界面から非晶質シリコン層内に向けて結晶成長させ
て結晶化することから、非晶質シリコン層で成長する結
晶は大きな結晶粒になる。In the above-described method of manufacturing a top gate type TFT, the gate electrode is used as a mask to irradiate laser light to crystallize the amorphous silicon layer introduced with impurities and form source / drain regions. , Is crystallized by low temperature process. Laser light is irradiated using the gate electrode as a mask to heat the source / drain regions to grow crystals from the interface between the source / drain regions and the amorphous silicon layer into the amorphous silicon layer. As a result, the crystals grown in the amorphous silicon layer become large crystal grains.
【００１２】[0012]
【実施例】本発明の非晶質シリコンの結晶化方法に関す
る実施例を、図１の結晶化工程図によって説明する。EXAMPLE An example of the crystallization method of amorphous silicon according to the present invention will be described with reference to the crystallization process chart of FIG.
【００１３】図１の（１）に示すように、第１工程で
は、基体１１上に不純物を含む第１非晶質シリコン層１
２とこの第１非晶質シリコン層１２に接合するもので不
純物を含まない第２非晶質シリコン層１３とを形成す
る。上記第１，第２非晶質シリコン層１２，１３は、例
えば以下のように形成する。As shown in FIG. 1A, in the first step, the first amorphous silicon layer 1 containing impurities is formed on the substrate 11.
2 and a second amorphous silicon layer 13 which is bonded to the first amorphous silicon layer 12 and contains no impurities are formed. The first and second amorphous silicon layers 12 and 13 are formed as follows, for example.
【００１４】例えばスパッタリング，プラズマＣＶＤ法
等の低温プロセスによる成膜技術によって、基体１１上
に、不純物を含む第１非晶質シリコン層１２を成膜す
る。上記基体１１は、透明基板２１上に遮光パターン２
２が形成され、さらに遮光パターン２２を覆う状態に誘
電体層２３を形成したものである。したがって、上記第
１非晶質シリコン層１２は、誘電体層２３上に形成され
ている。続いて、例えばリソグラフィーとエッチングと
によって、上記遮光パターン２２上の第１非晶質シリコ
ン層１２を除去する。その後、例えばスパッタリング，
プラズマＣＶＤ法等の低温プロセスによる成膜技術によ
って、上記第１非晶質シリコン層１２を覆う状態で上記
基体１１上に、不純物を含まない第２非晶質シリコン層
１３を成膜する。The first amorphous silicon layer 12 containing impurities is formed on the substrate 11 by a film forming technique using a low temperature process such as sputtering or plasma CVD. The base 11 has a light-shielding pattern 2 on a transparent substrate 21.
2 is formed, and the dielectric layer 23 is further formed so as to cover the light shielding pattern 22. Therefore, the first amorphous silicon layer 12 is formed on the dielectric layer 23. Then, the first amorphous silicon layer 12 on the light shielding pattern 22 is removed by, for example, lithography and etching. Then, for example, sputtering,
A second amorphous silicon layer 13 containing no impurities is formed on the base 11 in a state of covering the first amorphous silicon layer 12 by a film forming technique by a low temperature process such as a plasma CVD method.
【００１５】そして図１の（２）に示すように、上記第
１非晶質シリコン層（１２）に対してレーザ光Ｌ１を選
択的に照射する。このとき、レーザ光Ｌ１は基体１１側
から照射するので、遮光パターン２２によって、一部分
が遮られる。このため、第１非晶質シリコン層（１２）
とその上層の第２非晶質シリコン層（１３）とに照射さ
れ、その照射領域の第１，第２非晶質シリコン層（１
２，１３）が溶融−再成長反応を起こして、結晶性シリ
コン層１４に改質される。このとき、第１非晶質シリコ
ン層（１２）に含まれている不純物の一部分は、その上
層の第２非晶質シリコン層（１３）に拡散される。な
お、第１非晶質シリコン層（１２）に含まれている不純
物は、第１，第２非晶質シリコン層１２，１３の膜厚が
薄いため、横方向の第２非晶質シリコン層１３にはほと
んど拡散しない。このようにして、不純物を含まない第
２非晶質シリコン層１３とそれに接合する不純物を含む
結晶性シリコン層１４とを形成する。Then, as shown in FIG. 1B, the first amorphous silicon layer 12 is selectively irradiated with laser light L1. At this time, since the laser light L1 is emitted from the side of the base 11, the light shielding pattern 22 partially blocks the light. Therefore, the first amorphous silicon layer (12)
And the second amorphous silicon layer (13) thereabove are irradiated, and the first and second amorphous silicon layers (1
2, 13) undergo a melting-regrowth reaction to be reformed into the crystalline silicon layer 14. At this time, some of the impurities contained in the first amorphous silicon layer (12) are diffused into the second amorphous silicon layer (13) which is an upper layer thereof. The impurities contained in the first amorphous silicon layer (12) have a small film thickness of the first and second amorphous silicon layers 12 and 13. It hardly diffuses into 13. Thus, the second amorphous silicon layer 13 containing no impurities and the crystalline silicon layer 14 containing impurities to be bonded thereto are formed.
【００１６】次いで図１の（３）に示す第２工程を行
う。この工程では、上記結晶性シリコン層１４を選択的
に加熱する。その方法としては、例えばレーザ光Ｌ２を
基体１１側から照射する。なお、このレーザ光Ｌ２は結
晶性シリコン層１４を溶融しないエネルギー密度とし
た。そのため、レーザ光Ｌ２は遮光パターン２２に遮ら
れて、結晶性シリコン層１４に照射されて、結晶性シリ
コン層１４が直接加熱される。そして、結晶性シリコン
層１４と第２非晶質シリコン層（１３）との界面からこ
の第２非晶質シリコン層（１３）に向けて結晶が成長す
る（矢印ア方向）。このように、レーザ誘起固相結晶化
（固相成長）によって、上記界面の小さな結晶粒から大
きな結晶粒が成長していく。その結果、第２非晶質シリ
コン層（１３）は結晶化して大きな結晶粒の多結晶シリ
コン層１５に改質される。Next, the second step shown in FIG. 1C is performed. In this step, the crystalline silicon layer 14 is selectively heated. As the method, for example, laser light L2 is irradiated from the side of the base 11. The laser beam L2 had an energy density that did not melt the crystalline silicon layer 14. Therefore, the laser light L2 is shielded by the light shielding pattern 22 and is applied to the crystalline silicon layer 14, and the crystalline silicon layer 14 is directly heated. Then, crystals grow from the interface between the crystalline silicon layer 14 and the second amorphous silicon layer (13) toward the second amorphous silicon layer (13) (arrow A direction). Thus, by laser-induced solid-phase crystallization (solid-phase growth), large crystal grains grow from small crystal grains at the interface. As a result, the second amorphous silicon layer (13) is crystallized and reformed into the polycrystalline silicon layer 15 having large crystal grains.
【００１７】次に、レーザ光Ｌ２を照射中の第２非晶質
シリコン層１３と結晶性シリコン層１４とにおける温度
分布（１）とそのときの結晶化状態（２）とを図２によ
って説明する。図では、前記図１で説明したのと同様の
構成部品には同一符号を付す。ここでは誘電体層２３は
非晶質であり、第２非晶質シリコン層１３にほぼ同等な
熱伝導率を有する。Next, the temperature distribution (1) in the second amorphous silicon layer 13 and the crystalline silicon layer 14 during irradiation with the laser beam L2 and the crystallized state (2) at that time will be described with reference to FIG. To do. In the figure, the same components as those described in FIG. 1 are designated by the same reference numerals. Here, the dielectric layer 23 is amorphous and has a thermal conductivity almost equal to that of the second amorphous silicon layer 13.
【００１８】図２に示すように、レーザ光Ｌ２の照射に
よって多結晶シリコン層１４が加熱されると、垂直方向
の熱流は透明基板１１の表面側に形成されている誘電体
層２３によって規制される。すなわち、熱は誘電体層２
３によって蓄積され、面方向に流れようとする傾向が大
きくなる。したがって、熱は多結晶シリコン層１４と第
２非晶質シリコン層１３との界面を容易に流れることが
できるようになる。また第２非晶質シリコン層１３が低
い熱伝導率を有するために、上記界面を横切る温度勾配
は大きくなる。As shown in FIG. 2, when the polycrystalline silicon layer 14 is heated by the irradiation of the laser beam L2, the heat flow in the vertical direction is restricted by the dielectric layer 23 formed on the surface side of the transparent substrate 11. It That is, heat is generated by the dielectric layer 2
3 is accumulated, and the tendency to flow in the surface direction increases. Therefore, heat can easily flow through the interface between the polycrystalline silicon layer 14 and the second amorphous silicon layer 13. Further, since the second amorphous silicon layer 13 has a low thermal conductivity, the temperature gradient across the interface is large.
【００１９】上記界面での温度は第２非晶質シリコン層
１３の内部に向かって結晶化が進行する速度を決定す
る。多結晶シリコン層１４よりも第２非晶質シリコン層
１３のほうが熱伝導率は低いので、第２非晶質シリコン
層１３のほうが温度上昇は遅くなる。そのため、温度依
存性が強い結晶の核形成は抑制される。上記第２非晶質
シリコン層１３の結晶化の場合には、例えば５ｅＶ程度
の活性化エネルギーによって大きな結晶粒が成長して結
晶性シリコン層１５を形成する。また、多結晶シリコン
（熱拡散長：４００ｎｍ）に対する非晶質シリコンの熱
拡散長の大きさは重要であり、その値は結晶化される第
２非晶質シリコン層１３の長さの上限を決定する。例え
ば、両側の結晶性シリコン層１４から熱拡散が起こると
仮定するなら、その上限値はおよそ１μｍになる。それ
よりも長いと、第２非晶質シリコン層１３の中央部が十
分に結晶化されなくなる可能性がある。The temperature at the interface determines the speed at which crystallization progresses toward the inside of the second amorphous silicon layer 13. Since the second amorphous silicon layer 13 has a lower thermal conductivity than the polycrystalline silicon layer 14, the temperature increase of the second amorphous silicon layer 13 is slower. Therefore, nucleation of crystals having strong temperature dependence is suppressed. In the case of crystallization of the second amorphous silicon layer 13, large crystal grains grow by activation energy of, for example, about 5 eV to form the crystalline silicon layer 15. Further, the size of the thermal diffusion length of the amorphous silicon with respect to the polycrystalline silicon (thermal diffusion length: 400 nm) is important, and its value determines the upper limit of the length of the second amorphous silicon layer 13 to be crystallized. decide. For example, assuming that thermal diffusion occurs from the crystalline silicon layers 14 on both sides, the upper limit value is about 1 μm. If the length is longer than that, the central part of the second amorphous silicon layer 13 may not be sufficiently crystallized.
【００２０】次に薄膜トランジスタ（以下ＴＦＴと記
す）の場合、前記図１で説明した遮光パターン２２はゲ
ート電極として形成される。このため、ゲート電極はモ
リブデンのような金属で形成されるため、このゲート電
極からの熱流を考慮しなければならない。特にモリブデ
ンのような金属製のゲート電極は、広い波長範囲にわた
って大きな吸収係数を有する。そのため、ゲート電極が
吸収し、それから放出される熱流は、誘電体層２３を介
しての第２非晶質シリコン層１３の結晶化を促進する。
また、ゲート電極から放出された熱が誘電体層２３を通
るには時間がかかる。そのため、この熱の大部分はレー
ザ光Ｌ２の１パルスの照射が終了した後、第２非晶質シ
リコン層１３に到達するので、高温領域が広がる。その
結果、第２非晶質シリコン層１３の結晶化がさらに促進
されることになる。Next, in the case of a thin film transistor (hereinafter referred to as TFT), the light shielding pattern 22 described in FIG. 1 is formed as a gate electrode. Therefore, since the gate electrode is formed of a metal such as molybdenum, the heat flow from the gate electrode must be taken into consideration. In particular, a gate electrode made of metal such as molybdenum has a large absorption coefficient over a wide wavelength range. Therefore, the heat flow absorbed by the gate electrode and released therefrom accelerates the crystallization of the second amorphous silicon layer 13 through the dielectric layer 23.
In addition, it takes time for the heat emitted from the gate electrode to pass through the dielectric layer 23. Therefore, most of this heat reaches the second amorphous silicon layer 13 after the irradiation of one pulse of the laser beam L2 is completed, so that the high temperature region expands. As a result, crystallization of the second amorphous silicon layer 13 is further promoted.
【００２１】次に、前記図１で説明した非晶質シリコン
の結晶化方法を適用したボトムゲート型ＴＦＴの製造方
法を、図３の製造工程図によって説明する。Next, a method of manufacturing a bottom gate type TFT to which the amorphous silicon crystallization method described in FIG. 1 is applied will be described with reference to the manufacturing process chart of FIG.
【００２２】図３の（１）に示すように、第１工程で
は、通常のプロセスによって、透明基体３１の表面にゲ
ート電極３２とこのゲート電極３２を覆うゲート誘電体
層３３とを形成する。この透明基体３１は、ガラス基板
上に透光性の緩衝層（図示省略）を形成したものであ
る。したがって、透明基体３１は、後述するレーザ光を
透過する。さらに例えばスパッタリング，プラズマＣＶ
Ｄ法等の低温成膜技術（例えば成膜温度が５００℃以
下）によって、上記ゲート誘電体層３３上に不純物を含
む第１非晶質シリコン層３４を形成する。その後、リソ
グラフィーとエッチングとによって、上記ゲート電極３
２上の第１非晶質シリコン層３４（２点鎖線で示す部
分）を除去する。As shown in FIG. 3A, in the first step, the gate electrode 32 and the gate dielectric layer 33 covering the gate electrode 32 are formed on the surface of the transparent substrate 31 by a normal process. The transparent substrate 31 is formed by forming a light-transmitting buffer layer (not shown) on a glass substrate. Therefore, the transparent substrate 31 transmits the laser light described later. Furthermore, for example, sputtering, plasma CV
The first amorphous silicon layer 34 containing impurities is formed on the gate dielectric layer 33 by a low temperature film forming technique such as the D method (for example, the film forming temperature is 500 ° C. or lower). Then, the gate electrode 3 is formed by lithography and etching.
The first amorphous silicon layer 34 (the portion indicated by the chain double-dashed line) on 2 is removed.
【００２３】次いで図３の（２）に示す第２工程を行
う。この工程では、例えばスパッタリング，プラズマＣ
ＶＤ法等の低温成膜技術（例えば成膜温度が５００℃以
下）によって、上記ゲート誘電体層３３上に第１非晶質
シリコン層３４を覆うもので不純物を含まない第２非晶
質シリコン層３５を成膜する。Next, the second step shown in FIG. 3B is performed. In this process, for example, sputtering, plasma C
A second amorphous silicon that covers the first amorphous silicon layer 34 on the gate dielectric layer 33 and does not contain impurities by a low temperature film forming technique such as a VD method (for example, the film forming temperature is 500 ° C. or lower). The layer 35 is formed.
【００２４】続いて図３の（３）に示す第３工程を行
う。この工程では、ゲート電極３２をマスクにして上記
透明基体３１側からレーザ光Ｌ３を照射する。上記レー
ザ光Ｌ３としては、例えばエネルギー密度が２００ｍＪ
／cm2 〜１Ｊ／cm2 ，パルス幅が１０ｎｓ〜５００μｓ
のパルスエキシマレーザ光を用いる。このとき、上記ゲ
ート電極３２がマスクになるので、レーザ光Ｌ３は上記
第１非晶質シリコン層（３４）とその上層の第２非晶質
シリコン層（３５）とに照射され、ゲート電極３２によ
って遮られている第２非晶質シリコン層３５の部分はレ
ーザ光Ｌ３は照射されない。Subsequently, the third step shown in FIG. 3C is performed. In this step, laser light L3 is irradiated from the transparent substrate 31 side using the gate electrode 32 as a mask. The laser beam L3 has an energy density of 200 mJ, for example.
/ Cm 2 to 1 J / cm 2 , pulse width 10 ns to 500 μs
Pulsed excimer laser light is used. At this time, since the gate electrode 32 serves as a mask, the laser beam L3 is applied to the first amorphous silicon layer (34) and the second amorphous silicon layer (35) thereabove, so that the gate electrode 32 is irradiated. The portion of the second amorphous silicon layer 35 that is shielded by is not irradiated with the laser beam L3.
【００２５】その結果、レーザ光Ｌ３が照射された第１
非晶質シリコン層（３４）とその上層の第２非晶質シリ
コン層（３５）の部分が選択的に溶融して、結晶を再成
長させ、結晶化される。それとともに第１非晶質シリコ
ン層（３４）内の不純物（図示省略）をその上層の第２
非晶質シリコン層（３５）内に拡散してソース・ドレイ
ン領域３６，３７を形成する。一方、レーザ光Ｌ３が照
射されない第２非晶質シリコン層３５は結晶化されな
い。As a result, the first beam irradiated with the laser beam L3
The portion of the amorphous silicon layer (34) and the second amorphous silicon layer (35) above it are selectively melted, and the crystal is regrown and crystallized. At the same time, impurities (not shown) in the first amorphous silicon layer (34) are added to the second upper layer.
Source / drain regions 36 and 37 are formed by diffusing into the amorphous silicon layer (35). On the other hand, the second amorphous silicon layer 35 which is not irradiated with the laser beam L3 is not crystallized.
【００２６】その後図３の（４）に示す第４工程を行
う。この工程では、透明基体３１側からレーザ光Ｌ４を
照射して上記ソース・ドレイン領域３６，３７を加熱す
る。その結果、上記ソース・ドレイン領域３６，３７と
上記第２非晶質シリコン層（３５）との界面の結晶核か
ら固相結晶化（固相成長）が始まる。そして第２非晶質
シリコン層（３５）内方向に結晶が成長して、第２非晶
質シリコン層（３５）が多結晶シリコン層になる。この
多結晶シリコン層がチャネル領域３８になる。また、上
記レーザ光Ｌ４の照射によって、ソース・ドレイン領域
３６，３７は活性化される。上記の如くに、ボトムゲー
ト型ＴＦＴ３０が製造される。Thereafter, the fourth step shown in FIG. 3 (4) is performed. In this step, the source / drain regions 36 and 37 are heated by irradiating the laser beam L4 from the transparent substrate 31 side. As a result, solid phase crystallization (solid phase growth) starts from crystal nuclei at the interface between the source / drain regions 36 and 37 and the second amorphous silicon layer (35). Then, crystals grow in the inward direction of the second amorphous silicon layer (35), and the second amorphous silicon layer (35) becomes a polycrystalline silicon layer. This polycrystalline silicon layer becomes the channel region 38. Further, the source / drain regions 36 and 37 are activated by the irradiation of the laser beam L4. As described above, the bottom gate type TFT 30 is manufactured.
【００２７】上記レーザ光Ｌ４のエネルギー密度は多結
晶シリコンの溶融しきい値エネルギー（結晶性シリコン
の融点１４１０℃）以下に選択される。例えばレーザ光
Ｌ４には、パルス幅として３０ｎｓ、ｄｕｔｙ係数が１
０-6のエキシマレーザ光を用いる。そして透明基体３１
がガラス基体とその表面に形成した十分な厚さの透明な
緩衝層とから形成されているならば、ガラス基体の温度
がその軟化点を超えないように、瞬間的な加熱が必要に
なる。これは、レーザ光Ｌ３を用いた溶融−再成長プロ
セスにおいても同様である。The energy density of the laser beam L4 is selected to be equal to or lower than the melting threshold energy of polycrystalline silicon (melting point of crystalline silicon: 1410 ° C.). For example, the laser beam L4 has a pulse width of 30 ns and a duty factor of 1
0 -6 excimer laser light. And the transparent substrate 31
Is formed from a glass substrate and a transparent buffer layer of sufficient thickness formed on the surface of the glass substrate, instantaneous heating is required so that the temperature of the glass substrate does not exceed its softening point. This also applies to the melting-regrowth process using the laser beam L3.
【００２８】レーザ光にｄｕｔｙファクターが小さくパ
ルス幅が短いものを用いた場合には、各パルスの立ち上
がり時には、照射部分は熱的平衡状態にある。しかし、
第２非晶質シリコン層３５とソース・ドレイン領域３
６，３７との界面が高温になるまでには時間がかかるた
め、結晶化の処理は極めて遅くなる。そのため、パルス
レーザ光を照射することによるアニーリングの場合、エ
キシマレーザ光のｄｕｔｙ時間と瞬間的な成長速度は、
ともに実際の成長速度を考慮して決定する必要がある。When laser light having a small duty factor and a short pulse width is used, the irradiated portion is in a thermal equilibrium state at the rising edge of each pulse. But,
Second amorphous silicon layer 35 and source / drain region 3
Since it takes time for the interface with 6, 37 to reach a high temperature, the crystallization process becomes extremely slow. Therefore, in the case of annealing by irradiating the pulsed laser light, the duty time of the excimer laser light and the instantaneous growth rate are
Both need to be determined in consideration of the actual growth rate.
【００２９】上記ボトムゲート型ＴＦＴ３０の製造方法
では、ゲート電極３２をマスクにして透明基体３１側か
らレーザ光Ｌ３を照射して、第１非晶質シリコン層３４
とその上層の第２非晶質シリコン層３５とを選択的に結
晶化してソース・ドレイン領域３６，３７を形成するこ
とから、低温プロセスで結晶化が行え、かつソース・ド
レイン領域３６，３７を形成するための不純物拡散を行
える。そして透明基体３１側からレーザ光Ｌ４を照射し
てソース・ドレイン領域３６，３７を加熱し、ソース・
ドレイン領域３６，３７と第２非晶質シリコン層３５と
の界面から第２非晶質シリコン層３５内に向けて結晶を
固相成長させて結晶化することから、第２非晶質シリコ
ン層３５で成長する結晶は大きな結晶粒になる。In the method of manufacturing the bottom gate type TFT 30, the first amorphous silicon layer 34 is irradiated with the laser beam L3 from the transparent substrate 31 side using the gate electrode 32 as a mask.
Since the source / drain regions 36 and 37 are formed by selectively crystallizing the first amorphous silicon layer 35 and the upper second amorphous silicon layer 35, the source / drain regions 36 and 37 can be crystallized by a low temperature process. Impurity diffusion for forming can be performed. Then, the source / drain regions 36 and 37 are heated by irradiating the laser beam L4 from the transparent substrate 31 side to
Since the crystal is crystallized by solid phase growth of the crystal from the interface between the drain regions 36 and 37 and the second amorphous silicon layer 35 toward the inside of the second amorphous silicon layer 35, the second amorphous silicon layer 35 is formed. The crystal grown at 35 becomes a large crystal grain.
【００３０】なお、上記ＴＦＴ３０の製造方法では、前
記図２によって説明したと同様に、固相成長による第２
非晶質シリコン層３５の結晶化は、結晶化される第２非
晶質シリコン層３５の長さがおよそ１μｍ以下の場合に
適している。In the method of manufacturing the TFT 30 described above, as in the case described with reference to FIG.
Crystallization of the amorphous silicon layer 35 is suitable when the length of the crystallized second amorphous silicon layer 35 is about 1 μm or less.
【００３１】次に、前記図１で説明した非晶質シリコン
の結晶化方法を適用したトップゲート型ＴＦＴの製造方
法を、図４の製造工程図によって説明する。Next, a method of manufacturing a top gate type TFT to which the amorphous silicon crystallization method described in FIG. 1 is applied will be described with reference to the manufacturing process chart of FIG.
【００３２】図４の（１）に示すように、第１工程で
は、例えばスパッタリング，プラズマＣＶＤ法等の低温
成膜技術（例えば成膜温度が５００℃以下）によって、
基体５１上に不純物を含まない非晶質シリコン層５２を
形成する。上記基体５１は、例えばガラス基板５３とそ
の上面に形成された例えば窒化シリコンからなる緩衝層
５４とからなる。その後、例えばスパッタリング，プラ
ズマＣＶＤ法等の低温成膜技術（例えば成膜温度が５０
０℃以下）によって、上記非晶質シリコン層５２上にゲ
ート誘電体層５５を形成する。As shown in FIG. 4A, in the first step, a low temperature film forming technique such as sputtering or plasma CVD (for example, the film forming temperature is 500 ° C. or lower) is used.
An amorphous silicon layer 52 containing no impurities is formed on the substrate 51. The base 51 is composed of, for example, a glass substrate 53 and a buffer layer 54 formed of, for example, silicon nitride on the upper surface thereof. After that, for example, a low temperature film forming technique such as sputtering or plasma CVD (for example, the film forming temperature is 50
A gate dielectric layer 55 is formed on the amorphous silicon layer 52 by 0.degree.
【００３３】次いで図４の（２）に示す第２工程を行
う。この工程では、通常のプロセス（成膜−リソグラフ
ィー−エッチング）によって、上記ゲート誘電体層５５
上の一部分にゲート電極５６を形成する。その後、イオ
ン注入法，プラズマドーピング法等の不純物導入技術に
よって、上記ゲート電極５６をマスクにして非晶質シリ
コン層５２内に不純物５７を導入する。Then, the second step shown in FIG. 4B is performed. In this step, the gate dielectric layer 55 is formed by a normal process (deposition-lithography-etching).
A gate electrode 56 is formed on the upper part. After that, an impurity 57 is introduced into the amorphous silicon layer 52 using the gate electrode 56 as a mask by an impurity introducing technique such as an ion implantation method and a plasma doping method.
【００３４】続いて図４の（３）に示す第３工程を行
う。この工程では、ゲート電極５６をマスクにしてレー
ザ光Ｌ５を照射する。その結果、上記非晶質シリコン層
（５２）は溶融−再成長して結晶化され、多結晶シリコ
ンからなるソース・ドレイン領域５８，５９になる。ま
た上記レーザ光Ｌ５の照射によって、このソース・ドレ
イン領域５８，５９中に導入されている不純物は活性化
される。このとき、レーザ光Ｌ５はゲート電極５６によ
って遮られるため、ゲート電極５６の下方の非晶質シリ
コン層５２は結晶化されない。Subsequently, the third step shown in FIG. 4C is performed. In this step, the laser light L5 is emitted using the gate electrode 56 as a mask. As a result, the amorphous silicon layer (52) is melted and regrown and crystallized to become source / drain regions 58 and 59 made of polycrystalline silicon. The irradiation of the laser beam L5 activates the impurities introduced into the source / drain regions 58 and 59. At this time, since the laser beam L5 is blocked by the gate electrode 56, the amorphous silicon layer 52 below the gate electrode 56 is not crystallized.
【００３５】その後図４の（４）に示す第４工程を行
う。この工程では、ゲート電極５６をマスクにしてレー
ザ光Ｌ６を照射する。そしてソース・ドレイン領域５
８，５９を選択的に加熱することで、このソース・ドレ
イン領域５８，５９と上記非晶質シリコン層（５２）と
の界面の小さな結晶粒から、この非晶質シリコン層（５
２）内にを結晶を固相成長させる（レーザ誘起固相結晶
化）。そして非晶質シリコン層（５２）を結晶化して大
きな結晶粒からなる多結晶シリコンのチャネル領域６０
を形成する。上記のごとくに、トップゲート型ＴＦＴ５
０が形成される。Thereafter, the fourth step shown in FIG. 4 (4) is performed. In this step, the laser light L6 is emitted using the gate electrode 56 as a mask. And the source / drain region 5
By selectively heating 8, 59, the amorphous silicon layer (5) from the small crystal grains at the interface between the source / drain regions 58, 59 and the amorphous silicon layer (52).
2) Solid-phase growth of crystals in (laser-induced solid-phase crystallization). Then, the amorphous silicon layer (52) is crystallized to form a polycrystalline silicon channel region 60 composed of large crystal grains.
To form. As above, top gate type TFT5
0 is formed.
【００３６】上記トップゲート型ＴＦＴ５０の製造方法
では、ゲート電極５６をマスクにしてレーザ光Ｌ５を照
射することから、不純物を導入した非晶質シリコン層５
２の結晶化とともにソース・ドレイン領域５８，５９の
形成を低温プロセスで行える。そしてゲート電極５６を
マスクにしてレーザ光Ｌ６を照射してソース・ドレイン
領域５８，５９を加熱することから、ソース・ドレイン
領域５８，５９と非晶質シリコン層５２との界面から非
晶質シリコン層５２内に向けて結晶が固相成長する。そ
の結果、非晶質シリコン層５２は結晶化されて、その結
晶は大きな結晶粒になる。In the method of manufacturing the top gate type TFT 50 described above, since the laser beam L5 is irradiated using the gate electrode 56 as a mask, the amorphous silicon layer 5 into which impurities are introduced.
The source / drain regions 58 and 59 can be formed by the low temperature process together with the crystallization of 2. Then, the source / drain regions 58 and 59 are heated by irradiating the laser light L6 with the gate electrode 56 as a mask, so that the amorphous silicon is removed from the interface between the source / drain regions 58 and 59 and the amorphous silicon layer 52. Crystals grow in a solid phase into the layer 52. As a result, the amorphous silicon layer 52 is crystallized and the crystals become large crystal grains.
【００３７】なお、上記ＴＦＴ５０の製造方法では、前
記図２によって説明したと同様に、固相成長による非晶
質シリコン層５２の結晶化は、結晶化される非晶質シリ
コン層５２の長さがおよそ１μｍ以下の場合に適してい
る。In the method of manufacturing the TFT 50, the crystallization of the amorphous silicon layer 52 by solid phase growth is performed by the length of the amorphous silicon layer 52 to be crystallized, as described with reference to FIG. Is approximately 1 μm or less.
【００３８】[0038]
【発明の効果】以上、説明したように請求項１および請
求項２の発明によれば、不純物を含む第１非晶質シリコ
ン層に対してレーザ光を選択的に照射して結晶性シリコ
ン層に改質することから、低温プロセスによって結晶化
できる。そして、結晶性シリコン層を選択的に加熱し
て、結晶性シリコン層と第２非晶質シリコン層との界面
から第２非晶質シリコン層に結晶を成長させて結晶化す
るので、低温プロセスで大粒径の結晶粒を有する多結晶
シリコンを形成することができる。As described above, according to the first and second aspects of the present invention, the crystalline silicon layer is formed by selectively irradiating the first amorphous silicon layer containing impurities with laser light. It can be crystallized by a low temperature process. Then, the crystalline silicon layer is selectively heated to grow a crystal from the interface between the crystalline silicon layer and the second amorphous silicon layer to the second amorphous silicon layer for crystallization. Thus, polycrystalline silicon having large crystal grains can be formed.
【００３９】請求項３のＴＦＴの製造方法に関する発明
によれば、レーザ結晶化によって形成したソース・ドレ
イン領域を透明基体側からレーザ光を選択的に照射して
加熱し、ソース・ドレイン領域と第２非晶質シリコン層
との界面から第２非晶質シリコン層内に向けて結晶を成
長させて結晶化するので、第２非晶質シリコン層を大粒
径の結晶粒で形成することができる。そのため、この結
晶化で形成された多結晶シリコン層は、キャリアの移動
度が大きいチャネル領域になるので、高性能なＴＦＴの
製造が可能になる。また、低温プロセスによって製造で
きるので、安価なガラス基板を用いることが可能にな
る。そのため、製造コストの低減が図れる。According to the third aspect of the present invention relating to the method of manufacturing a TFT, the source / drain regions formed by laser crystallization are selectively irradiated with laser light from the transparent substrate side to heat the source / drain regions and the source / drain regions. Since the crystal is grown and crystallized from the interface with the second amorphous silicon layer toward the inside of the second amorphous silicon layer, it is possible to form the second amorphous silicon layer with large crystal grains. it can. Therefore, the polycrystalline silicon layer formed by this crystallization becomes a channel region in which carrier mobility is high, so that a high-performance TFT can be manufactured. Further, since it can be manufactured by a low temperature process, it becomes possible to use an inexpensive glass substrate. Therefore, the manufacturing cost can be reduced.
【００４０】請求項４のＴＦＴの製造方法に関する発明
によれば、上記同様に、レーザ光を選択的に照射してソ
ース・ドレイン領域を加熱して、ソース・ドレイン領域
の界面から非晶質シリコン層に向けて結晶を成長させる
ので、大きな結晶粒を有する多結晶シリコン層に改質で
きる。そのため、この非晶質シリコン層は、キャリアの
移動度が大きいチャネル領域になるので、高性能なＴＦ
Ｔの製造が可能になる。また、低温プロセスによって製
造できるので、安価なガラス基板を用いることが可能に
なる。そのため、製造コストの低減が図れる。。According to the invention relating to the method of manufacturing a TFT of claim 4, similarly to the above, the source / drain regions are heated by selectively irradiating the laser beam, and the amorphous silicon is introduced from the interface between the source / drain regions. Since the crystal is grown toward the layer, it can be modified into a polycrystalline silicon layer having large crystal grains. Therefore, this amorphous silicon layer serves as a channel region in which carrier mobility is high, so that high-performance TF is obtained.
It becomes possible to manufacture T. Further, since it can be manufactured by a low temperature process, it becomes possible to use an inexpensive glass substrate. Therefore, the manufacturing cost can be reduced. .
【図１】本発明に関する実施例の結晶化工程図である。FIG. 1 is a crystallization process diagram of an example according to the present invention.
【図２】界面の温度分布図とその結晶化状態を示す図で
ある。FIG. 2 is a diagram showing a temperature distribution diagram of an interface and a crystallization state thereof.
【図３】ボトムゲート型ＴＦＴの製造工程図である。FIG. 3 is a manufacturing process diagram of a bottom-gate TFT.
【図４】トップゲート型ＴＦＴの製造工程図である。FIG. 4 is a manufacturing process diagram of a top gate type TFT.
１１ 基体 １２ 第１非晶質
シリコン層 １３ 第２非晶質シリコン層 １４ 結晶性シリ
コン層 １５ 多結晶シリコン層 ３０ ＴＦＴ ３１ 透明基体 ３２ ゲート電極 ３３ ゲート誘電体層 ３４ 第１非晶質
シリコン層 ３５ 第２非晶質シリコン層 ３６ ソース・ド
レイン領域 ３７ ソース・ドレイン領域 ３８ チャネル領
域 ５０ ＴＦＴ ５１ 基体 ５２ 非晶質シリコン層 ５５ ゲート誘電
体層 ５６ ゲート電極 ５８ ソース・ド
レイン領域 ５９ ソース・ドレイン領域 ６０ チャネル領
域 Ｌ１ レーザ光 Ｌ２ レーザ光 Ｌ３ レーザ光 Ｌ４ レーザ光 Ｌ５ レーザ光 Ｌ６ レーザ光11 Base 12 First Amorphous Silicon Layer 13 Second Amorphous Silicon Layer 14 Crystalline Silicon Layer 15 Polycrystalline Silicon Layer 30 TFT 31 Transparent Substrate 32 Gate Electrode 33 Gate Dielectric Layer 34 First Amorphous Silicon Layer 35 Second amorphous silicon layer 36 Source / drain region 37 Source / drain region 38 Channel region 50 TFT 51 Substrate 52 Amorphous silicon layer 55 Gate dielectric layer 56 Gate electrode 58 Source / drain region 59 Source / drain region 60 Channel Area L1 laser light L2 laser light L3 laser light L4 laser light L5 laser light L6 laser light
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 21/336 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 29/786 21/336
Claims (4)
コン層と、該第１非晶質シリコン層に接合するもので不
純物を含まない第２非晶質シリコン層とを形成した後、
前記第１非晶質シリコン層に対してレーザ光を選択的に
照射して該第１非晶質シリコン層を結晶性シリコン層に
改質する第１工程と、 前記結晶性シリコン層を選択的に加熱することで、該結
晶性シリコン層と前記第２非晶質シリコン層との界面か
ら該第２非晶質シリコン層に向けて結晶を成長させて結
晶化する第２工程とからなることを特徴とする非晶質シ
リコンの結晶化方法。1. After forming a first amorphous silicon layer containing impurities and a second amorphous silicon layer containing no impurities and joined to the first amorphous silicon layer on a substrate ,
A first step of selectively irradiating the first amorphous silicon layer with a laser beam to modify the first amorphous silicon layer into a crystalline silicon layer; and selectively removing the crystalline silicon layer. And a second step in which the crystal is grown from the interface between the crystalline silicon layer and the second amorphous silicon layer toward the second amorphous silicon layer to crystallize. A method for crystallizing amorphous silicon characterized by the above.
方法において、 前記第２工程における選択的な加熱は、レーザ光照射に
よって行うことを特徴とする非晶質シリコンの結晶化方
法。2. The method for crystallizing amorphous silicon according to claim 1, wherein the selective heating in the second step is performed by laser light irradiation.
リコンの結晶化方法を適用した薄膜トランジスタの製造
方法であって、 少なくとも表面が絶縁性の透明基体上にゲート電極およ
び該ゲート電極を覆うゲート誘電体層とを形成し、さら
に該ゲート誘電体層上に不純物を含む第１非晶質シリコ
ン層を形成した後、該ゲート電極上の該第１非晶質シリ
コン層を除去する第１工程と、 前記第１非晶質シリコン層を覆う状態に前記ゲート誘電
体層上に不純物を含まない第２非晶質シリコン層を形成
する第２工程と、 前記ゲート電極をマスクにして前記透明基体側からレー
ザ光を照射することによって、前記第１非晶質シリコン
層とその上層の第２非晶質シリコン層とを選択的に結晶
化するとともに該第１非晶質シリコン層内の不純物を該
第２非晶質シリコン層内に拡散してソース・ドレイン領
域を形成する第３工程と、 前記透明基体側からレーザ光を照射して前記ソース・ド
レイン領域を加熱することで、該ソース・ドレイン領域
と前記第２非晶質シリコン層との界面から該第２非晶質
シリコン層内に結晶成長させ、該第２非晶質シリコン層
を結晶化してチャネル領域を形成する第４工程とからな
ることを特徴とする薄膜トランジスタの製造方法。3. A method of manufacturing a thin film transistor, to which the method for crystallizing amorphous silicon according to claim 1 or 2 is applied, wherein the gate electrode and the gate electrode are provided on a transparent substrate having an insulating surface at least. Forming a gate dielectric layer covering the gate dielectric layer, further forming a first amorphous silicon layer containing impurities on the gate dielectric layer, and then removing the first amorphous silicon layer on the gate electrode. One step, a second step of forming a second amorphous silicon layer containing no impurities on the gate dielectric layer in a state of covering the first amorphous silicon layer, and using the gate electrode as a mask, By irradiating the transparent substrate with laser light, the first amorphous silicon layer and the upper second amorphous silicon layer are selectively crystallized, and Impurities in the second amorphous A third step of forming a source / drain region by diffusing into a silicon layer and heating the source / drain region by irradiating the source / drain region with laser light from the transparent substrate side. And a second step of crystallizing the second amorphous silicon layer from the interface with the second amorphous silicon layer and crystallizing the second amorphous silicon layer to form a channel region. And a method for manufacturing a thin film transistor.
リコンの結晶化方法を適用した薄膜トランジスタの製造
方法であって、 少なくとも表面が絶縁性の基体上に不純物を含まない非
晶質シリコン層を形成した後、該非晶質シリコン層上に
ゲート誘電体層を形成する第１工程と、 前記ゲート誘電体層上の一部分にゲート電極を形成した
後、該ゲート電極をマスクにして前記非晶質シリコン層
内に不純物を導入する第２工程と、 前記ゲート電極をマスクにしてレーザ光を照射すること
によって、前記非晶質シリコン層を結晶化して多結晶シ
リコンからなるソース・ドレイン領域を形成する第３工
程と、 前記ゲート電極をマスクにしてレーザ光を照射して前記
ソース・ドレイン領域を選択的に加熱することで、該ソ
ース・ドレイン領域と前記非晶質シリコン層との界面か
ら該非晶質シリコン層内に結晶成長させ、該非晶質シリ
コン層を結晶化してチャネル領域を形成する第４工程と
からなることを特徴とする薄膜トランジスタの製造方
法。4. A method of manufacturing a thin film transistor, to which the method for crystallizing amorphous silicon according to claim 1 or 2 is applied, the amorphous silicon containing no impurities on at least a surface of an insulating substrate. A first step of forming a gate dielectric layer on the amorphous silicon layer after forming the layer, and forming a gate electrode on a portion of the gate dielectric layer, and then using the gate electrode as a mask. A second step of introducing impurities into the crystalline silicon layer, and irradiating laser light with the gate electrode as a mask to crystallize the amorphous silicon layer to form a source / drain region made of polycrystalline silicon. A third step of forming the source / drain regions and selectively heating the source / drain regions by irradiating laser light with the gate electrode as a mask to selectively heat the source / drain regions. From the interface between quality silicon layer was grown on the amorphous silicon layer, a method of manufacturing the thin film transistor characterized by comprising the amorphous silicon layer and a fourth step of forming a channel region is crystallized.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24223494A JP3221251B2 (en) | 1994-09-09 | 1994-09-09 | Amorphous silicon crystallization method and thin film transistor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24223494A JP3221251B2 (en) | 1994-09-09 | 1994-09-09 | Amorphous silicon crystallization method and thin film transistor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0883766A true JPH0883766A (en) | 1996-03-26 |
| JP3221251B2 JP3221251B2 (en) | 2001-10-22 |
Family
ID=17086235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24223494A Expired - Fee Related JP3221251B2 (en) | 1994-09-09 | 1994-09-09 | Amorphous silicon crystallization method and thin film transistor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221251B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274888B1 (en) | 1999-01-11 | 2001-08-14 | Hitachi, Ltd | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| JP2004335839A (en) * | 2003-05-09 | 2004-11-25 | Nec Corp | Semiconductor thin film, thin-film transistor, method for manufacturing them, and apparatus for manufacturing semiconductor thin film |
| KR100901343B1 (en) * | 2007-07-23 | 2009-06-05 | (주)실리콘화일 | Method of manufacturing crystalline semiconductor thin film |
| JP2010206154A (en) * | 2009-02-09 | 2010-09-16 | Hitachi Displays Ltd | Display device |
| JP2011054716A (en) * | 2009-09-01 | 2011-03-17 | Ricoh Co Ltd | Method of manufacturing electromechanical conversion element, electromechanical conversion element manufactured by the manufacturing method, droplet discharging head, and droplet discharging apparatus |
| WO2012098575A1 (en) * | 2011-01-18 | 2012-07-26 | パナソニック株式会社 | Method for manufacturing thin-film transistor device, thin-film transistor, and display device |
| WO2012114379A1 (en) * | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | Method for manufacturing thin-film transistor device, thin-film transistor device, and display device |
| WO2012153365A1 (en) * | 2011-05-10 | 2012-11-15 | パナソニック株式会社 | Method for producing thin film transistor device, thin film transistor device, and display device |
-
1994
- 1994-09-09 JP JP24223494A patent/JP3221251B2/en not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512247B1 (en) | 1999-01-11 | 2003-01-28 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US6965122B2 (en) | 1999-01-11 | 2005-11-15 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US7297982B2 (en) | 1999-01-11 | 2007-11-20 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US6274888B1 (en) | 1999-01-11 | 2001-08-14 | Hitachi, Ltd | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US8377805B2 (en) | 2003-05-09 | 2013-02-19 | Getner Foundation Llc | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film |
| JP2004335839A (en) * | 2003-05-09 | 2004-11-25 | Nec Corp | Semiconductor thin film, thin-film transistor, method for manufacturing them, and apparatus for manufacturing semiconductor thin film |
| US7635894B2 (en) | 2003-05-09 | 2009-12-22 | Nec Corporation | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film |
| US8118937B2 (en) | 2003-05-09 | 2012-02-21 | Getner Foundation Llc | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film |
| US8710507B2 (en) | 2003-05-09 | 2014-04-29 | Getner Foundation Llc | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film |
| KR100901343B1 (en) * | 2007-07-23 | 2009-06-05 | (주)실리콘화일 | Method of manufacturing crystalline semiconductor thin film |
| JP2010206154A (en) * | 2009-02-09 | 2010-09-16 | Hitachi Displays Ltd | Display device |
| JP2011054716A (en) * | 2009-09-01 | 2011-03-17 | Ricoh Co Ltd | Method of manufacturing electromechanical conversion element, electromechanical conversion element manufactured by the manufacturing method, droplet discharging head, and droplet discharging apparatus |
| WO2012098575A1 (en) * | 2011-01-18 | 2012-07-26 | パナソニック株式会社 | Method for manufacturing thin-film transistor device, thin-film transistor, and display device |
| US8778746B2 (en) | 2011-01-18 | 2014-07-15 | Panasonic Corporation | Thin-film transistor device manufacturing method, thin-film transistor, and display device |
| WO2012114379A1 (en) * | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | Method for manufacturing thin-film transistor device, thin-film transistor device, and display device |
| US8518763B2 (en) | 2011-02-23 | 2013-08-27 | Panasonic Corporation | Thin-film transistor device manufacturing method, thin-film transistor device, and display device |
| WO2012153365A1 (en) * | 2011-05-10 | 2012-11-15 | パナソニック株式会社 | Method for producing thin film transistor device, thin film transistor device, and display device |
| US8884296B2 (en) | 2011-05-10 | 2014-11-11 | Panasonic Corporation | Thin-film transistor device manufacturing method, thin-film transistor device, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3221251B2 (en) | 2001-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4164360B2 (en) | Manufacturing method of semiconductor device | |
| JP3204986B2 (en) | Crystallization of semiconductor film region on substrate and device manufactured by this method | |
| EP0886319B1 (en) | Method for making a thin film transistor | |
| JP3586558B2 (en) | Method for reforming thin film and apparatus used for implementing the method | |
| JP2000068520A (en) | Semiconductor thin film, manufacture thereof and manufacturing device, and semiconductor element and manufacture thereof | |
| WO1999031719A1 (en) | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same | |
| JP2002261015A (en) | Semiconductor thin film, method of manufacturing it, manufacturing device, semiconductor element and method of manufacturing it | |
| JPH1050607A (en) | Manufacture of semiconductor device | |
| JP4174862B2 (en) | Thin film transistor manufacturing method and semiconductor device manufacturing method | |
| JP3221251B2 (en) | Amorphous silicon crystallization method and thin film transistor manufacturing method | |
| KR100915073B1 (en) | Method for crystallizing semiconductor film and semiconductor film crystallized by the method | |
| JP4203141B2 (en) | Method for crystallizing amorphous silicon layer and method for producing thin film transistor using the same | |
| JP3359670B2 (en) | Method for manufacturing semiconductor device | |
| JP2004039660A (en) | Method for manufacturing polycrystalline semiconductor film, method for manufacturing thin film transistor, display device, and pulse laser annealing apparatus | |
| JP2809152B2 (en) | Method for manufacturing thin film transistor | |
| JP3203706B2 (en) | Method for annealing semiconductor layer and method for manufacturing thin film transistor | |
| JP2817613B2 (en) | Method for forming crystalline silicon film | |
| JPH08293464A (en) | Manufacture of semiconductor substrate and semiconductor device | |
| JPH0773094B2 (en) | Method for manufacturing crystalline semiconductor thin film | |
| JPH073824B2 (en) | Method for manufacturing semiconductor device | |
| JP3141909B2 (en) | Semiconductor device manufacturing method | |
| JPH0864526A (en) | Modifying method of material by photo-irradiation and manufacture of semiconductor device | |
| JPH02226718A (en) | Production of unsingle crystal semiconductor | |
| JPH03284831A (en) | Forming method for semiconductor thin-film | |
| JPH10163112A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |