JPH0580062B2

JPH0580062B2 -

Info

Publication number: JPH0580062B2
Application number: JP63124605A
Authority: JP
Inventors: Kazuhiko Nakamura
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-05-20
Filing date: 1988-05-20
Publication date: 1993-11-05
Also published as: JPH01294260A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ビデオテープレコーダなどのキヤプ
スタンサーボ回路に関する。

〔従来の技術〕

従来、ビデオテープレコーダ、回転ヘツド式の
デジタルオーデイオテープレコーダ（以下Ｒ−
DATと称する）などは、キヤプスタンサーボ回
路により、記録時及び再生時にキヤプスタンモー
タをサーボ駆動し、記録及び再生のテープ走行を
制御している。

ところで、キヤプスタンサーボ回路には、キヤ
プスタンモータの速度検出用のFG（周波数発生
器）の出力パルス信号（以下FG信号と称する）
が速度検出信号として入力され、かつ、キヤプス
タンモータの位相検出用のPG（パルス発生器）の
出力パルス信号（以下PG信号と称する）あるい
はFG信号の分周信号が記録時の位相検出信号と
して入力されるとともに、テープ再生によつて得
られる再生時のトラツキング制御信号が再生時の
位相検出信号として入力される。

そして、キヤプスタンサーボ回路の速度サーボ
部により、記録時及び再生時の速度検出信号の周
期からサーボ制御の目標速度からのずれ、すなわ
ち速度誤差が検出されるとともに、速度誤差に応
じたレベルの速度誤差信号が形成される。

また、キヤプスタンサーボ回路の位相サーボ部
により、記録時及び再生時の位相検出信号からさ
サーボ制御の目標位相からのずれ、すなわち位相
誤差が検出されるとともに、位相誤差に応じたレ
ベルの位相誤差信号が形成される。

なお、記録時の位相誤差は位相検出信号の間隔
（位相）から検出される。

また、再生時の位相誤差は、VHS，β方式の
ビデオテープレコーダの場合、トラツキング制御
信号を形成する再生コントロールパルス信号の間
隔から検出され、Ｒ−DAT、８ミリビデオテー
プレコーダの場合、トラツキング制御信号を形成
する再生ATF信号のレベル比較などから検出さ
れる。

そして、速度誤差信号と位相誤差信号とが加算
合成されてサーボ制御信号が形成されるととも
に、該制御信号がキヤプスタンモータの駆動回路
に供給され、このとき、サーボ制御信号のレベル
に応じてキヤプスタンモータの給電が制御され、
キヤプスタンモータがサーボ駆動される。

すなわち、記録時には、モータ特性のばらつき
などにもとづくキヤプスタンモータの定常速度偏
差（＝位相誤差）などを補正するように、位相誤
差信号でキヤプスタンモータの回転位相が制御さ
れ、再生時には、前述の定常速度偏差を補正する
とともに、テープ走行位相がテープ記録に応じた
適性位相になるように、位相誤差信号でキヤプス
タンモータの回転位相が制御される。

なお、サーボ制御の引込み範囲外の状態になる
起動初期には、位相誤差信号による誤動作を防止
して急峻にキヤプスタンモータの回転が立上るた
め、速度誤差信号のみを用いた速度制御によつて
キヤプスタンモータが駆動され、回転速度がほぼ
目標速度（サーボ範囲の中心速度）に近づき、サ
ーボ制御の引込み範囲内の安定した回転状態に達
した後に、位相誤差信号が速度誤差信号に加算合
成されて駆動回路に供給され、速度制御と位相制
御が行われる。

〔発明が解決しようとする課題〕

ところで、前述のモータ特性のばらつきなどに
もとづき、キヤプスタンモータによつては定常速
度偏差が大きくなり、起動の際に速度誤差信号に
よつて回転速度を目標速度に引込むことが困難に
なる。

そして、再生時の位相制御の引込み範囲が記録
時より狭いため、とくに再生時には、定常速度偏
差により、位相制御が開始されるときに、キヤプ
スタンモータが位相制御のサーボ範囲に引込まれ
なくなり、トラツキング制御信号が行えなくなる
問題点がある。

また、記録及び再生のテープ走行は、キヤプス
タンモータがサーボ駆動され始めた後、記録及び
再生の開始にもとづき、ピンチローラがキヤプス
タンモータのキヤプスタン軸に圧接されてから始
まり、このとき、キヤプスタンモータの負荷が変
動して大きくなる。

そして、負荷変動にもとづき、キヤプスタンモ
ータの回転速度が低下変動してテープ走行が不安
定になり、とくに、キヤプスタンモータの回転力
をベルトなどを介してリール台に伝達し、キヤプ
スタンモータをリールモータに兼用する構成の場
合、回転速度の低下変動が大きくなつてキヤプス
タンモータが再びサーボ制御の引込み範囲外の状
態に戻り、このとき、速度、位相の両誤差信号に
よつてモータが駆動されていると、キヤプスタン
モータの再引込みが困難になるとともに、場合に
よつては引込みが行えなくなつてサーボ制御の不
能状態になる問題点がある。

本発明は、速度誤差信号を定常速度偏差に応じ
た信号でバイアス補正し、起動の際のキヤプスタ
ンモータの回転速度を目標速度に十分に近づける
ようにするとともに、ピンチローラの圧接にもと
づく回転速度の変動を位相制御の開始前に吸収補
正して確実にサーボ制御が行えるようにしたキヤ
プスタンサーボ回路を提供することを目的とす
る。

〔課題を解決するための手段〕

前記目的を達成するための手段を以下に説明す
る。

本発明は、記録時及び再生時に、キヤプスタン
モータの回転速度、位相の誤差検出にもとづき速
度誤差信号、位相誤差信号を形成するとともに、
該両誤差信号を前記モータの駆動回路に供給し、
前記モータをサーボ駆動するキヤプスタンサーボ
回路において、前記モータの回転速度に比例して周波数変化す
る速度検出信号の周期をくり返し計測する周期計
測手段と、前記計測手段の計測周期と設定された目標周期
との差値を加算積分する加算演算手段と、前記検出信号の周期で前記演算手段の積分値を
くり返し取込むとともに取込んだ積分値の信号を
前記速度誤差信号に加算合成される定常速度偏差
の補正信号として出力するラツチ手段と、前記差値が所定値以下になつたときに前記ラツ
チ手段の取込み禁止用の補正更新停止信号を出力
する取込み制御手段と、記録又は再生の開始にもとづきピンチローラの
前記モータのキヤプスタン軸への圧接が完了する
まで前記停止信号の前記ラツチ手段への供給を禁
止するゲート手段と、前記停止信号によつて前記ラツチ手段の取込み
が禁止されるまで前記位相誤差信号の前記駆動回
路への供給を禁止する起動制御スイツチ手段とを備えるという技術的手段を講じている。

〔作用〕

したがつて、キヤプスタンモータが起動される
ときには、起動制御スイツチ手段によつて位相誤
差信号の供給が禁止され、速度誤差信号と定常速
度偏差の補正信号とにより、キヤプスタンモータ
が速度制御のみによつて駆動される。

このとき、加算演算手段の加算積分とラツチ手
段の積分値の取込みのくり返しにもとづき、補正
信号を形成するラツチ手段の積分信号は、キヤプ
スタンモータの回転速度がサーボ制御の目標速度
に近づくにしたがつて、定常速度偏差を吸収する
一定値に収束し、速度誤差信号に加算合成された
補正信号の補正バイアスにもとづき、モータ特性
のばらつきなどによらず、キヤプスタンモータの
回転速度が迅速かつ確実に目標速度に引込まれ、
ほぼ目標速度で安定に回転し始める。

さらに、記録又は再生の開始にもとづき、ピン
チローラがキヤプスタン軸に圧接されて負荷変動
が生じ、キヤプスタンモータの回転速度が低下変
動しても、位相誤差信号の供給が禁止されている
ため、速度誤差信号と補正信号とにもとづく速度
制御により、再び回転速度が目標速度に迅速に引
込まれ、ピンチローラの圧接による速度変動が位
相制御の開始前に吸収されて補正される。

そして、ピンチローラの圧接が完了した後、速
度検出信号の計測周期と目標周期との差値が所定
値以下になり、補正信号が再び一定値に収束して
回転速度が目標速度に引込まれることにより、ゲ
ート手段の禁止動作にもとづき、ラツチ手段の取
込みが禁止されて補正信号の更新が停止されると
ともに、起動制御スイツチ手段の禁止が解除さ
れ、位相誤差信号にもとづく位相制御が開始さ
れ、速度制御と位相制御とによつてキヤプスタン
モータがサーボ駆動される。

〔実施例〕

つぎに、本発明を、その１実施例を示した第１
図とともに詳細に説明する。

第１図はＲ−DATに適用した場合を示し、同
図において、１は速度検出入力端子であり、キヤ
プスタンモータ２の速度検出用のFG（図示せず）
の出力パルス信号、すなわちモータ２の回転速度
に比例して周波数変化するFG信号が速度検出信
号として入力される。

３は記録位相検出入力端子であり、記録時に、
モータ２の位相検出用のPG（図示せず）の出力パ
ルス信号、すなわちモータ２の回転位相に比例し
て位相変化するPG信号が位相検出信号として入
力される。

４は再生位相検出入力端子であり、再生時に、
テープ再生によつて得られた再生ATF信号が位
相検出信号として入力される。

５は入力端子１のFG信号が入力されるFG周期
測定回路であり、FG信号のパルスエツジでリセ
ツトトリガされるカウンタなどを用いて形成さ
れ、FG信号の周期をくり返しデジタル計測して
各１周期の計測周期のデータを測定値データＴと
して出力する。

６は測定回路５を介したFG信号が入力される
速度サーボ部であり、FG信号の周期検出によつ
てモータ２の速度誤差を検出し、速度誤差に比例
したレベルの速度誤差信号を出力する。

７は入力端子８の記録、再生のモード切換信号
によつて記録接点rec、再生接点plyに切換えられ
る位相検出の切換スイツチであり、記録時には接
点recに入力された入力端子３のPG信号を出力
し、再生時には接点plyに入力された入力端子４
の再生ATF信号を出力する。

９はスイツチ７の出力信号が入力される位相サ
ーボ部であり、入力された基準信号とPG信号と
の位相比較、再生ATF信号のレベル比較によつ
てモータ２の位相誤差を検出し、位相誤差に比例
したレベルの位相誤差信号を出力する。

１０は不揮発性メモリからなる目標値メモリで
あり、サーボ制御の引込み範囲の中心周期として
設定されたFG信号の目標周期のデータが、目標
値データT₀として設定されている。１１は測定
回路５の測定値データＴとメモリ１０の目標値デ
ータT₀との差を演算する減算器であり、差値の
データΔTを出力する。１２はモメリ１０、減算
器１１とともに加算演算手段を形成する加算器で
あり、後述のラツチ回路の出力データに減算器１
１の差値のデータΔTを加算して差値のデータ
ΔTを加算積分し、ΣΔTの積分値のデータを出力
する。

１３はクロツク端子cKの立上り又は立下りの
パルスエツジ毎に加算器１２の積分値のデータを
取込むラツチ回路であり、取込んだ積分値のデー
タを出力する。１４はハイレベルの停止モード信
号が入力される入力端子であり、Ｒ−DATの停
止モードの間に、ラツチ回路１３のリセツト端子
rstに停止モード信号を供給してラツチ回路１３
の出力データを初期値（中心値）０にリセツトク
リアする。

１５はラツチ回路１３とともにラツチ手段を形
成するＡ／Ｄ変換器であり、ラツチ回路１３の出
力データをアナログ変換し、積分値のデータに比
例したレベルの信号を、サーボ部６の速度誤差信
号に加算合成されるモータ２の定常速度偏差の補
正信号として出力する。

１６は入力端子１のFG信号を加算器１３の加
算積分に要する所定時間だけ遅延する遅延回路で
あり、遅延されたFG信号をアンドゲート１７を
介してラツチ回路１３のクロツク端子ckに出力
する。１８は取込み制御手段を形成する補正完了
の判定回路であり、加算器１１から出力された差
値のデータΔTと、設定された判定基準用の所定
値のデータΔT₀とを比較し、ΔT≦ΔT₀になると
きに、ハイレベルの判定信号を取込み禁止用の補
正更新停止信号として出力する。

１９はリセツト優先型のフリツプフロツプであ
り、リセツト端子ｒがハイレベルになるリセツト
期間に反転出力端子からアンドゲート１７にハ
イレベルのオン信号を出力し、リセツト端子ｒが
ローレベルになるリセツト解除期間に判定回路１
８の出力信号によつてセツトされ、出力端子か
らアンドゲート１７にローレベルに反転した補正
更新停止信号を出力する。

２０は圧接検出入力端子であり、記録、再生の
開始にもとづきピンチローラ（図示せず）のモー
タ２のキヤプスタン軸への圧接が完了したときに
ローレベルに反転する圧接検出信号が入力され
る。

２１はアンドゲート１７、フリツプフロツプ１
９とともにゲート手段を形成するオアゲートであ
り、入力端子１４の停止モード信号と入力端子２
０の圧接検出信号とが入力され、出力信号をフリ
ツプフロツプ１９のリセツト端子ｒに出力する。

２３はサーボ部９の出力制御スイツチであり、
起動制御スイツチ手段を形成し、フリツプフロツ
プ１９の反転出力端子の出力信号のハイレベ
ル、ローレベルによつてオン、オフし、アンドゲ
ート１７がオフするまで位相誤差信号の出力を禁
止する。

２４はモータ２の駆動回路であり、サーボ部６
の速度誤差信号、スイツチ２３を介したサーボ部
９の位相誤差信号及び変換器１５の出力信号が加
算合成されて入力されるとともに、入力信号のレ
ベルに比例してモータ２の駆動電流を制御する。

そして、測定回路５、メモリ１０、減算器１
１、加算器１２、ラツチ回路１３、変換器１５、
遅延回路１６、判定回路１８及びフリツプフロツ
プ１９、ゲート１７，２１により、モータ２の定
常速度偏差補正用の速度積分サーボ部が形成さ
れ、従来からのサーボ部６，９に速度積分サーボ
部を付加してキヤプスタンサーボ回路が形成され
ている。

なお、入力端子８，１４，２０の各信号は、Ｒ
−DATの動作制御用のシステムコントローラ部
（図示せず）から出力される。

そして、釦操作などにもとづき記録又は再生が
指令されると、駆動回路２４の給電が開始されて
モータ２が起動され始める。

このとき、停止モードから記録又は再生へのモ
ード切換えにもとづき、停止モード信号が遮断さ
れて入力端子１４がローレベルになるとともに、
スイツチ８が接点rec，plyのいずれかに切換わ
る。

ところで、入力端子１４がローレベルになつて
も、ピンチローラが圧接されるまでは入力端子２
０にハイレベルの信号が入力され続けるため、オ
アゲート２１のハイレベルの出力信号によつてフ
リツプフロツプ１９がリセツト保持されるととも
に、出力端子のハイレベルの出力信号によつて
スイツチ２３がオフに保持される。

そして、モータ２の回転検出にもとづき、FG
信号が入力端子１から測定回路５に入力され、測
定回路５から減算器１１にFG信号の各１周期の
データＴが出力されるとともに、測定回路５を介
したFG信号にもとづき、サーボ部６からモータ
２の速度誤差信号が出力される。

ところで起動初期にはサーボ制御の引込み範囲
から大きくずれているため、サーボ部６の速度誤
差信号は最大レベルの信号となる。

そして、最大レベルの速度誤差信号にもとづ
き、モータ２の回転が急峻に立上り始める。

また、減算器１１の減算にもとづき、加算器１
２及び判定回路１８に正、負の符号を含むデータ
Ｔ，T₀の差値のデータが出力される。

そして、加算器１２により、入力されたデータ
ΔTとラツチ回路１３の出力データとが加算さ
れ、加算器１２からラツチ回路１３に、各１周期
のΔTの加算積分値のデータが出力される。

また、判定回路１８により、入力されたデータ
ΔTと設定されたデータΔT₀とが比較され、起動
初期にはデータΔTがデータΔT₀より大きいた
め、判定回路１８の出力信号がローレベルに保持
される。

そして、判定回路１８のローレベルの出力信号
にもとづき、フリツプフロツプ１９がリセツト保
持されてアンドゲート１７がオンに保持される。

一方、入力端子１のFG信号が遅延回路１６に
入力され、各１周期の加算積分値のデータが加算
器１２から出力されるタイミングで、遅延回路１
６からアンドゲート１７に遅延されたFG信号が
出力される。

そして、アンドゲート１７のオンにもとづき、
アンドゲート１７を介したFG信号がラツチ回路
１３のクロツク端子ckに入力され、FG信号の周
期で加算器１２の加算積分値のデータがラツチ回
路１３に取込まれて加算器１２、変換器１５に出
力される。

さらに、変換器１５のアナログ変換により、変
換器１５からは、ラツチ回路１３の出力データに
比例したレベルの信号が出力される。

そして、スイツチ２３がオンされるまでは、サ
ーボ部６の速度誤差信号と変換器１５の出力信号
とを加算合成した信号が駆動回路２４に入力さ
れ、速度誤差信号を変換器１５の出力信号で補正
バイアスした信号にもとづく速度制御のみによ
り、モータ入力がサーボ制御の引込み範囲内の回
転速度に引込まれる。

このとき、モータ２の回転速度が前記目標周期
に相当する目標速度に近づくにしたがつてデータ
Ｔ，ΔTが小さくなるとともに、加算器１２の加
算積分値のデータがモータ特性のばらつきなどに
もとづくモータ２の定常速度偏差を吸収する一定
の補正値に収束し始める。

そして、モータ２の回転速度が目標速度に十分
近くなり、ΔT≦ΔT₀に達すると、判定回路１８
からフリツプフロツプ１９に補正更新停止信号が
出力される。

このとき、モータ入力の特性のばらつきなどに
もとづき、モータ２の動作点が規定より大きくず
れて定常速度偏差が大きくても、ラツチ回路１３
の出力データにもとづく変換器１５の出力信号の
補正バイアスにより、定常速度偏差が吸収補正さ
れて除去され、モータ２の回転速度が目標速度に
十分に近づく。

そのため、位相制御の引込み範囲が狭くなる再
生時にも、位相誤差信号による位相制御が開始さ
れる前に、モータ２が確実に位相制御が行えるサ
ーボ制御の引込み範囲内に引込まれる。

ところで、判定回路１８から補正更新停止信号
が出力されたときにオアゲート２１の出力信号が
ローレベルになつてフリツプフロツプ１９のリセ
ツトが解除されていれば、判定回路１８の補正更
新停止信号によつてフリツプフロツプ１９が直ち
にセツトされ、アンドゲート１７がオフしてラツ
チ回路１３の取込みが停止される。

そして、記録又は再生の開始によつてピンチロ
ーラがキヤプスタン軸に圧接されると、負荷変動
によつてモータ２の回転速度が低下変動する。

このとき、モータ２をリールモータに兼用する
構成であれば、負荷変動による速度低下が大き
く、再びサーボ制御の引込み範囲外の状態に戻
る。

一方、フリツプフロツプ１９がセツトされる
と、スイツチ２３がオンしてサーボ部９の位相誤
差信号も加算合成されて駆動回路２４に供給さ
れ、速度、位相の両誤差信号にもとづいてモータ
２がサーボ駆動される。

そのため、判定回路１８の補正更新停止信号に
よつてフリツプフロツプ１９が直ちにセツトされ
ると、ピンチローラの圧接によつてモータ２の回
転速度が低下変動したときに、速度、位相の両誤
差信号が大きく変動し、サーボ制御の引込みに長
時間を要し、テープ走行が非常に不安定になると
ともに、とくに、前述の兼用する構成の場合は、
引込みが困難になつてサーボ制御の不能状態にな
る恐れがある。

そこで、ピンチローラの圧接が完了するまで
は、入力端子２０のハイレベルによつてフリツプ
フロツプ１９がリセツト保持され、判定回路１８
の補正更新停止信号によるフリツプフロツプ１９
のセツトが禁止され、ラツチ回路１３が加算器１
２の加算積分値のデータの取込みをくり返すとと
もに、フリツプフロツプ１９のリセツト保持によ
つてスイツチ２３がオフに保持され、サーボ部９
の位相誤差信号の供給も禁止され続ける。

そして、記録又は再生の開始にもとづきピンチ
ローラがキヤプスタン軸に圧接され、負荷変動に
よつてモータ２の回転速度が低下し始めると、
FG信号の周期変動にもとづき、サーボ部６の速
度誤差信号と変換器１５の出力信号とにより、速
度制御のみによつてモータ２が再び目標速度に引
込まれる。

このとき、モータ２の速度低下が大きく、引込
み範囲の状態に戻つても、起動時と同様にして迅
速かつ確実にモータ２の回転速度が目標速度に引
込まれ、テープ走行の変動が著しく抑制される。

そして、ピンチローラの圧接が完了すると、入
力端子２０にローレベルの圧接検出信号が入力さ
れ、オアゲート２１の出力信号がローレベルにな
つてフリツプフロツプ１９のリセツト保持が確除
される。

さらに、モータ２の回転速度が目標速度に十分
に近づくと、判定回路１８から再び補正更新停止
信号が出力される。

したがつて、フリツプフロツプ１９は、ピンチ
ローラの圧接完了後の補正更新停止信号によつて
セツトされる。

そして、フリツプフロツプ１９の出力端子か
らアンドゲート１７にローレベルに反転された補
正更新停止信号が供給され、アンドゲート１７が
オフし、ラツチ回路１３の取込みが停止され、ラ
ツチ回路１３の出力データが固定されて変換器１
５の出力信号のレベルが一定になる。

また、フリツプフロツプ１９の出力端子のロ
ーレベルの出力信号によつてスイツチ２３がオン
し、サーボ部９の位相誤差信号がサーボ部６の速
度誤差信号、変換器１５の出力信号に加算合成さ
れて駆動回路２４に供給される。

そのため、ピンチローラの圧接が完了した後、
すなわち圧接による速度変動が吸収補正された後
に、速度、位相の両誤差信号によつてモータ２が
サーボ駆動され、このとき、変換器１５の出力信
号にもとづく定常速度偏差の補正バイアスによ
り、再生時であつても確実に位相制御が行え、良
好なトラツキング制御でテープ再生が行われる。

なお、記録時にはスイツチ８を介したPG信号
の各１周期の間隔と設定されたサーボ制御の目標
位相の間隔との差にもとづき、サーボ部９によつ
て位相誤差が検出され、位相誤差に比例した位相
誤差信号が形成される。

また、再生時にはスイツチ８を介した再生
ATF信号のレベル差演算にもとづき、サーボ部
９によつて位相誤差が検出され、位相誤差、すな
わちトラツキングずれに比例した位相誤差信号が
形成される。

ところで、サーボ部６，９は構成の簡素化及び
制御精度の向上を図るため、多くの場合、デジタ
ルサーボ用集積回路を用いたハード回路あるいは
マイクロプロセツサを用いたソフト回路により、
いわゆるデジタルサーボを行なうように形成され
る。

そして、速度積分サーボ部のデジタル回路で構
成されるため、全回路のデジタル化が図れ、しか
も、サーボ部６，７がマイクロプロセツサを用い
たソフト回路で形成されるときには、該マイクロ
プロセツサを用いて速度積分サーボ部もソフト回
路で形成することにより、サーボ部６，７を備え
た従来の回路とほぼ同一の部品数で形成すること
ができる。

なお、前記実施例ではＲ−DATに適用して説
明したが、VHS，β方式のビデオテープレコ
ーダ、８ミリビデオテープレコーダなどの回転ヘ
ツド式の種々のテープレコーダに適用できるのは
勿論である。

〔発明の効果〕

以上のように、本発明のキヤプスタンサーボ回
路によると、記録又は再生を行うためにキヤプス
タンモータを起動する際に位相誤差信号の供給が
禁止され、速度誤差信号と定常速度偏差の補正信
号とにより、キヤプスタンモータが速度制御のみ
によつて駆動され、このとき、加算演算手段の加
算積分とラツチ手段の積分値の取込みのくり返し
にもとづき、補正信号を形成するラツチ手段の積
分信号が、キヤプスタンモータの回転速度がサー
ボ制御の目標速度に近づくにしたがつて、定常速
度偏差を吸収する一定値に収束し、速度誤差信号
に加算合成された補正信号の補正バイアスにもと
づき、モータ特性のばらつきなどによらず、キヤ
プスタンモータの回転速度が迅速かつ確実に目標
速度に引込まれ、ほぼ目標速度で安定に回転し始
める。

したがつて、モータ特性のばらつきなどにもと
づくキヤプスタンモータの定常速度偏差が補正信
号によつて補正され、キヤプスタンモータの回転
速度が位相制御の開始前にサーボ制御の目標速度
に確実に引込まれ、サーボ制御の引込み範囲が狭
い再生時にも、確実にサーボ制御が行える。

しかも、ピンチローラの圧接にもとづく速度変
動が吸収補正されて再び目標速度に引込まれた後
に、位相誤差信号にもとづく位相制御が開始さ
れ、ピンチローラの圧接によつてサーボ制御の引
込み範囲外にずれた状態になつても、迅速かつ確
実に再び引込み範囲に引込まれてキヤプスタンモ
ータがサーボ駆動され、良好なサーボ制御で記
録、再生を行うことができる。

【図面の簡単な説明】

第１図は本発明のキヤプスタンサーボ回路の１
実施例のブロツク図である。２……キヤプスタンモータ、５……FG周期測
定回路、６……速度サーボ部、９……位相サーボ
部、１０……目標値メモリ、１１……減算器、１
２……加算器、１３……ラツチ回路、１５……
Ａ／Ｄ変換器、１６……遅延回路、１７……アン
ドゲート、１８……判定回路、１９……フリツプ
フロツプ、２１……オアゲート、２３……出力制
御スイツチ、２４……駆動回路。

Claims

【特許請求の範囲】１記録時及び再生時に、キヤプスタンモータの
回転速度、位相の誤差検出にもとづき速度誤差信
号、位相誤差信号を形成するとともに、該両誤差
信号を前記モータの駆動回路の供給し、前記モー
タをサーボ駆動するキヤプスタンサーボ回路にお
いて、前記モータの回転速度に比例して周波数変化す
る速度検出信号の周期をくり返し計測する周期計
測手段と、前記計測手段の計測周期と設定された目標周期
との差値を加算積分する加算演算手段と、前記検出信号の周期で前記演算手段の積分値を
くり返し取込むとともに取込んだ積分値の信号を
前記速度誤差信号に加算合成される定常速度偏差
の補正信号として出力するラツチ手段と、前記差値が所定値以下になつたときに前記ラツ
チ手段の取込み禁止用の補正更新停止信号を出力
する取込み制御手段と、記録又は再生の開始にもとづきピンチローラの
前記モータのキヤプスタン軸への圧接が完了する
まで前記停止信号の前記ラツチ手段への供給を禁
止するゲート手段と、前記停止信号によつて前記ラツチ手段の取込み
が禁止されるまで前記位相誤差信号の前記駆動回
路への供給を禁止する起動制御スイツチ手段とを備えたことを特徴とするキヤプスタンサーボ回
路。