JPH0576132U - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【目的】ＰＬＬ回路の電源投入時における発振周波数の
立ち上がり、安定化の時間を短縮する。 【構成】ＰＬＬ（フェーズロックループ）回路は位相比
較器１０２、ローパスフィルター１０３、電圧制御発振
器１０４、分周器１０５を構成要素とする回路である。
このＰＬＬ回路の、ローパスフィルターからの制御電圧
１０７が入る電圧制御型発信器の周波数制御端子にブー
トストラップ回路１０９を接続する。ブートストラップ
回路は電源に直結するコンデンサーを構成要素とする回
路や、分圧回路とダイオードを構成要素とする回路を用
いることができ、電源投入と同時に所定の制御電圧を周
波数制御端子に印加する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はＰＬＬ回路に関し、特に電源投入時の周波数安定化に要する時間が短 縮されたＰＬＬ回路に関するものである。

【０００２】

【従来の技術】

従来のＰＬＬ回路の構成図を図５に示す。図に示すごとくＰＬＬ回路は位相比 較器１０２、ローパスフィルター１０３、電圧制御型発振器１０４、分周器１０ ５より構成され、基準周波数の基準信号１０１の位相と電圧制御型発振器１０４ の出力を分周器１０５によって分周した信号の位相を位相比較器１０２に入力し 、位相比較器１０２の比較結果であるパルス信号１０８をローパスフィルター１ ０３に入力することによって、位相比較器１０２より出力されるパルス信号１０ ８を直流電圧値に変換し電圧制御型発振器１０４の制御電圧１０７を得ている。 従来のＰＬＬ回路を構成するローパスフィルターの一構成図を図７に示す。図 においてローパスフィルターはたとえば抵抗器７０１とコンデンサー７０２で構 成される積分回路である。一方、電圧制御型発振器の制御電圧１０７と出力信号 １０６の発振周波数の関係は例えば図６に示すごとく、制御電圧１０７の上昇に 伴い出力信号１０６の発振周波数も上昇するよう制御される。また、電圧制御型 発振器の特性は制御電圧１０７の上昇に伴い出力信号１０６の発振周波数が下降 するように制御される形の電圧制御型発振器でもかまわない。

【０００３】

【考案が解決しようとする課題】

前述のごとく構成されたローパスフィルターを持つＰＬＬ回路では電源投入時 の周波数はローパスフィルター１０３の出力電圧である電圧制御型発振器の制御 電圧１０７が徐々に上昇するため、電圧制御型発振器の出力信号１０６の発振周 波数も徐々に上昇し、安定するまで時間がかかるという欠点がある。すなわち、 図８（ａ）に示すごとくＰＬＬ回路を駆動する電源電圧３０１の立ち上がりに対 して電圧制御型発振器の制御電圧１０７の立ち上がりにはかなりの時間がかかる 。従って図８（ｂ）に示すごとく出力信号１０６の発振周波数も一定周波数に立 ち上がるまでに長い安定時間Ｔがかかる。 本考案は、ＰＬＬ回路におけるこのような問題点を解決し、電源投入と同時に 、目的の周波数で安定した出力信号が得られるＰＬＬ回路を提供することを目的 とする。

【０００４】

【課題を解決するための手段】

本発明は上記目的を達成するために、目的の周波数の信号を出力する電圧制御 型発振器を備え、該電圧制御型発信器の出力信号と基準周波数の信号の位相差を 検出し、該位相差に応じた信号をローパスフィルターを通して、前記電圧制御型 発信器の周波数制御端子に入力して前記電圧制御型発信器の出力周波数を補正す るＰＬＬ（フェーズロックループ）回路において、前記ＰＬＬ回路に電源電圧が 印加されると同時に、前記電圧制御型発信器の周波数制御端子の制御電圧を所定 の制御電圧に引き上げるブートストラップ回路を、前記周波数制御端子に接続し たことを特徴とする。

【０００５】

【実施例】

以下、図面に基づいて本考案の実施例を説明する。図１に本考案のＰＬＬ回路 を構成示す。図においてＰＬＬ回路は位相比較器１０２、ローパスフィルター１ ０３、電圧制御型発振器１０４、分周器１０５及びブートストラップ回路１０９ により構成され、基準信号１０１の位相と電圧制御型発振器１０４の出力を分周 器１０５によって分周した信号の位相を位相比較器１０２に入力し、位相比較器 １０２の比較結果であるパルス信号１０８をローパスフィルター１０３に入力す ることによって、位相比較器１０２より主力されるパルス信号１０８を直流電圧 値に変換し電圧制御型発振器１０４の制御電圧１０７を得ている。電源投入時は ブートストラップ回路１０９により制御電圧１０７が与えられる。

【０００６】 図２は本考案に基づくＰＬＬ回路のローパスフィルターとブートストラップ回 路の構成を示したものである。図においてローパスフィルターは抵抗値Ｒの抵抗 器２０１と容量値Ｃ１を持つ第１のコンデンサー２０２及び容量値Ｃ２を持つ第 ２のコンデンサー２０３で構成されローパスフィルターの時定数ｔはｔ＝Ｒ・（ Ｃ１＋Ｃ２）で与えられる。電源投入時においては電圧制御型発振器の制御電圧 １０７は第１のコンデンサーの容量値Ｃ１と第２のコンデンサーの容量値Ｃ２の 分圧で定義され、電源投入直後の電圧制御型発振器の制御電圧１０７の値をＶ、 電源電圧値３０１をＶｄｄと置くとＶ＝Ｖｄｄ・Ｃ１／（Ｃ１＋Ｃ２）となる様 ブートストラップ回路が構成される。

【０００７】 従って目的の発振周波数を得る制御電圧Ｖｏｐと前記コンデンサーの分圧によ って得られた電源投入直後の電圧制御型発振器の制御電圧値Ｖが等しくなるよう に第１のコンデンサー２０２の容量値Ｃ１と第２のコンデンサーの容量値Ｃ２の 比を決定することによって、ＰＬＬ回路の電源投入時の出力信号１０６の発振周 波数を目的の発振周波数に近づけることができ、ＰＬＬ回路が安定するまでの時 間を短くすることが可能となる。

【０００８】 図３（ａ）は本考案を用いた場合のＰＬＬ回路を駆動する電源電圧３０１及び 電圧制御型発振器の制御電圧１０７と電源電圧投入後の時間経過の関係を示し、 同一の時間時間軸を用い図３（ｂ）に出力信号１０６の発振周波数と電源電圧投 入後の時間経過の関係を示す。

【０００９】 図４はブートストラップ回路に抵抗による分圧を利用した場合の一実施例を示 す。コンデンサーを利用した前述の回路では動作時にコンデンサーの分圧で構成 されたブートストラップ回路より電流が流れ込まないという利点があるが、市販 のコンデンサーの値が決まっているため、コンデンサーの値を任意に選べないと 言う欠点もある。

【００１０】 そこで、可変抵抗器による抵抗分圧によって制御電圧を決定することにより、 任意の値に制御電圧を決定することができる。電源投入時は可変抵抗器４０４で 決定された電圧になるようにダイオード４０３を通しコンデンサー４０２に電荷 が注入され、所望の電圧に設定できるが、この値より低い値に制御電圧をするこ とができないため、周波数が高くなりすぎた場合の制御ができない。従って、可 変抵抗器４０４で決定される制御電圧１０７の電圧値は目的の発振周波数を得る 制御電圧Ｖｏｐより低く設定する必要がある。

【００１１】

【考案の効果】

以上の説明から明かなように、本考案によれば、ＰＬＬ回路の電源投入時に、 目的の発振周波数に到達し周波数が安定するまでの時間を短くすることが可能と なる。

【図面の簡単な説明】

【図１】本考案の構成図である。

【図２】本考案に基づく一実施例の構成を示す図であ
る。

【図３】図２に示す実施例の電源電圧、制御電圧、発信
周波数の時間的変化を示す図である。

【図４】本考案の他の実施例を示す構成図である。

【図５】従来のＰＬＬ回路の構成を示す図である。

【図６】電圧制御型発振器の特性を示す図である。

【図７】従来のローパスフィルターを示す構成図であ
る。

【図８】従来のＰＬＬ回路における電源電圧、制御電圧
及び発振周波数の時間的変化を示す図である。

【符号の説明】

１０１ 基準信号 １０２ 位相比較器 １０３ ローパスフィルター １０４ 電圧制御型発振器 １０５ 分周器 １０６ 出力信号 １０７ 制御電圧 １０８ パルス信号 １０９ ブートストラップ回路 ２０１ 抵抗器 ２０２ 第一のコンデンサー ２０３ 第二のコンデンサー ３０１ 電源電圧 ４０１ 抵抗器 ４０２ コンデンサー ４０３ ダイオード ４０４ 可変抵抗器 ７０１ 抵抗器 ７０２ コンデンサー

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 目的の周波数の信号を出力する電圧制御
   型発振器を備え、該電圧制御型発信器の出力信号と基準
   周波数の信号の位相差を検出し、該位相差に応じた信号
   をローパスフィルターを通して、前記電圧制御型発信器
   の周波数制御端子に入力して前記電圧制御型発信器の出
   力周波数を補正するＰＬＬ（フェーズロックループ）回
   路において、前記ＰＬＬ回路に電源電圧が印加されると
   同時に、前記電圧制御型発信器の周波数制御端子の制御
   電圧を所定の制御電圧に引き上げるブートストラップ回
   路を、前記周波数制御端子に接続したことを特徴とする
   ＰＬＬ回路。
2. 【請求項２】 前記ローパスフィルターが抵抗とコンデ
   ンサーの積分回路を有し、該抵抗とコンデンサーの接続
   点が前記電圧制御型発信器の周波数制御端子に接続され
   ており、前記ブートストラップ回路が、一端が電源に接
   続され、他端が周波数制御端子に接続されるコンデンサ
   ーから成り、該コンデンサーの容量が前記ローパスフィ
   ルターのコンデンサーと分圧される前記周波数制御端子
   におけ電圧が前記目的の周波数に対応する制御電圧とな
   る値であることを特徴とする請求項１に記載のＰＬＬ回
   路。
3. 【請求項３】 前記ローパスフィルターが抵抗とコンデ
   ンサーの積分回路を有し、該抵抗とコンデンサーの接続
   点が前記電圧制御型発信器の周波数制御端子に接続され
   ており、前記ブートストラップ回路が、電源電圧を分圧
   して所定の制御電圧を得る回路と、アノードが該分圧回
   路の出力に接続され、カソードが周波数制御端子に接続
   されたダイオードから成ることを特徴とする請求項１に
   記載のＰＬＬ回路。