JPH0576032B2 - - Google Patents

Info

Publication number
JPH0576032B2
JPH0576032B2 JP1130146A JP13014689A JPH0576032B2 JP H0576032 B2 JPH0576032 B2 JP H0576032B2 JP 1130146 A JP1130146 A JP 1130146A JP 13014689 A JP13014689 A JP 13014689A JP H0576032 B2 JPH0576032 B2 JP H0576032B2
Authority
JP
Japan
Prior art keywords
circuit
information
performance
signal
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1130146A
Other languages
Japanese (ja)
Other versions
JPH0215293A (en
Inventor
Akira Nakada
Eisaku Okamoto
Kyoshi Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP1130146A priority Critical patent/JPH0215293A/en
Publication of JPH0215293A publication Critical patent/JPH0215293A/en
Publication of JPH0576032B2 publication Critical patent/JPH0576032B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、鍵盤部における演奏状態を判断し
て、演奏練習の独習を効果的に実行させることが
できる電子楽器に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic musical instrument that is capable of effectively performing self-study performance practice by determining the performance state of a keyboard section.

[従来の技術] 鍵盤楽器を演奏練習するには、生徒が楽譜に対
応して鍵操作を行い、これを繰り返して楽譜に表
現された内容を忠実に再現するもので、その演奏
内容の判断は、先生がその演奏内容を聴取して行
う。すなわち、先生は生徒の演奏を聴取しながら
その誤りを指摘し、正確な押鍵操作と共に音楽感
覚的に良好とされるように指導している。
[Prior Art] To practice playing a keyboard instrument, students operate the keys in accordance with the musical score, and repeat this process to faithfully reproduce the content expressed in the musical score. , the teacher listens to the performance. In other words, the teacher points out mistakes while listening to the student's performance, and instructs the student to use accurate keystrokes and to have a good musical sense.

したがつて、このような教習手段は、先生と生
徒とが1:1の個別教習となり、非常に効果的な
ものとなるものであるが、1人の先生に対して多
数の生徒が存在する集団的な教習を行うことは、
非常に困難である。
Therefore, this type of teaching method provides 1:1 individual instruction between the teacher and student, which is very effective, but there are many students for one teacher. Conducting group training is
Very difficult.

また、先生自身も生徒の演奏技術を判断し採点
する際に、演奏の誤り発生状態を数字的に客観性
をもつてとらえることが困難であり、主観のみに
よつて演奏練習進行状態を判断しなければならな
い。したがつて、演奏練習の指導方向も、先生の
主観的判断にたよらなければならず、常に適切な
指導を行うことが困難である。
In addition, when teachers themselves judge and grade students' performance techniques, it is difficult for them to objectively and numerically grasp the state of performance errors, and they judge the progress of performance practice only subjectively. There must be. Therefore, the direction of instruction for performance practice must depend on the teacher's subjective judgment, making it difficult to always provide appropriate instruction.

[発明が解決しようとする課題] この発明は上記のような点に鑑みなされたもの
で、鍵盤楽器を演奏するに際して、その演奏練習
内容、特に正確に演奏しているか否かを逐次的に
監視することができ、演奏練習をする生徒自身に
誤りの発生状態を、特にその誤りが発生した時点
において指摘することができ、独習的な鍵盤演奏
練習が効率的に実行できるようにする電子楽器を
提供しようとするものである。
[Problems to be Solved by the Invention] The present invention has been made in view of the above-mentioned points, and is a method for continuously monitoring the performance practice content, especially whether or not the player is playing accurately, when playing a keyboard instrument. The present invention provides an electronic musical instrument that can point out errors occurring to students practicing playing, especially at the time the errors occur, and enables self-study keyboard performance practice to be carried out efficiently. This is what we are trying to provide.

[課題を解決するための手段] この発明に係る電子楽器は、記憶装置に記憶し
た演奏情報を演奏順序にしたがつて順次読み出
し、鍵盤の演奏操作に伴つて発生される演奏情報
を前記読み出された演奏情報と逐次比較して正し
い押鍵を判断する押鍵判断手段を備える。そし
て、この判断手段で判断された結果を第1の計数
手段で計数すると共に、前記記憶装置からの読み
出される演奏情報を第2の計数手段で計数し、こ
の第1および第2の計数手段の計数結果の比から
正解率を算出する算出手段を設けるもので、表示
手段においてこの演算結果が逐次表示されるよう
にしている。
[Means for Solving the Problems] An electronic musical instrument according to the present invention sequentially reads performance information stored in a storage device in accordance with the performance order, and reads out performance information generated in accordance with a performance operation of a keyboard. The key press determining means is provided for determining the correct key press by sequentially comparing with the performance information obtained. Then, the results determined by this determining means are counted by a first counting means, and the performance information read from the storage device is counted by a second counting means. A calculating means is provided for calculating the correct answer rate from the ratio of the counting results, and the results of this calculation are sequentially displayed on the display means.

[作用] このように構成される電子楽器にあつては、記
憶装置からの演奏情報が順次読み出されると共
に、これに対応して生徒が鍵盤部で演奏練習をす
るようになる。そして、記憶装置から順次読み出
される演奏情報と、鍵盤部で発生された演奏情報
とが、逐次比較されて、その正誤判定が行われ、
その判定結果が計数されるようになる。また同時
に演奏情報等の数が計数され、この演奏情報等の
数と正誤判断結果に基いて、演奏の進行に逐次対
応して、例えば正解率が算出されるようになるも
ので、生徒は演奏途中の状態において、演奏内容
の正誤状態が表示され、効果的な独習練習が行わ
れるようになる。
[Operation] In the electronic musical instrument configured as described above, the performance information is sequentially read out from the storage device, and the student can practice playing on the keyboard section accordingly. Then, the performance information sequentially read from the storage device and the performance information generated by the keyboard section are successively compared to determine whether they are correct or incorrect.
The determination results are counted. At the same time, the number of performance information, etc. is counted, and based on the number of performance information, etc. and the correct/incorrect judgment results, the correct answer rate, for example, is calculated sequentially as the performance progresses. In the middle of the play, the correctness of the performance is displayed, allowing for effective self-study practice.

[実施例] 以下、図面を参照してこの発明の一実施例を説
明する。第1図は概略的な構成を示すもので、
RAM等でなる記憶装置11には、練習しようと
する演奏曲を表現する演奏情報が書き込み設定さ
れる。この記憶装置11に書き込む演奏情報は、
例えば楽譜12上に形成された磁気記録部12a
に記録されているもので、この楽譜12を例えば
楽器譜面立てに設定することによつて、この譜面
立てに付属されている読み取り装置13によつて
読み取られるようにする。そして、この読み取り
装置によつて読み取られた演奏情報が、記憶装置
11に書き込まれるようになる。
[Embodiment] An embodiment of the present invention will be described below with reference to the drawings. Figure 1 shows the schematic configuration.
Performance information representing a performance piece to be practiced is written and set in a storage device 11 such as a RAM. The performance information written to this storage device 11 is
For example, a magnetic recording section 12a formed on the musical score 12
By setting this musical score 12 on, for example, a musical instrument music stand, it can be read by a reading device 13 attached to the music stand. The performance information read by this reading device is then written into the storage device 11.

この記憶装置11には、例えば楽譜12に記載
された楽符(音符または休符)を、その順序にし
たがつて楽符長情報と共にアドレス順序に書き込
み設定されているもので、読み出し回路14にお
いてその各楽符に対応する楽符情報(音符情報す
なわち音高情報と符長情報、または休符情報:音
高情報のない音符情報)を、順次にアドレス指定
して読み出すようにする。この場合、この読み出
し回路14には、後述する自動リズム発生等のた
めに使用されるテンポ発振器15からのテンポク
ロツク信号を供給し、符長情報に対応した時間間
隔を計測して、音高情報を音符長に対応する時間
経過毎に順次読み出すようにしている。そして、
この読み出し回路14で読み出された音高情報
は、順次にデータラツチ回路16においてラツチ
記憶される。
In this storage device 11, for example, musical notes (notes or rests) written in a musical score 12 are written and set in address order along with note length information in accordance with the order. The note information (note information, that is, pitch information and note length information, or rest information: note information without pitch information) corresponding to each note is sequentially addressed and read out. In this case, the readout circuit 14 is supplied with a tempo clock signal from a tempo oscillator 15 used for automatic rhythm generation, which will be described later, and measures a time interval corresponding to note length information to obtain pitch information. They are read out sequentially every time the time corresponding to the note length elapses. and,
The pitch information read out by the reading circuit 14 is sequentially latched and stored in the data latch circuit 16.

一方、演奏練習する生徒は、鍵盤17において
鍵の操作をする。この鍵盤17からは、鍵の操作
に対応してそのタイミング情報および操作鍵音高
を表現する音高情報並びに符長情報を含む演奏情
報が発生され、この演奏情報は、楽音形成回路1
8において、鍵の演奏操作による演奏情報に基づ
き、適宜楽音形成された楽音信号とされる。この
楽音信号は、増幅器19で適宜増幅してスピーカ
20に導き、演奏音として発音される。
On the other hand, a student practicing playing operates the keys on the keyboard 17. The keyboard 17 generates performance information including timing information, pitch information expressing the pitch of the operated key, and note length information in response to key operations, and this performance information is transmitted to the musical tone forming circuit 1.
At step 8, a musical sound signal is generated which is appropriately formed into a musical sound based on the performance information obtained by the performance operation of the keys. This musical tone signal is appropriately amplified by an amplifier 19 and guided to a speaker 20, where it is produced as a performance sound.

鍵盤17からの鍵操作に伴う演奏情報は、前記
データラツチ回路16のラツチ楽符情報と共に、
正押鍵判断回路21に供給し、両情報を対比す
る。そして、データラツチ回路16にラツチ記憶
された楽符情報(音高情報)に対応する鍵が、鍵
盤17において正解に操作されたと判断されたと
きには正押鍵信号を発生する。この信号は、採点
回路22に供給される。
Performance information accompanying key operations from the keyboard 17, together with latch note information from the data latch circuit 16,
The information is supplied to the correct key press determination circuit 21, and both pieces of information are compared. When it is determined that the key corresponding to the musical note information (pitch information) latched in the data latch circuit 16 has been operated correctly on the keyboard 17, a correct key press signal is generated. This signal is supplied to the scoring circuit 22.

この採点回路22には、母数カウタン23から
の母数情報も供給される。この母数カウンタ23
は、例えばデータラツチ回路16からの情報によ
つて、順次読み出される楽符情報の数、すなわち
演奏情報の数を計数するもので、採点回路22で
は正解押鍵数と母数カウンタ23の計数値との関
係から、正解率等の点数を算出し、表示回路24
で採点表示させるようにする。
Parameter information from a parameter counter 23 is also supplied to this scoring circuit 22 . This population counter 23
For example, the number of musical note information read out sequentially, that is, the number of performance information, is counted based on the information from the data latch circuit 16, and the scoring circuit 22 calculates the number of correct key presses and the count value of the parameter counter 23. From the relationship, the score such as the correct answer rate is calculated, and the display circuit 24
to display the score.

一方、テンポ発振器15からのテンポクロツク
信号は、自動リズム発生装置25に供給される。
この自動リズム発生装置25は、供給されたテン
ポクロツク信号を計数するカウンタを備え、その
バイナリ計数値情報を適宜組み合わせて、各種リ
ズムパターン信号を形成するもので、選択指定さ
れたリズムパターン信号に基づく音源信号を発生
する。このリズム音源信号は前記増幅器19に供
給し、スピーカ20から自動リズム演奏音が得ら
れるようにする。この場合、自動リズム発生装置
25は、読み出し回路14部からのスタート指令
に対応して駆動制御されるようにしている。
On the other hand, the tempo clock signal from the tempo oscillator 15 is supplied to an automatic rhythm generator 25.
This automatic rhythm generator 25 is equipped with a counter that counts the supplied tempo clock signal, and appropriately combines the binary count value information to form various rhythm pattern signals. Generate a signal. This rhythm sound source signal is supplied to the amplifier 19 so that an automatic rhythm performance sound can be obtained from the speaker 20. In this case, the automatic rhythm generator 25 is driven and controlled in response to a start command from the readout circuit 14.

第2図は第1図で鎖線で囲んで示した記憶情報
の読み出し制御部を取り出して詳細に示したもの
で、記憶装置11はアドレスカウンタ26からの
アドレス情報に対応して、記憶情報が読み出され
る。この記憶装置11に記憶される情報のフオー
マツトは、例えば第3図で示すように、音高を表
現するuk(上鍵盤)情報、およびその楽符長を表
現する符長(LENGTH)情報の組み合わせで、
順次直列的にアドレス配置されている。
FIG. 2 shows in detail the storage information readout control unit shown surrounded by a chain line in FIG. It can be done. The format of the information stored in this storage device 11 is, for example, as shown in FIG. in,
Addresses are arranged sequentially and serially.

具体的には、先頭の楽符に対応する情報「uk
(1)」の次ぎに、その符長情報「LENGTH(1)」が
設定され、これに続いて次ぎの楽符に対応する
「uk(2)」「LENGTH(2)」…が直列的に連続するも
ので、アドレスカウンタ26のアドレス変換に対
応して、その各情報が順次に読み出されるように
なる。そして、最後に演奏曲の終了を示す終了
(FINISH)情報が設定されている。
Specifically, the information corresponding to the first note "uk
(1)", the note length information "LENGTH(1)" is set, followed by "uk(2)", "LENGTH(2)", etc. corresponding to the next note in series. Each piece of information is sequentially read out in response to address conversion by the address counter 26. Finally, finish (FINISH) information indicating the end of the performance piece is set.

この場合、uk情報はこれを判別させるukマー
クと、音高を表現するキーコードとからなり、符
長情報は符長マークと、その長さを表現する数値
情報とからなる。そして、楽符情報が休符の場合
には、上記キーコードはオール「0」で表現され
ている。
In this case, the uk information consists of a uk mark that identifies the note and a key code that expresses the pitch, and the note length information consists of a note length mark and numerical information that expresses its length. When the musical note information is a rest, the key code is expressed as all "0".

アドレスカウンタ26からのアドレス指定に対
応して記憶装置11から読み出された情報は、ラ
ツチ回路27および28に供給される。このラツ
チ回路27および28は、それぞれukマーク検
出回路29および符長マーク検出回路30からの
マーク検出信号によつてラツチ指令の与えられる
もので、それぞれマーク検出回路29および30
にあつては、記憶装置11からの読み出し情報の
中から、ukマークおよび符長マークを検出する。
そして、ラツチ回路27にあつては、音高を示す
キーコードが、ラツチ回路28には符長を示す数
値情報が、それぞれラツチ記憶されるようにして
いる。ukマーク検出回路29からの検出信号は、
さらにアンド回路31およびワンシヨツト回路3
2に供給され、ワンシヨツト回路32からの出力
信号は、テンポクロツク信号TCL(例えばTCL=
4分音符×12)で駆動されるデイレードフリツプ
フロツプからなる遅延回路33を介して、ukマ
ーク読み出しに対応した、キーオフ信号AΔ1と
して取り出すようにする。また、アンド回路31
には、さらに記憶装置11からの読み出しキーコ
ードがオール「0」とならないキーコードの存在
を検知するオア回路34からの出力信号を供給
し、アンド回路31から休止符を除く音符の存在
に対応する信号が発生されるようにする。そし
て、この信号はワンシヨツト回路35に供給し、
この回路35からのワンシヨツトパルス信号出力
を、信号TCLで駆動される遅延回路36を介し
てキーオン信号AΔ2として取り出す。
Information read from storage device 11 in response to the address designation from address counter 26 is supplied to latch circuits 27 and 28. The latch circuits 27 and 28 are given latch commands by mark detection signals from the uk mark detection circuit 29 and note length mark detection circuit 30, respectively.
In this case, the uk mark and note length mark are detected from the information read from the storage device 11.
The latch circuit 27 stores a key code indicating the pitch, and the latch circuit 28 stores numerical information indicating the note length. The detection signal from the uk mark detection circuit 29 is
Furthermore, AND circuit 31 and one shot circuit 3
2, and the output signal from the one-shot circuit 32 is the tempo clock signal TCL (for example, TCL=
The signal is outputted as a key-off signal AΔ1 corresponding to the UK mark reading through a delay circuit 33 consisting of a delayed flip-flop driven by a quarter note x 12). Also, the AND circuit 31
In addition, an output signal is supplied from an OR circuit 34 that detects the presence of a key code whose read key codes from the storage device 11 are not all "0", and an output signal is supplied from an AND circuit 31 to correspond to the presence of a musical note excluding a rest. Allow a signal to be generated. This signal is then supplied to the one-shot circuit 35,
The one-shot pulse signal output from this circuit 35 is taken out as a key-on signal AΔ2 via a delay circuit 36 driven by the signal TCL.

ラツチ回路28のラツチ記憶情報は、比較回路
37でテンポクロツク信号TCLを計数する符長
カウンタ38の計数値と比較する。この符長カウ
ンタ38は、符長マーク検出回路30からの検出
信号によつて、符長情報読み出し毎にリセツト設
定されるものであり、したがつて記憶装置11か
ら符長情報が読み出されてから、その符長情報に
対応する時間の経過時に、カウンタ38の計数値
と、ラツチ回路28の記憶情報とが一致して、比
較回路37からイコール信号EQが発生されるよ
うになる。
The latch information stored in the latch circuit 28 is compared with the count value of a note length counter 38 which counts the tempo clock signal TCL in a comparator circuit 37. The note length counter 38 is reset each time the note length information is read out by the detection signal from the note length mark detection circuit 30. Then, when the time corresponding to the note length information has elapsed, the count value of the counter 38 and the information stored in the latch circuit 28 match, and the equal signal EQ is generated from the comparison circuit 37.

この比較回路37からのイコール信号EQは、
微分回路39で微分してオア回路40に供給し、
アドレス制御用のフリツプフロツプ回路41にセ
ツト指令を与える。このフリツプフロツプ回路4
1は、前記符長マーク検出回路30からの検出信
号によつてリセツトされるもので、そのセツト時
にアンド回路42に対してゲート信号を与え、ク
ロツク信号Φをアドレスカウンタ26に計数歩進
信号として供給するようにしている。
The equal signal EQ from this comparison circuit 37 is
The differential circuit 39 differentiates the result and supplies it to the OR circuit 40.
A set command is given to the flip-flop circuit 41 for address control. This flip-flop circuit 4
1 is reset by the detection signal from the note length mark detection circuit 30. At the time of reset, a gate signal is given to the AND circuit 42, and the clock signal Φ is sent to the address counter 26 as a counting step signal. We are trying to supply it.

また、この電子楽器にあつては、スタート信号
を発生するスタートスイツチ43を備える。この
スタートスイツチ43は、自己復帰型に構成され
るもので、その操作された状態で「1」の信号を
発生し、この信号に対応して微分回路44からス
タートパルス信号が発生される。この微分回路か
らの出力パルス信号は、適宜初期設定用のスター
ト信号STARTとして用いられるもので、オア回
路40を介してフリツプフロツプ回路41にセツ
ト指令として供給され、さらに他のフリツプフロ
ツプ回路45をリセツトする。このフリツプフロ
ツプ回路45は、そのセツト状態で微分回路44
からの信号と共にオア回路46に信号を与え、こ
のオア回路46からの出力信号は、アドレスカウ
ンタ26にリセツト指令として供給する。
This electronic musical instrument also includes a start switch 43 that generates a start signal. The start switch 43 is constructed as a self-resetting type, and generates a signal of "1" when it is operated, and a start pulse signal is generated from the differentiating circuit 44 in response to this signal. The output pulse signal from this differentiating circuit is used as a start signal START for initialization as appropriate, and is supplied as a set command to the flip-flop circuit 41 via the OR circuit 40, and further resets another flip-flop circuit 45. In its set state, this flip-flop circuit 45 operates as a differential circuit 44.
The output signal from the OR circuit 46 is supplied to the address counter 26 as a reset command.

また、フリツプフロツプ回路45は、リセツト
状態で自動リズム発生装置25に対して、リズム
スタート指令を与え、自動リズム演奏の実行を指
示する。このフリツプフロツプ回路45は、終了
コード検出回路47からの検出信号によつてセツ
トされるもので、この検出回路47は記憶装置1
1からの読み出し情報から、終了(FINISH)情
報の読み出しを検知する。
Furthermore, the flip-flop circuit 45 gives a rhythm start command to the automatic rhythm generating device 25 in the reset state, instructing it to execute an automatic rhythm performance. This flip-flop circuit 45 is set by a detection signal from an end code detection circuit 47, and this detection circuit 47 is connected to the memory device 1.
Reading of finish (FINISH) information is detected from the read information from 1.

すなわち、スタートスイツチ43の投入によつ
て、スタート指令が与えられると、微分回路44
からの微分パルス信号によつてフリツプフロツプ
回路41がセツトされ、またフリツプフロツプ回
路45がリセツトされる。さらにオア回路46か
らの出力信号によつて、アドレスカウンタ26の
リセツトを確認し、このアドレスカウンタ26を
初期設定する。
That is, when a start command is given by turning on the start switch 43, the differentiating circuit 44
The flip-flop circuit 41 is set by the differential pulse signal from the flip-flop circuit 41, and the flip-flop circuit 45 is reset. Furthermore, the reset of the address counter 26 is confirmed by the output signal from the OR circuit 46, and the address counter 26 is initialized.

フリツプフロツプ回路41がセツトされること
によつて、アンド回路42にゲート信号が与えら
れ、アドレスカウンタ26はクロツクΦで計数歩
進され、記憶装置11の先頭番地から、記憶情報
が順次読み出されるようになる。
By setting the flip-flop circuit 41, a gate signal is given to the AND circuit 42, the address counter 26 is incremented by the clock Φ, and the stored information is sequentially read out from the first address of the storage device 11. Become.

すなわち、第3図に示した先頭番地のuk情報
「uk(1)」が読み出され、ukマーク検出回路29か
らの検出信号に対応して、ラツチ回路27にその
キーコードがラツチ記憶されるようになる。そし
て、これに続く符長情報「LENGTH(1)」は、符
長マーク検出回路30からのマーク検出信号に対
応して、ラツチ回路28にラツチ記憶される。
That is, the uk information "uk(1)" at the first address shown in FIG. It becomes like this. Subsequent note length information "LENGTH(1)" is then latched and stored in the latch circuit 28 in response to the mark detection signal from the note length mark detection circuit 30.

符長マーク検出回路30から符長マーク検出信
号が発生されると、上記のように符長情報をラツ
チ記憶させるようになると共に、符長カウンタ3
8をリセツトし、これを初期設定する。また同時
にフリツプフロツプ回路41をリセツトして、1
つの音符に対応するuk情報、符長情報を読み出
した状態で、アドレスカウンタ26の歩進を停止
し、記憶装置11からの読み出しを停止する。
When the note length mark detection signal is generated from the note length mark detection circuit 30, the note length information is latched and stored as described above, and the note length counter 3
8 and initialize it. At the same time, the flip-flop circuit 41 is reset to 1
With the uk information and note length information corresponding to each note being read out, the address counter 26 stops incrementing, and reading from the storage device 11 is stopped.

このようにして先頭のuk情報が読み出された
後、その符長情報に対応する時間が経過すると、
符長カウンタ38の計数値が、ラツチ回路28で
記憶した情報と一致し、比較回路37からイコー
ル信号EQが発生され、フリツプフロツプ回路4
1をセツトする。そして、アンド回路42にゲー
ト信号を与えるようになる。したがつて、アドレ
スカウンタ26は、再びクロツクΦで歩進される
ようになり、記憶装置11から次の記憶情報
「uk(2)」「LENGTH(2)」を読み出し、ラツチ回路
27および28にそれぞれラツチ記憶させるよう
になる。
After the first uk information is read in this way, when the time corresponding to the note length information has elapsed,
The count value of the note length counter 38 matches the information stored in the latch circuit 28, the comparison circuit 37 generates an equal signal EQ, and the flip-flop circuit 4
Set to 1. Then, a gate signal is given to the AND circuit 42. Therefore, the address counter 26 is again incremented by the clock Φ, reads out the next stored information "uk(2)" and "LENGTH(2)" from the storage device 11, and sends them to the latch circuits 27 and 28. Each latch will be memorized.

以下、同様にして記憶装置11から記憶情報が
読み出されるようになるものであるが、uk情報
が休符の場合には、前述したようにラツチ回路2
7にオール「0」が、符長情報に対応した時間だ
けラツチ記憶され、その結果として休止(非発
音)状態となる。
Thereafter, stored information is read out from the storage device 11 in the same manner, but when the uk information is a rest, the latch circuit 2 is read out as described above.
7, all "0"s are latched and stored for a time corresponding to the note length information, resulting in a pause (non-sounding) state.

すなわち、記憶装置11に記憶された多数の
uk情報が、それぞれ対応する符長情報による時
間間隔で順次読み出され、楽譜12に記載された
楽符が、演奏情報として読み出し表現される。ま
た、記憶装置11からの演奏情報の読み出しに同
期する状態で、自動リズム発生装置25からリズ
ム音源信号が発生され、スピーカ20からリズム
演奏音として表現される。したがつて、この自動
リズム演奏に合わせて、鍵盤17で楽譜12に記
載された楽符を演奏表現すれば、この鍵盤17か
らの演奏情報と、データラツチ回路16を構成す
るラツチ回路27からのuk情報(音高情報また
は休符情報)とは一致し、正押鍵判断回路21か
ら、正押鍵信号が得られるようになる。
That is, a large number of
The uk information is sequentially read out at time intervals according to the corresponding note length information, and the musical notes written on the musical score 12 are read out and expressed as performance information. Furthermore, in synchronization with the reading of performance information from the storage device 11, a rhythm sound source signal is generated from the automatic rhythm generator 25 and expressed as a rhythm performance sound from the speaker 20. Therefore, if the musical notes written on the musical score 12 are performed on the keyboard 17 in accordance with this automatic rhythm performance, the performance information from the keyboard 17 and the output from the latch circuit 27 that constitutes the data latch circuit 16 are The information (pitch information or rest information) matches, and a correct key press signal can be obtained from the correct key press determination circuit 21.

第4図は、正押鍵判断手段およびこれに関連す
る部分を、より具体的にして示したもので、記憶
装置11からの読み出し情報に対応して得られる
キーオン信号AΔ2、およびキーオフ信号AΔ1は、
それぞれ第1および第2の母数カウンタ23aお
よび23bに、演奏情報の数あるいは音符数の計
数信号として供給する。そして、第1の母数カウ
ンタ23aでは、記憶装置11から読み出された
uk情報を、休止符を除いて演奏情報の読み出し
の進行に伴つて計数し、第1の母数情報(イベン
ト情報)「BoSu(1)」を発生する。また第2の母数
カウンタ23bは、休止を含んだ楽符数を計数
し、第2の母数情報「Bosu(2)」を発生する。こ
の母数カウンタ23aおよび23bは、スタート
指令と共に発生される信号STARTによつてリセ
ツトされ、初期設定される。
FIG. 4 shows the correct key press determination means and related parts in more detail. The key-on signal AΔ2 and the key-off signal AΔ1 obtained in response to the information read from the storage device 11 are shown in FIG. ,
It is supplied as a count signal of the number of performance information or the number of notes to the first and second population counters 23a and 23b, respectively. Then, in the first parameter counter 23a, the
The uk information, excluding rest marks, is counted as the reading of performance information progresses, and first parameter information (event information) "BoSu(1)" is generated. Further, the second parameter counter 23b counts the number of musical notes including pauses, and generates second parameter information "Bosu(2)". The parameter counters 23a and 23b are reset and initialized by the signal START generated together with the start command.

また、鍵盤17からの鍵操作に伴う演奏情報
は、比較回路47の入力端Aに供給すると共に、
クロツクTCLで駆動される遅延回路48を介し
て、比較回路47の入力端Bに供給する。そし
て、この比較回路からは、入力端AおよびBに供
給された演奏情報が異なる状態〔A≠B)となつ
たとき、すなわち、鍵盤17において、それまで
押されていた鍵が離され、あるいは新しく鍵が操
作されて演奏情報が変化したときに、出力が発生
される。そして、この比較回路47からの出力信
号は、信号MΔ1として用いると共に、アンド回
路49に供給する。
Furthermore, performance information accompanying key operations from the keyboard 17 is supplied to the input terminal A of the comparison circuit 47, and
The signal is supplied to the input terminal B of the comparator circuit 47 via a delay circuit 48 driven by the clock TCL. Then, when the performance information supplied to the input terminals A and B becomes different [A≠B], that is, when the previously pressed key on the keyboard 17 is released, or An output is generated when a new key is operated and performance information changes. The output signal from the comparison circuit 47 is used as the signal MΔ1 and is also supplied to the AND circuit 49.

すなわち、この信号MΔ1は記憶装置11から
の読み出し信号に対応する信号AΔ1に対応した
鍵盤17側の信号となる。また、鍵盤17からの
演奏情報の存在(押鍵されている状態)は、オア
回路50で検知される。このオア回路50からの
出力信号は、比較回路47の出力と共にアンド回
路49に供給する。そして、このアンド回路49
から、前記キーオン信号AΔ2に対応する、鍵盤
17側の信号MΔ2を発生する。
That is, this signal MΔ1 becomes a signal on the keyboard 17 side corresponding to the signal AΔ1 corresponding to the read signal from the storage device 11. Further, the presence of performance information from the keyboard 17 (key being pressed) is detected by the OR circuit 50. The output signal from the OR circuit 50 is supplied to the AND circuit 49 together with the output of the comparison circuit 47. And this AND circuit 49
, a signal MΔ2 on the keyboard 17 side corresponding to the key-on signal AΔ2 is generated.

ここで、記憶装置11に記憶されている演奏情
報が、例えば第5図で示すように4分音符、4分
音符、4分休符、…の状態にあるとすれば、クロ
ツク信号TCLに対応してして、信号AΔ1は図の
ように各音符および休符に対応して発生され、ま
た信号AΔ2は休符を除く状態で、鍵の操作に対
応する各音符のみに対応して発生される。
Here, if the performance information stored in the storage device 11 is in the state of quarter notes, quarter notes, quarter rests, etc., as shown in FIG. 5, for example, it corresponds to the clock signal TCL. As shown in the figure, the signal AΔ1 is generated corresponding to each note and rest, and the signal AΔ2 is generated only in response to each note corresponding to the key operation, excluding the rests. Ru.

そして、もし鍵盤17において、上記各音符に
対応して正確な鍵操作がされたとすれば、同じく
第5図で示すように、信号AΔ1およびAΔ2にそ
れぞれ同期する状態で、信号MΔ1およびMΔ2が
発生される。
If accurate key operations are performed on the keyboard 17 corresponding to each of the above notes, signals MΔ1 and MΔ2 are generated in synchronization with signals AΔ1 and AΔ2, respectively, as shown in FIG. be done.

信号AΔ2およびMΔ2は、それぞれクロツク信
号TCLで駆動される遅延回路51および52に
供給し、この遅延回路51および52のそれぞれ
入、出力側の信号をオア回路53および54で検
知する。すなわち、信号AΔ2およびMΔ2のそれ
ぞれの存在する間、および立ち下がつてからクロ
ツクTCLに相当する間延長する状態で、オア回
路53および54から出力信号が発生するもの
で、この出力信号はアンド回路55に供給する。
したがつて、このアンジ回路55からは、記憶装
置11からの音符に対応する情報の読み出しに同
期する状態で、鍵盤17で鍵操作したときに、そ
の鍵操作タイミングの一致信号が得られるもの
で、このアンド回路55からの出力信号は、カウ
ンタ56において計数される。
Signals AΔ2 and MΔ2 are supplied to delay circuits 51 and 52 driven by clock signal TCL, respectively, and OR circuits 53 and 54 detect signals on the input and output sides of delay circuits 51 and 52, respectively. That is, output signals are generated from the OR circuits 53 and 54 while the signals AΔ2 and MΔ2 are present, and extend for a period corresponding to the clock TCL after falling, and this output signal is output from the AND circuit. 55.
Therefore, when a key is operated on the keyboard 17 in synchronization with the reading of information corresponding to a note from the storage device 11, a matching signal of the key operation timing can be obtained from the ANGE circuit 55. , the output signal from this AND circuit 55 is counted by a counter 56.

このカウンタ56は、信号STARTでリセツト
され、記憶装置11から読み出される演奏情報
に、タイミングが合致して鍵操作された数を積算
計数するようになる。
This counter 56 is reset by the signal START, and starts counting the number of key operations that coincide with the timing of the performance information read from the storage device 11.

記憶装置11からの読み出し情報に対応する、
前記ラツチ回路27にラツチ記憶された音高情報
は、鍵盤17の鍵操作に伴い発生される演奏情報
と共に比較回路57に供給し、比較される。すな
わち、音高情報に対応した正解の鍵が操作された
とき、この比較回路57から一致信号EQが発生
されるもので、この一致信号は、遅延回路58を
介してフリツプフロツプ回路59にセツト指令と
して与えられる。
Corresponding to read information from the storage device 11,
The pitch information latched and stored in the latch circuit 27 is supplied to a comparison circuit 57 together with performance information generated in response to key operations on the keyboard 17, where they are compared. That is, when the correct key corresponding to the pitch information is operated, the comparison circuit 57 generates a coincidence signal EQ, and this coincidence signal is sent to the flip-flop circuit 59 as a set command via the delay circuit 58. Given.

このフリツプフロツプ回路59は、信号AΔ1
によつて、遅延回路58からの比較出力発生に先
立つてリセツトされるものであり、正解鍵操作毎
にセツト反転動作する。そして、このフリツプフ
ロツプ回路59のセツト反転の状態は、微分回路
60で検知され、信号STARTでリセツトされた
カウンタ61で計数される。
This flip-flop circuit 59 has a signal AΔ1
Therefore, it is reset before the comparison output is generated from the delay circuit 58, and the set is inverted every time the correct key is operated. The set inversion state of the flip-flop circuit 59 is detected by a differentiating circuit 60 and counted by a counter 61 which is reset by the signal START.

また、フリツプフロツプ回路59からの出力信
号は、遅延回路62を介してラツチ回路63に供
給されており、次ぎに発生する信号AΔ1でラツ
チ記憶される。
Further, the output signal from the flip-flop circuit 59 is supplied to a latch circuit 63 via a delay circuit 62, and is latched into the next generated signal AΔ1.

信号AΔ1およびAΔ2は、それぞれ3ビツトの
シフトレジスタ64、および4ビツトのシフトレ
ジスタ65に供給される。このシフトレジスタ6
4および65は、共にクロツクTCLで駆動され
るもので、シフトレジスタ65はその1ビツト目
から出力信号を取り出してフリツプフロツプ回路
66をセツトし、4ビツト目の出力をオア回路6
7を介して取り出し、上記フリツプフロツプ回路
66をリセツトするようになつている。すなわ
ち、フリツプフロツプ回路66は、第5図にF1
で示すように信号AΔ2の立ち上がりよりクロツ
クTCL1個分離れてセツトされ、クロツクTCL3
個分後にリセツトされるようになる。
Signals AΔ1 and AΔ2 are supplied to a 3-bit shift register 64 and a 4-bit shift register 65, respectively. This shift register 6
4 and 65 are both driven by the clock TCL, and the shift register 65 takes out the output signal from the 1st bit, sets the flip-flop circuit 66, and sends the output of the 4th bit to the OR circuit 6.
7 to reset the flip-flop circuit 66. That is, the flip-flop circuit 66 has F1 in FIG.
As shown in , it is set one clock TCL away from the rising edge of signal AΔ2, and clock TCL3
It will be reset after each minute.

また、シフトレジスタ64の入力側の信号
AΔ1は、フリツプフロツプ回路68をセツトす
るもので、このフリツプフロツプ回路68は、シ
フトレジスタ64の出力端の信号を検知するオア
回路69の出力信号でリセツトされる。すなわ
ち、このフリツプフロツプ回路68は、信号
AΔ1に対して第5図にF2で示すようにセツトお
よびリセツト制御される。上記オア回路67およ
び69には、それぞれSTARTを供給し、フリツ
プフロツプ回路66および68を初期状態でリセ
ツトさせる。
In addition, the signal on the input side of the shift register 64
AΔ1 is used to set a flip-flop circuit 68, and this flip-flop circuit 68 is reset by the output signal of an OR circuit 69 which detects the signal at the output terminal of the shift register 64. That is, this flip-flop circuit 68 receives the signal
Set and reset control is performed for AΔ1 as shown by F2 in FIG. START is supplied to the OR circuits 67 and 69, respectively, to reset the flip-flop circuits 66 and 68 to their initial states.

前記鍵盤17の鍵操作に対応して発生される信
号MΔ1およびMΔ2は、それぞれ微分回路70お
よび71で微分した後、8ビツトおよび10ビツト
のシフトレジスタ72および73に供給する。こ
のシフトレジスタ72および73は、それぞれク
ロツクTCLの4倍の周波数のクロツク4TCLで駆
動されるもので、その出力端からはそれぞれ第5
図にKOFFおよびKONで示すように、信号MΔ1
およびMΔ2よりそれぞれクロツクTCL8/4クロ
ツクおよび10/8クロツク遅れて出力信号が取り
出される。そして、シフトレジスタ73からの出
力信号KONは、前記フリツプフロツプ回路66
からのセツト時出力信号F1と共に、アンド回路
74に供給し、このアンド回路74からの第5図
にANDで示す出力信号でフリツプフロツプ回路
75をセツトするようにしている。
Signals MΔ1 and MΔ2 generated in response to key operations on the keyboard 17 are differentiated by differentiating circuits 70 and 71, respectively, and then supplied to 8-bit and 10-bit shift registers 72 and 73, respectively. The shift registers 72 and 73 are each driven by a clock 4TCL having a frequency four times that of the clock TCL, and a fifth
The signal MΔ1 is shown as KOFF and KON in the figure.
The output signals are taken out with a delay of 8/4 clocks and 10/8 clocks from TCL and MΔ2, respectively. The output signal KON from the shift register 73 is applied to the flip-flop circuit 66.
It is supplied to the AND circuit 74 together with the set output signal F1 from the AND circuit 74, and the flip-flop circuit 75 is set by the output signal shown by AND in FIG.

このフリツプフロツプ回路75は、信号
STARTおよび信号KOFFの供給される4TCL遅
延回路76からの出力信号の供給されるオア回路
77でリセツトされるもので、このフリツプフロ
ツプ回路75のセツト時の出力信号は、第5図に
F3で示すようになる。
This flip-flop circuit 75 has a signal
It is reset by an OR circuit 77 supplied with an output signal from a 4TCL delay circuit 76 supplied with START and signals KOFF, and the output signal of this flip-flop circuit 75 when set is shown in FIG.
It will be shown as F3.

そして、このフリツプフロツプ回路75からの
出力信号F3、フリツプフロツプ回路68からの
出力信号F2、およびシフトレジスタ72からの
出力信号KOFFを、アンド回路78に供給する。
そして、このアンド回路78からは、第5図に
LRで示す出力信号が発生される。
Then, the output signal F3 from the flip-flop circuit 75, the output signal F2 from the flip-flop circuit 68, and the output signal KOFF from the shift register 72 are supplied to an AND circuit 78.
From this AND circuit 78, FIG.
An output signal designated LR is generated.

すなわち、アンド回路74部で記憶情報の読み
出しに対応する押鍵のタイミング(信号AΔ2)
と、鍵盤17における押鍵のタイミング(信号
MΔ2)とを対比して、その一致でフリツプフロ
ツプ回路75をセツトする。またアンド回路78
では、上記押鍵のタイミングの合つた状態で、記
憶情報の離鍵タイミング(信号AΔ1)と鍵盤1
7の離鍵(信号MΔ1)とを対比し、記憶情報の
音符長と鍵盤17における押鍵動作の音符長とが
一致した状態で、信号LRが発生されるようにな
る。この音符長の比較許容範囲は、シフトレジス
タ64,65,72,73で適宜設定することが
できる。
In other words, the AND circuit 74 determines the key press timing (signal AΔ2) corresponding to reading of stored information.
and the timing of key presses on the keyboard 17 (signal
MΔ2), and if they match, the flip-flop circuit 75 is set. Also, the AND circuit 78
Now, with the timing of the key presses above matched, the key release timing (signal AΔ1) of the stored information and the keyboard 1
The signal LR is generated when the note length of the stored information and the note length of the key press operation on the keyboard 17 match. This comparison allowable range of note lengths can be set as appropriate using shift registers 64, 65, 72, and 73.

そして、アンド回路78からの出力信号は、カ
ウンタ79に計数信号として供給すると共に、前
記ラツチ回路63の記憶情報と共にアンド回路8
0に供給し、このアンド回路80の出力信号で、
カウンタ81を計数する。カウンタ79および8
1は、信号STARTでリセツトされて初期設定さ
れる。
The output signal from the AND circuit 78 is supplied to the counter 79 as a counting signal, and together with the information stored in the latch circuit 63, the AND circuit 8
0, and with the output signal of this AND circuit 80,
The counter 81 counts. counters 79 and 8
1 is reset and initialized by the signal START.

すなわち、記憶装置11から符長タイミングに
合わせて順次読み出される音高情報と、鍵盤17
における鍵の操作タイミングとが一致する状態の
とき、カウンタ56が計数され、音高情報と操作
鍵音高とが一致したときにカウンタ61が計数さ
れる。さらに鍵操作継続期間で表現される音符長
が、記憶音符長と一致する状態のときに、カウン
タ79が計数される。
That is, the pitch information is sequentially read out from the storage device 11 in accordance with the note length timing, and the keyboard 17
When the key operation timing matches the key operation timing, the counter 56 counts, and when the pitch information and the operated key pitch match, the counter 61 counts. Furthermore, when the note length expressed by the key operation duration matches the stored note length, the counter 79 counts.

したがつて、これらカウンタ56,61,79
の計数値情報A1〜A3を、それぞれ演算回路8
2,83,84に供給し、それぞれ前記母数カウ
ンタ23aあるいは23bからの、演奏情報数に
対応する母数情報を分母として除算することによ
つて、タイミング正解率、音高正解率、符長正解
率の正押鍵判断情報が得られる。この正押鍵判断
情報は、それぞれ表示装置85,86,87で適
宜パーセント演算して表示する。
Therefore, these counters 56, 61, 79
The count value information A1 to A3 are respectively sent to the calculation circuit 8.
2, 83, and 84, and by dividing the parameter information corresponding to the number of performance information from the parameter counter 23a or 23b as a denominator, the timing accuracy rate, pitch accuracy rate, and note length are calculated. Correct key press judgment information of correct answer rate is obtained. This correctly pressed key determination information is displayed on display devices 85, 86, and 87 after being appropriately calculated as a percentage.

尚、タイミング、符長の正解率を判断する演算
回路82および84では、演奏情報となる母数情
報として音符に対応する「BoSu(1)」を使用し、
音高を判断する演算回路83では、休止符も含む
「BoSu(2)」を演奏情報とする母数として用いてい
る。
Note that the arithmetic circuits 82 and 84 that determine the correct answer rate for timing and note length use "BoSu(1)" corresponding to a note as parameter information serving as performance information.
The arithmetic circuit 83 that determines the pitch uses "BoSu(2)", which also includes a rest mark, as a parameter for performance information.

カウンタ81の計数値情報は、演算回路88で
「BoSu(1)」を分母として除算演算し、表示装置8
9において、一音符正解の状態をパーセント表示
させる。
The count value information of the counter 81 is calculated by dividing by using "BoSu(1)" as the denominator in the arithmetic circuit 88, and the display device 8
At step 9, the state of one note correct is displayed as a percentage.

また、カウンタ56,61,79の計数値情報
A1,A2,A3は、加算回路90において加算し、
その加算情報は演算回路91において演算する。
この演算回路91は、加算回路92からの情報を
分母として除算演算するもので、加算回路92に
は、母数カウンタ23aおよび23bからの情報
「BoSu(1)」および「BoSu(2)」を供給して 「BoSu(1)×2+BoSu(2)」 の演算を行う。そして、部分平均正解率を演算
し、表示装置93でパーセント表示をさせる。
In addition, count value information of counters 56, 61, 79
A1, A2, A3 are added in an adder circuit 90,
The addition information is calculated in the calculation circuit 91.
This arithmetic circuit 91 performs a division operation using the information from the adder circuit 92 as a denominator. Supply it and perform the calculation “BoSu(1)×2+BoSu(2)”. Then, a partial average correct answer rate is calculated and displayed as a percentage on the display device 93.

すなわち、上記のように構成される電子楽器に
あつては、記憶装置11に対して、所定の曲の演
奏情報を記憶設定した後、その演奏曲の楽譜に対
応して鍵盤11で演奏操作を行なうようにする。
この鍵盤11における演奏開始に際しては、スタ
ートスイツチ43を操作して、適宜自動リズム発
生回路25によつて自動リズムを発生させ、その
リズムに合わせて演奏操作をする。
That is, in the case of the electronic musical instrument configured as described above, after performance information of a predetermined song is stored and set in the storage device 11, performance operations are performed on the keyboard 11 corresponding to the score of the performance song. Let's do it.
When starting a performance on the keyboard 11, the start switch 43 is operated to cause the automatic rhythm generation circuit 25 to appropriately generate an automatic rhythm, and the performance is performed in accordance with the rhythm.

この場合、スタートスイツチ43の投入によつ
て、前述したように記憶装置11から記憶楽符情
報に対応して音高情報が読み出され、この音高情
報は、タイミング、音高、符長の各条件毎に、鍵
盤17における押鍵状態と対比され、正解押鍵が
監視計数される。
In this case, when the start switch 43 is turned on, pitch information is read out from the storage device 11 in correspondence with the memorized note information as described above, and this pitch information includes timing, pitch, and note length. For each condition, the state of pressed keys on the keyboard 17 is compared, and the correct pressed keys are monitored and counted.

すなわち、この正解押鍵数が演奏の進行と共に
計数され、その各時点でそれまでの押鍵数に対応
して演算され、正解率が算出されて表示されるも
ので、鍵盤17における演奏練習の独習内容が、
自動的に表示されるようになる。
In other words, the number of correct keys pressed is counted as the performance progresses, and at each point in time it is calculated in accordance with the number of keys pressed up to that point, and the correct answer rate is calculated and displayed. The self-study content is
It will be displayed automatically.

したがつて、特に先生に個別に指摘されること
がなく、自己の演奏の内容、正確度を明確に知る
ことができ、効果的に独習効果が向上される。
Therefore, without being individually pointed out by the teacher, the player can clearly know the content and accuracy of his/her performance, and the effect of self-study is effectively improved.

尚、押鍵正解判断の結果は、実施例ではそのま
までの演奏経過におけるパーセント表示の状態で
示したが、例えば演算回路82〜84,88を減
算回路で構成すれば、誤りあるいは正解の数を具
体的に演算し、表示することができるようにな
り、また母数「BoSu(1)」「BoSu(2)」を、予め最
終値にセツトしておけば、演奏終了時において正
解率結果が得られるようになる。その他、この正
解判断表示は、任意選定できるものである。
In the embodiment, the result of determining the correct key press is shown as a percentage of the progress of the performance, but if the calculation circuits 82 to 84 and 88 are configured as subtraction circuits, it is possible to calculate the number of errors or correct answers. It is now possible to calculate and display concrete calculations, and if the parameters "BoSu(1)" and "BoSu(2)" are set to the final values in advance, the correct answer rate result will be displayed at the end of the performance. You will be able to get it. In addition, this correct answer judgment display can be arbitrarily selected.

[発明の効果] 以上のようにこの発明に係る電子楽器によれ
ば、予め記憶設定された演奏情報と対比しなが
ら、鍵盤における演奏状態が監視され、その鍵盤
部における演奏内容を判定して、演奏練習の進行
に伴つて採点表示される。したがつて、鍵盤楽器
を独習で練習している際に、その練習の進行状態
を逐次的にパーセント表示で生徒自身が知ること
ができ、客観性をもつた指導が、生徒自身の自己
判断によつて実行されるようになり、独習練習の
効果が著しく向上されるようになる。
[Effects of the Invention] As described above, according to the electronic musical instrument according to the present invention, the performance state on the keyboard is monitored while comparing with the performance information stored and set in advance, and the content of the performance on the keyboard is determined. Scores are displayed as performance practice progresses. Therefore, when practicing a keyboard instrument on their own, students can see the progress of their practice sequentially in percentage terms, and objective guidance can help students make their own decisions. As a result, the effectiveness of self-study practice will be significantly improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例に係る電子楽器を
概略的に示す図、第2図は上記電子楽器の記憶情
報制御部を示す構成図、第3図は上記電子楽器で
使用される記憶情報のフオーマツトを説明する
図、第4図は鍵盤における正解押鍵判断手段を説
明する構成図、第5図は上記判断手段における動
作内容を説明するタイムチヤートである。 11……記憶装置、16……データラツチ回
路、17……鍵盤、18……楽音形成回路、21
……制押鍵判断回路、22……採点回路、23…
…母数(イベント数)カウンタ、24……表示装
置、25……自動リズム発生回路。
FIG. 1 is a diagram schematically showing an electronic musical instrument according to an embodiment of the present invention, FIG. 2 is a configuration diagram showing a storage information control section of the electronic musical instrument, and FIG. 3 is a memory used in the electronic musical instrument. FIG. 4 is a diagram illustrating the format of information, FIG. 4 is a block diagram illustrating correct key press determining means on the keyboard, and FIG. 5 is a time chart illustrating the operation of the determining means. 11...Storage device, 16...Data latch circuit, 17...Keyboard, 18...Tone forming circuit, 21
...Key press judgment circuit, 22...Scoring circuit, 23...
...Parameter (number of events) counter, 24...Display device, 25...Automatic rhythm generation circuit.

Claims (1)

【特許請求の範囲】 1 演奏操作鍵を指定する演奏情報を記憶した記
憶装置と、 この記憶装置から上記記憶された演奏情報を演
奏順序にしたがつて順次読み出す読み出し手段
と、 演奏操作する鍵盤と、 この鍵盤から鍵操作に伴い発生される演奏情報
を、上記記憶装置から読み出される演奏情報と逐
次比較する押鍵判断手段と、 この判断手段で判断された結果を順次計数する
第1の計数手段と、 上記記憶装置から上記演奏情報が読み出される
毎にその数を順次計数する第2の計数手段と、 上記読み出し手段による上記演奏情報の読み出
し中において、上記第2の計数手段で計数された
計数結果と上記第1の計数手段で計数された計数
結果との比から正解率をリアルタイムで逐次算出
する算出手段と、 この算出手段で得られた演奏操作に伴う正解率
を逐次表示する表示手段と、 を具備したことを特徴とする電子楽器。
[Scope of Claims] 1. A storage device that stores performance information that specifies performance operation keys; a reading device that sequentially reads out the stored performance information from the storage device in accordance with the performance order; a keyboard for performing performance operations; , a key press determining means for sequentially comparing the performance information generated from the keyboard with the performance information read from the storage device; and a first counting means for sequentially counting the results determined by the determining means. and a second counting means for sequentially counting the number of pieces of performance information each time the performance information is read from the storage device; and a count counted by the second counting means while the performance information is being read by the reading means. Calculating means for sequentially calculating the correct answer rate in real time from the ratio of the result and the counting result counted by the first counting means, and a display means for sequentially displaying the correct answer rate associated with the performance operation obtained by the calculating means. An electronic musical instrument characterized by comprising the following.
JP1130146A 1989-05-25 1989-05-25 Electronic musical instrument Granted JPH0215293A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1130146A JPH0215293A (en) 1989-05-25 1989-05-25 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1130146A JPH0215293A (en) 1989-05-25 1989-05-25 Electronic musical instrument

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP179487A Division JPS62240990A (en) 1987-01-09 1987-01-09 Electronic musical instrument

Publications (2)

Publication Number Publication Date
JPH0215293A JPH0215293A (en) 1990-01-18
JPH0576032B2 true JPH0576032B2 (en) 1993-10-21

Family

ID=15027072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1130146A Granted JPH0215293A (en) 1989-05-25 1989-05-25 Electronic musical instrument

Country Status (1)

Country Link
JP (1) JPH0215293A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0837436A1 (en) * 1996-10-18 1998-04-22 Yamaha Corporation Musical performance teaching system and method, and machine readable medium containing program therefore
DE102018201019A1 (en) 2017-02-28 2018-08-30 Fidlock Gmbh Closure device with a winding element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4986127A (en) * 1972-12-20 1974-08-17
JPS52156029A (en) * 1976-06-21 1977-12-26 Sony Corp Music teaching device
JPS5459875A (en) * 1977-10-20 1979-05-14 Nec Corp Semiconductor device
JPS5692567A (en) * 1979-12-27 1981-07-27 Nippon Musical Instruments Mfg Electronic musical instrument

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4986127A (en) * 1972-12-20 1974-08-17
JPS52156029A (en) * 1976-06-21 1977-12-26 Sony Corp Music teaching device
JPS5459875A (en) * 1977-10-20 1979-05-14 Nec Corp Semiconductor device
JPS5692567A (en) * 1979-12-27 1981-07-27 Nippon Musical Instruments Mfg Electronic musical instrument

Also Published As

Publication number Publication date
JPH0215293A (en) 1990-01-18

Similar Documents

Publication Publication Date Title
US4364299A (en) Electronic musical instrument having system for judging player's performance
JPH043355Y2 (en)
JPS6228472B2 (en)
JPH10187022A (en) System and method for music practice and recording medium for recording program for realizing the same method
US20010029830A1 (en) Device and method for testing music proficiency
JPS58166377A (en) Code instructor for electronic musical instrument
JPH0576032B2 (en)
JPH09237088A (en) Playing analyzer, playing analysis method and memory medium
JPH0356480B2 (en)
JPS6027991B2 (en) electronic musical instrument practice device
JPS6027988B2 (en) keyboard instrument performance practice device
JPS6027990B2 (en) keyboard instrument practice device
JP2733161B2 (en) Training device with automatic performance piano
JPS6027989B2 (en) keyboard performance practice device
JPH10187021A (en) System and method for music practice, and recording medium for recording program for realizing the same method
JPS6029113B2 (en) keyboard performance practice device
JPH0352061B2 (en)
JP3767612B2 (en) Music learning system, music learning method, and computer-readable recording medium recording a music learning program
JPH05142984A (en) Electronic musical instrument
JPS6026228B2 (en) keyboard instrument practice device
JPS6026229B2 (en) Automatic practice device for keyboard instruments
JP4743615B2 (en) Electronic musical instrument with practice function
JP2001100630A (en) Hearing training device
JPH0222387B2 (en)
JPH0713480A (en) Training controller