JPH0575479A - データ流における誤りの識別、補正修整回路装置 - Google Patents

データ流における誤りの識別、補正修整回路装置

Info

Publication number
JPH0575479A
JPH0575479A JP4036134A JP3613492A JPH0575479A JP H0575479 A JPH0575479 A JP H0575479A JP 4036134 A JP4036134 A JP 4036134A JP 3613492 A JP3613492 A JP 3613492A JP H0575479 A JPH0575479 A JP H0575479A
Authority
JP
Japan
Prior art keywords
error
value
stack memory
data
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4036134A
Other languages
English (en)
Inventor
Roland Mester
メスター ローラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEE T S BUROODOKIYASUTO TELEVISION SYST GmbH
Philips GmbH
Original Assignee
BEE T S BUROODOKIYASUTO TELEVISION SYST GmbH
BTS Broadcast Television Systems GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEE T S BUROODOKIYASUTO TELEVISION SYST GmbH, BTS Broadcast Television Systems GmbH filed Critical BEE T S BUROODOKIYASUTO TELEVISION SYST GmbH
Publication of JPH0575479A publication Critical patent/JPH0575479A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1545—Determination of error locations, e.g. Chien search or other methods or arrangements for the determination of the roots of the error locator polynomial

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【目的】 高いデータレート例えば４０ＭＢｉｔ／ｓよ
り大のデータを有する連続データ流のデータを実時間で
補正修整する冒頭に述べた形式の回路装置を提供するこ
とが本発明の目的である。 【構成】 受信されたＲＳ−データブロックにおける誤
りの識別及び補正修整回路装置が提案される。チエン探
索法（Ｃｈｉｅｎ Ｓｅａｒｃｈ）による零位置探索の
ための装置の出力側には見出された（検出された）誤り
位置及び誤り値に対するスタックメモリが設けられてお
り、該スタックメモリは順方向（アップ）−位置カウン
タにより制御されるものである。補正修整後中には別の
スタックメモリが設けられており、当該の別のスタック
メモリは逆方向位置カウンタにより制御されて、当該の
チエン探索法により求められた誤り位置及び誤り値の順
序が反転される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は請求項１の上位概念によ
るリードソロモン（ＲＳ）コード化されたデータブロッ
クにおける誤りの識別及び補正（修整）のための回路装
置を基礎とする。
【０００２】
【従来の技術】ＲＳコードは長さｎのシスデマテイック
なブロックコードであり、ここにおいてｋの情報シンボ
ルには（ｎ−ｋ）＝ｐのコード語が付加される。コード
化過程によっては情報シンボルは変化されない。上記Ｒ
Ｓコードは最小のハミング距離ｄ＝ｐ＋１を有し、上記
ハミング距離はデコーデイングの際誤り検出又は修整
（補正）のため自由に選択可能に用いられ得る。
【０００３】デコーデイングの際データ語とチェック語
とは区別されない。１つのＲＳコードはｎのシンボルか
ら成り、その際、１つのシンボルには夫々１以上のビッ
ト数（≧１）が使用可能である。通常８ビットの１シン
ボル幅を基礎とする。各々のシンボル誤りごとに１つの
誤り位置Ｘi及び１つの誤り値Ｙiを計算するために修整
（補正）の際２ｔの検査（チェック）語が必要とされ
る。誤りのあるシンボルに消失があるものとマーキング
されると、誤り位置Ｘiが検知される。この場合、誤り
値Ｙiの計算のためたんに１つの唯１つの検査語しか必
要でない。ＲＳ−コードには関係式２ｔ＋ｅ≦ｐ＝ｎ−
ｋ＝ｄ−１，が成立つ、但し、ｉは消失の数である。Ｒ
Ｓコードの詳細は下記雑誌から明らかである。‘ＩＢＭ
−Ｊｏｕｅｎａｌ ＲＥＳ ＤＥＶＥＬＯＰ’：“Ｏｎ
−ｔｈｅ−ｆｌｙ−ｄｅｃｏｄｅｒ ｆｏｒ ｍｕｌｔ
ｉｐｌｅ ｂｙｔｅ ｅｒｒｏｒｓ”，第２５９〜２６
９頁，議事録‘ＩＥＥＥ １９９０Ｃｕｓｔｏｍ Ｉｎ
ｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅ
ｎｃｅ’：“Ａ ４０ ＭＨｚ Ｅｎｃｏｄｅｒ／Ｄｅ
ｃｏｄｅｒ Ｃｈｉｐ ｇｅｎｅｒａｔｅｄ ｂｙ ａ
Ｒｅｅｄ−Ｓｏｌｏｍｏｎ Ｃｏｄｅ Ｃｏｍｐｉｌ
ｅｒ”，第１３．５．１〜１３．５．４頁，ＣＨ２８６
０−５／９０／００００−００６５，からは既にＲＳ−
コード化されたデータのデコード用回路装置が公知であ
る。ここでは先ず、伝送区間の受信されたデータ語から
シンドロームが計算される。後置接続の第２段にて、計
算されたシンドロームからユークリッド法に従い誤り位
置−及び誤り値−多項式が計算され、これら多項式はひ
きつづいて第３段にてチェン（Ｃｈｉｅｎ ｓｅａｒｃ
ｈ）検索操作を受ける。そのようにして求められた誤り
位置及び誤り値により、第４段にてＥＸＯＲ結合によ
り、加わるデータの本来の補正修整が行なわれる。
【０００４】
【発明の目的】本発明の目的ないし課題とするところは
高いデータレート、例えば４０ＭＢｉｔ／ｓより大のデ
ータレートを有する連続データ流れのデータを実時間で
補正修整する冒頭に述べた形式の回路装置を提供するこ
とにある。
【０００５】
【発明の構成】上記課題は請求項１の特徴部分にて特定
された構成要件により解決される。
【０００６】本発明の請求項１の特徴事項による回路装
置の利点とするところは複数のスタックメモリの特別な
作動及び特定したような配置構成によって、任意な数の
誤りに対するリアルタイム性の補正（修整）演算操作を
実施できるという利点が得られる。その場合特に有利で
あるのは、当該補正（修整）操作が“自己（自動）制
御”の形で行なわれ得ることである。
【０００７】引用請求項に特定した手段によって、請求
項１にて規定した回路装置の有利な発展形態及び回路装
置が可能である。
【０００８】本発明の１実施例が示してあり、以下詳述
する。
【０００９】
【実施例】定義によれば、ＲＳコードの場合、ｍ−Ｂｉ
ｔを有する各シンボルはガロア体ＧＦ（２m）の元（ｅ
ｌｅｍｅｎｔ）である。有限体−算術の基底（ベース）
としての２mシンボルのシーケンスは体生成多項式ｐ
（ｘ）により規定される。当該シンボル幅によっては２
m−１のＲＳ−コードの最大限ブロック長が制限され
る。それというのは当該体の元が、ブロック中の一義的
な位置（ポジション）数として必要とされるからであ
る。このブロッ中では零は加算に関して１つの中性（ｎ
ｅｕｔｉａｌ）の元であり、α0＝１は乗算の中性の元
である。従って体は既約の体生成多項式を介して規定さ
れる。桁数ｍの１つの原始元αが規定される場合、すべ
ての後続の元がαのべき乗（指数）として表わされ得
る。αはｐ（ｘ）の根であるので、また、更に零と異な
る根が唯ｍ個存在するに過ぎないので、すべてのほかの
元に対してｐ（ｘ）＝０が成立つ。従ってガロア体は２
m−１の元の有限系列（シーケンス）として規定され得
る。その場合、２進的コンポーネント表示によってはビ
ットごとのＥＸＯＲ結合を介しての簡単な加算が可能に
され、べき乗（指数）表示によってはべき乗（指数）モ
ジユロｑ＝２m−１の加算を介しての簡単な乗算が可能
にされる。このことは回路変換操作においては２進加算
器に相応し、その際その加算器のキャリイ出力側はキャ
リイ入力側に接続される。
【００１０】ｐ（ｘ）により生ぜしめられた体における
距離ｄのＲＳコードはコード生成多項式Ｇ（ｘ）により
規定される。
【００１１】
【数２】
【００１２】本事例ではｂ＝０がセッティングされてい
る。但し、ｂはＧＦ（２m）中任意の定数であってもよ
い。正規なコードベクトルＣ（Ｘ）はＰ桁（位置）だけ
シフトされた情報ベクトル
【００１３】
【数３】
【００１４】を、Ｇ（ｘ）により除算すること及び、そ
の際生じているパリテイベクトルＰ（ｘ）を、当該情報
ベクトルｉ（ｘ）の空き（自由）状態になった位置
（桁）に添附することにより生ぜしめられる。生成され
るコードベクトルＣ（ｘ）はＧ（ｘ）のすべての根によ
り、剰余なしで除算可能である。
【００１５】冒頭に述べたように、伝送されたＲＳコー
ド化されたコードブロックＣ（ｘ）はｋの情報桁位置か
ら成り、それら桁位置にはｐの検査（チェック）語がつ
づいている。そのようなコード構成により、Ｃ（ｘ）が
Ｇ（ｘ）により剰余なしで除算され得る（割り切れる）
（誤りｅ（ｘ）又は消失ｕ（ｘ）が生じない限り）こと
が達成される。コード生成多項式Ｇ（ｘ）の根における
受信ベクトルｒ（ｘ）の展開によって、次のような値が
生ぜしめられる、即ち、受信された誤りに依存するが伝
送される情報ｉ（ｘ）には依存しない値が生ぜしめられ
る。これらの値はシンドロームと称せられる。ｍのシン
ドロームＳj（ｊ＝ｏ……ｄ−２）は下記式により計算
される。
【００１６】
【数４】
【００１７】受信されたベクトル（Ｘ）は多次式表示に
より次のように表わされ得る。
【００１８】
【数５】
【００１９】その場合、ｘは夫々の受信されたシンボル
ｒiに対する多項式中の１つの位置（ポジション）を表
わす。最初の受信された（データー）シンボルはｒn-1
であり、最後の（パリテイ）シンボルはｒoである。当
該多項式の記憶のため、ただ、係数ｒiをフアイルしさ
えすればよい。
【００２０】誤りのない受信ベクトルｒ（ｘ）の展開生
成によりコード生成多項式の零（桁）位置にて値零が与
えられるので、シンドロームの値は（桁）位置Ｘkにお
ける位置重み付けされた誤りＹkの和と見做さるべきで
ある。その際シンドロームはコード生成多項式のすべて
の因子（Ｘ＋αi）によるデータ流ｒ（ｘ）の除算の剰
余を表わしており、但し、
【００２１】
【数６】
【００２２】消失の際当該生起の位置Ｘkが固定的に保
持される場合、ｐのシンドローム及びｐの誤り位置Ｘk
により、ｅ＝ｐまでの消失が計算され得る（２ｔ＋ｅ≦
ｐである間）、但しｔはマーキングされない誤りの数で
ある。
【００２３】上記シンドロームは前述の式に従ってｐの
非直線性の式の組（セット）を形成する。それによりｐ
（個）の解が求められ得る。式系の解は誤り位置多項式
の係数であり、上記係数は誤り位置にて値零をとる。
【００２４】前述のユークリッド法によるＲＳコード化
データブロックのデコーデイングは雑誌‘ＩＥＥＥ Ｐ
ｒｏｃｅｅｄｉｎｇｓ’：“Ｓｉｍｐｌｉｆｉｅｄ ｐ
ｒｏｃｅｄｕｒｅ ｆｏｒ ｃｏｒｒｅｃｔｉｎｇ ｂ
ｏｔｈ ｅｒｒｏｒｓ ａｎｄ ｅｒａｓｕｒｅｓ ｏ
ｆ ＲＳ ｃｏｄｅ ｕｓｉｎｇ Ｅｕｃｌｉｄ ａｌ
ｇｏｒｉｔｈｍ”，ｖｏｌ．１３５，Ｐｔ．Ｅ，Ｎｏ．
６，Ｎｏｖ．１９８８，ｂｙ Ｔｒｕｏｎｇ Ｅａｓｔ
ｍａｎ Ｒｅｅｄ ＨＳＵ，に記載されている。ユーク
リッド法は下記ステップに分けられる。
【００２５】１．シンドロームＳj及び消失位置Ｌ
（ｘ）の多項式の計算、並びにｅ＝ｄｅｇ｛Ｌ
（ｘ）｝．のセッテイング ２．所謂フオーニイ（Ｆｏｒｎｅｙ）−シンドロームの
計算
【００２６】
【数７】
【００２７】３．ｅ＝ｄ−１＝ｐ に対して、 Ｔ（ｘ）＝Ｌ（ｘ）及びＲ（ｘ）＝ｔ（ｘ） がセッテイングされる。そうでない場合はＴ（ｘ）及び
Ｒ（ｘ）はユークリッド法の適用により求められる。上
記ユークリット法は下記の再帰式から成る。
【００２８】 ＴS（ｘ） ＝（ＱS-1（ｘ））ＴS-1（ｘ）＋ＴS-2（ｘ） ＲＳ（ｘ） ＝（ＱS-1（ｘ））ＴS-1（ｘ）＋ＴS-2（ｘ） ＱS-1（ｘ）＝ＲＳ-2（ｘ）／ＲＳ-1（ｘ）， 但し、初期値は次の通りである。
【００２９】
【数８】
【００３０】上記式中ＴS（ｘ）は誤り位置多項式、Ｒ
Ｓ（ｘ）は誤り値多項式、ＱS-1（ｘ）は中間値多項式
である。
【００３１】その後、ＲＳ（ｘ）及びＴS（ｘ）は最も
低い（小さい）係数ＴS（Ｏ）＝δで正規化され得、そ
の際 Ｒ（ｘ）＝ＲＳ（ｘ）／δ 及び Ｔ（ｘ）＝Ｔ
S（ｘ）／δであり、猶、Ｒ（ｘ）及びＴ（ｘ）はユー
クリッド法の結果である。
【００３２】Ｔ（ｘ）の根は誤り及び消失の位置の逆数
（ダウンカウントされた値）Ｘk -1である。個々の誤り
位置Ｘk -1は本実施例ではチエン探索手法による零位置
探索により見出される。それと同時に、上記過程では下
記関係式を用いて誤り値Ｙkが求められる。
【００３３】
【数９】
【００３４】は位置ＸkにおけるＴの１次導関数であ
る。有限体において多項式の導関数が形成され、その際
偶数ｎに対するｎ重（回）の加算により零が生じ、奇数
のｎに対しは当該元それ自体が生じる。従ってそのよう
な手段によっては所期の誤り位置及び相応の誤り値が求
めらてる。
【００３５】図１はＲＳデコーダのブロック接続略図で
ある。１はデータバスを示し、このデータバスを介して
はＲＳコード化されたデータブロックの８ビット幅デー
タ語Ｄinが一方では遅延装置２に供給され、他方では機
能ブロック３（これは実質的にシンドロームの形成に用
いられる）に供給される。データバス１に並列的に遅延
装置２及び機能ブロック３に誤りＥＦin線路４を介して
供給される。
【００３６】機能ブロック３では、１６のシンドローム
生成多項式（Ｓｙｎｄｒｏｍｇｅｎｅｒｎｔｏｒ）によ
りシンドロームが計算される。それらシンドローム生成
多項式によっては除算
【００３７】
【数１０】
【００３８】の剰余が、形成される。上記シンドローム
生成多項式はそのつどブロックの始めめにて次のように
して初期化される、即ち帰還結合がアンドゲートを介し
て切離されるようにするのである。生じているタイミン
グにおいて、最後のブロックのシンドロームが機能ブロ
ック５へ伝送され、この機能ブロックでは消失が前述の
ユークリッドに従って求められる。更に、機能ブロック
３にて消失位置Ｌ（ｘ）が検出される。そのために１つ
の多項式はブロック中のすべての位置を通してカウント
する。消失の生起の際当該位置は空いているレジスタ中
に記憶される。これらのレジスタもブロックの始めに値
零でセットされる。補正（修整）制限特性により定めら
れたものより多くの消失が生起すると、Ｌ（ｘ）が零に
セットされる。この場合において、制限された誤り補正
修整が残行され得る。消失ベクトルＬ（ｘ）は機能ブロ
ック５にてブロック長に亘って反転される。
【００３９】機能ブロックは１６と１７バイト（１バイ
ト＝８ビット）の幅の複数レジスタバンクを有する。上
記機能ブロックの機能性はそれ自体公知であるので、そ
れに関連して、それ以上詳述する必要はない。
【００４０】機能ブロック５の出力側からは冒頭に述べ
た誤り位置多項式ＴS（ｘ）並びに誤り値多項式ＲＳ
（ｘ）が取出可能であり、その際その多項式は多項式の
除算及び加算により求められたものである。
【００４１】後続の機能ブロック６，７（これは、図
２，図３に関連してより詳細に示してある）では多項式
ＴS（ｘ）及びＲＳ（ｘ）の零位置が求められ、得られ
た誤り値Ｙk及び誤り位置Ｘkにより誤りのあるデータ語
の補正修整が実施されるのであり、それら誤りのあるデ
ータ語は遅延装置２に出力側からの誤り信号と共に機能
ブロック７に供給される。４つの機能ブロック３〜７及
び遅延装置２の制御は制御装置８を介して行なわれる。
機能ブロック７の出力側からはデータバス９上にて、８
ビット幅データ語Ｄｏｕｔを有するデータ流が取出可能
であり、それらデータ語のうち誤りのあるデータ語がデ
コーダ装置の補正修整能力の枠内で補正修整される。デ
コーダ装置の補正修整能力を越えるデータブロックは誤
り信号ＥＦｏｏｔによって表わされ、この誤り信号はデ
ータバス９を介して送出されるデータと共に、並列的に
線路１０上で伝送される。 図１に示す機能ブロック６
は図２により詳細に示してある。同じ素子には同じ参照
番号を付してある。機能ブロック５から送出される多項
式は本実施例ではサイクリックデコーダ１１の３３のユ
ニットに供給される。上記サイクリックデコーダ１１の
１つのユニットのブロック接続図が一点鎖線で枠で囲ん
だところに詳細に示してある。これによればブロックの
始めに多項式の加わっている多項式がマルチプレクサ１
２を介してレジスタ１３中にロードされる。しかる後、
連続的に、各元ＲiないしＴiが、サイクリックに、ブロ
ック１４にて得られるシンボルα-iと乗算される。その
ようにして零位置Ｔ（ｘ）が見出されると、即ちすべて
のＴiの和がＯ（Ｔi＝ｏ）になると、誤り値は下記の通
り計算され得る。
【００４２】 Ｙk＝Ｒ（ｘk）／Ｔ′（ｘk） （ｂ＝０．の場合に対
して） 導関数Ｔ′（ｘ）によってはガロア体において計算規則
に相応してＴの偶数の係数の多項式が得られる。その種
サイクリックデコーダは冒頭に述べた雑誌ＩＢＭ−Ｊｏ
ｕｒｎａｌ ＲＥＳ ＤＥＶＥＬＯＰ，Ｖｏｌ．３０，
ＮＯ．３，Ｍａｙ１９８６，第２５９〜２６９頁から公
知である。
【００４３】個々のサイクリックデコーダから送出され
る信号は加算数段１５，１６，１７にてまとめられる。
加算段１５〜１７の出力側における各種和、Ｖａｌ，Ｅ
ｖｅｎ Ｓｕｍ，ｏｄｄ Ｓｕｍは１つの平面のすべて
のビットに亘ってのＥＸＯＲゲート処理結果である。本
例では例えば、和ＶａｌのビットＯはＲＯ…Ｒ１５のビ
ットＯの１６重（図）のＥＸ−ＯＲを介して形成され
る。除算Ｒ／Ｔ′は逆数との乗算として実施される。こ
の計算過程は段１６，１７にて行なわれる。Ｅｖｅｎ
Ｓｕｍ及びＯｄｄ Ｓｕｍの和は加算段２０においてま
とめられる。零走査検出は段２１において行なわれる。
段２１の出力側における信号“見出された”（“ｆｏｕ
ｎｄ”）がハイ−レベルを有する場合、上記の見出され
た誤り値Ｙkと共に位置カウンタ（これはマルチプレク
サ２２、レジスタ２３、段２４から成る）の値は誤り位
置Ｘiの値に対するスタックメモリ２５のスタック上に
ファイルされる。本実施例ではスタックメモリが、１６
のレジスタから成るものと仮定してある。スタックメモ
リ２５のスタック上でのファイルはレジスタ０において
行なわれ、一方、レジスタ０〜１４のそれまでの値は夫
々１ポジションずつずらされてレジスタ１〜１５へシフ
トされる。その際レジスタ１５の内容は失なわれる。ス
タックは所謂ＬＩＦＯ（Ｌａｓｔ Ｉｎ／Ｆｉｒｓｔ
Ｏｕｔ）の機能を充足する、それというのはチエン探索
法（アルゴリズム）逆の順序で逆方向の誤り位置を計算
するからである。スタックメモリ２５に並列にスタック
メモリ２６が作動され、このスタックメモリは誤り値Ｙ
iを記憶する。
【００４４】機能ブロック７のブロック接続図を図３に
示す。その中で、２７は誤り位置Ｘkの値に対するスタ
ックメモリを表わし、２８は誤り値Ｙkに対するスタッ
クメモリを表わす。誤り位置Ｘk及び誤りＹkの値はデー
タブロックの終りにて、並列的に、スタックメモリ２
５，２６中に存在する値により引継がれる。従って図２
の装置構成が再び初期化され、もって、ひきつがれて新
たなチエン探索（Ｃｈｉｅｎ ｓｅａｒｃｈ）のため用
いられ得る。
【００４５】図３の装置構成では逆方向位置カウンタに
より値Ｘk及びＹkの順序が反転される。上記の逆方向位
置カウンタはマルチプレクサ２９と、レジスタ３０と、
段３１とから成る。当該装置構成は次のようになされて
いる、即ちブロック始めにてレジスタ３０がマルチプレ
クサ２９を介してブロック長の終値ブロードされるよう
に装置構成されている。レジスタ３０の出力値はそれ以
外の（その他の）時間中段３１を介してシンボルα−１
の値で帰還され、それと乗算される。誤り位置Ｘkは次
のような際見出されたのである、即ち、逆方向位置カウ
ンタから送出されるデータがスタックメモリ２７におけ
るレジスタ０の内容と一致する際見出されたのである。
当該比較は比較段３２にて行なわれ、この比較段は相応
の出力信号“見出された”（“ｆｏｕｎｄ”）を送出す
る。この信号“見出された”（“ｆｏｕｎｄ”）はアン
ドゲート３３に対するゲートパルス信号を成し、上記ア
ンドゲート３３はスタックメモリ２８の他方の入力側に
接続されている。アンドゲート３３の出力側に現われる
誤り値ＹkはＥＸＯＲ段３４において、遅延装置２にて
遅延されたデータＤinとロジック結合され、もって、補
正修整が行なわされる。同様に遅延装置２により遅延さ
れた誤り信号ＥＦinはＲＳデコーダの別制御装置８に依
存して段３５を介して出力線路１０へ達する。信号“見
出された”（“ｆｏｕｎｄ”）中にロジックハイレベル
の生起の際同時にスタックメモリ２７，２８中の最も上
の値が除去される。つまり、スタックメモリ２７，２８
中に設けられているレジスタ１〜１５はレジスタ位置
（ポジション）０〜１４（の内容）に倣わされ（コピー
され）、レジスタ１５はロジック零をひき寄せる。すべ
ての誤りが補正修整されると、スタック上にロジック１
が生じる。この場合逆方向位置カウンタとのひきつづい
てこの一致がもはや生じ得ない。
【００４６】その場合本発明の回路装置は既述の利点の
ほかに、任意の誤り数の処理のためのシーケンス制御は
必要とされない（スタックメモリ２７のスタック上で値
についての自己（自動）制御が行なわれるからである）
という利点を有する。ブロック始めには逆方向位置カウ
ンタは夫々のブロック長値でロードされ、その後サイク
リックにダウンカウントしさえすればよい。この過程は
α-1との乗算に相応する。本発明の装置において消失も
補正修整される場合、データのほかに誤り信号も第９ビ
ットとして遅延されるべきである。その種消失は例えば
ドロップアウトによっても生じ得る。そうでない場合
は、信号Ｄinを８ビット幅で加わっているデータを遅延
すればよい。制御装置８は遅延された誤り信号ＥＦinを
次のように修整変更する、即ち、ＥＸ−ＯＲ段３４の出
力側にて取出可能な各データビットの適正のステ−タ２
が同時に線路１０上にても取出可能であるように修整変
更する。本パイプシイロー処理によっては８ビットのシ
ンボル幅の際０〜２０ＭＨｚの連続的動作速度が可能に
なる。本実施例では１つのリードソロモンコード語は１
〜１６のコード語で補強支援される。
【００４７】
【発明の効果】本発明によれば、複数のスタックメモリ
の特別な作動及び特定したような配置構成によって任意
な数の誤りに対するリアルタイムの補正（修整）演算操
作を実施できるという効果が奏される。その場合特に有
利であるのは、当該補正修整操作が“自己（自動）制
御”の形で行なわれ得ることである。
【図面の簡単な説明】
【図１】公知ＲＳコーダの詳細ブロック接続図である。
【図２】図１の装置構成中に設けられているチエン探索
（Ｃｈｉｅｎ Ｓｅａｒｃｈ）段を本発明により改良構
成した装置構成の詳細ブロック接続図である。
【図３】図１の装置構成中に設けられている補正修整段
の詳細ブロック接続図である。
【符号の説明】
１ データバス ２ 遅延装置 ３ 機能ブロック ４ 線路 ５，６，７ 機能ブロック

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＲＳ符号化されたデータブロックのデー
    タ語における誤りの識別、補正修整回路であって、下記
    の装置を有する即ち−Ｒｓコード化されたデータブロッ
    クのデータ流におけるシンドロームを形成する装置を有
    し−形成されたシンドロームにおける消失を求める装置
    を有し−ユークリッド法（アルゴリズム）を適用する装
    置を有し上記ユークリッド法では下記関係式が成立ち、
    即ち ＴS（ｘ） ＝（ＱS-1（ｘ））ＴS-1（ｘ）＋ＴS-2（ｘ）， ＲS（ｘ） ＝（ＱS-1（ｘ））ＲS-1（ｘ）＋ＴS-2（ｘ）及び ＱS-1（ｘ）＝ＲS-2（ｘ）／ＲS-1（ｘ） 但しＴS（ｘ）は誤り位置多項式；ＲS（ｘ）は誤り値多
    項式；ＱS-1（ｘ）は中間値多項式であり、ＲS（ｘ）及
    びＲS（ｘ）の正規化は最も低い係数ＲS（Ｏ）＝δで行
    なわれ得、それにより ＲS（ｘ）＝ＲS（ｘ）／δ，Ｔ（ｘ）＝ＴS（ｘ）／δ の関係が成立ち、 −誤り（桁）位置Ｘk及び誤り値Ｙkを求める装置を有
    し、該装置は下記の関係式に従ってチェン探索法（Ｃｈ
    ｉｅｎ ｓｅａｒｃｈ）による零位置探索により誤り桁
    位置Ｘk及び誤り値Ｙkを求めるものであり、 【数１】 但しＴ′（Ｘk）は位置Ｘkにおける１次導関数であり−
    求められた誤り位置Ｘk及び誤り値Ｙkを用いて加わって
    いるＲＳコード化されたデータブロック内での信号遅延
    伝播時間の適合されたデータブロックの補正修整のため
    の装置を有する回路装置において−１つのデータブロッ
    ク中に存在するデータ語のカウントアップのためと、チ
    ェン探索（Ｃｈｉｅｎ ｓｅａｒｃｈ）手法による零位
    置の検出の際、１つの目標値（ｘ）の送出のためのアッ
    プカウンタ（２２，２３，２４）を有し、−第１のスタ
    ックメモリ（２５）を有し該第１スタックメモリ中には
    上記アップカウンタ（３３，２３，２４）から送出され
    るカウント値（ｘ）が書込可能であり、また、該カウン
    ト値は各データブロックの終りにて、第２スタックメモ
    リ（２７）内への書込のため読出可能であり、上記第２
    スタックメモリ（２７）は制御信号によって制御可能で
    あり、−第３のスタックメモリ（２６）を有し該第３ス
    タックメモリ中には上記第１スタックメモリ（２５）中
    へのカウント値（ｘ）のそのつどの書込と同時に上記誤
    り値（Ｙk）は書込可能であり、また該誤り値はデータ
    ブロックの終わりにて第４スタックメモリ（２８）内へ
    のそのつどの書込のため読出可能であり、上記第４スタ
    ックメモリ（２８）は制御信号によって制御可能であ
    り、−１つのブロック長の値から開始してダウンカウン
    トのためのダウントカウンタ（２９，３０，３１）を有
    し、−そのつど最も上位の桁位置にて上記第２のスタッ
    クメモリ（２７）中に生じているカウント値を、上記ダ
    ウンカウンタ（２９，３０，３１）から送出されたカウ
    ント値と比較する装置であって、上記両カウンタ値が相
    等しい場合制御信号を導出する比較装置を有し、−ＥＸ
    ＯＲ−段（３４）を有し、該ＥＸＯＲ段の一方の入力側
    には当該制御信号に依存してそのつど最上位の桁位置に
    第４スタックメモリ（２８）中に生じている誤り値（Ｘ
    k）が供給され、それの他方の入力側には信号走作遅延
    時間の適合したデータ語が加わり、それの出力側には誤
    りの（修整）補正されたデータ語が取出可能であること
    を特徴とするデータ流における誤りの識別、補正修整回
    路装置。
  2. 【請求項２】 上記アップカウンタ（２２，２３，２
    ４）は第１のマルチプレクサ段（２２）と、後置接続の
    第１レジスタ（２３）とを有し、ここにおいてブロック
    の始めにて上記マルチプレクサ段（２２）の入力側に値
    α0＝１が供給され、それ以外の時間ではマルチプレク
    サ段（２２）の他方の入力側に、レジスタ（２３）から
    送出された出力値の、値α1と乗算された値が加わるよ
    うに構成されている請求項１記載の回路装置。
  3. 【請求項３】 上記ダウンカウンタ（２９，３０，３
    １）は第２マルチプレクサ段（２９）と、後続接続の第
    ２のレジスタ（３０）とを有し、ここにおいて、ブロッ
    ク始めにて第２マルチプレクサ段（２９）の一方の入力
    側には１つのブロック長の値が供給され、それ以外の時
    間中は第２マルチプレクサ段（２９）の他方の入力側に
    は第２レジスタ（３０）から送出された出力値の値が加
    わるように構成されている請求項１記載の回路装置。
JP4036134A 1991-02-25 1992-02-24 データ流における誤りの識別、補正修整回路装置 Pending JPH0575479A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4105860.7 1991-02-25
DE4105860A DE4105860C2 (de) 1991-02-25 1991-02-25 Schaltungsanordnung zum Erkennen und Korrigieren von Fehlern in Datenworten

Publications (1)

Publication Number Publication Date
JPH0575479A true JPH0575479A (ja) 1993-03-26

Family

ID=6425828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4036134A Pending JPH0575479A (ja) 1991-02-25 1992-02-24 データ流における誤りの識別、補正修整回路装置

Country Status (4)

Country Link
US (1) US5365529A (ja)
JP (1) JPH0575479A (ja)
DE (1) DE4105860C2 (ja)
FR (1) FR2673341B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314978A (ja) * 1993-04-28 1994-11-08 Nec Corp チェン・サーチ回路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239522B2 (ja) * 1992-10-30 2001-12-17 ソニー株式会社 データ消失訂正方法とその回路
EP0611054B1 (en) * 1993-01-22 1998-04-08 Canon Kabushiki Kaisha Polynomial-set deriving apparatus and method
EP0620654B1 (en) * 1993-03-31 1998-11-18 Kabushiki Kaisha Toshiba Circuit for performing the Euclidian algorithm in decoding of arithmetical codes
JP3176171B2 (ja) * 1993-04-21 2001-06-11 キヤノン株式会社 誤り訂正方法及びその装置
US5483236A (en) * 1993-12-20 1996-01-09 At&T Corp. Method and apparatus for a reduced iteration decoder
JP3255386B2 (ja) * 1993-12-27 2002-02-12 キヤノン株式会社 誤り訂正符号の復号器
US5699368A (en) * 1994-03-25 1997-12-16 Mitsubishi Denki Kabushiki Kaisha Error-correcting encoder, error-correcting decoder, and data transmitting system with error-correcting codes
US5912905A (en) * 1994-03-25 1999-06-15 Mitsubishi Denki Kabushiki Kaisha Error-correcting encoder, error-correcting decoder and data transmitting system with error-correcting codes
US5615220A (en) * 1995-01-31 1997-03-25 Philips Electronics North America Corporation Polynomial divider which can perform Euclid's Algorithm to produce an error locator polynomial from an error syndrome polynomial, and apparatus including the polynomial divider
US5943348A (en) * 1997-10-14 1999-08-24 Lsi Logic Corporation Method to check for burst limiting in error correcting systems
US5974582A (en) * 1997-10-14 1999-10-26 Lsi Logic Corporation High-speed chien search logic
US6279137B1 (en) 1998-12-08 2001-08-21 Lsi Logic Corporation System and method for a storage-efficient parallel Chien Search
CN1144374C (zh) 1998-12-11 2004-03-31 松下电器产业株式会社 里德-索洛蒙解码装置及其控制方法
JP5674700B2 (ja) * 2012-03-22 2015-02-25 株式会社東芝 符号化装置および符号化装置の制御方法、ならびに、記憶装置
DE102021109391B3 (de) * 2021-04-14 2022-08-25 Infineon Technologies Ag Multibytefehler-Erkennung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494234A (en) * 1982-12-29 1985-01-15 International Business Machines Corporation On-the-fly multibyte error correcting system
US4665523A (en) * 1984-02-15 1987-05-12 Stanford University Method and means for error detection and correction in high speed data transmission codes
US4649541A (en) * 1984-11-21 1987-03-10 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Reed-Solomon decoder
FR2582888B1 (fr) * 1985-05-30 1987-08-21 Dornstetter Jean Louis Procede de transmission, avec possibilite de correction de paquets d'erreurs, de messages d'information et dispositifs de codage et de decodage pour la mise en oeuvre de ce procede.
US4873688A (en) * 1987-10-05 1989-10-10 Idaho Research Foundation High-speed real-time Reed-Solomon decoder
US4868828A (en) * 1987-10-05 1989-09-19 California Institute Of Technology Architecture for time or transform domain decoding of reed-solomon codes
US4958348A (en) * 1988-02-12 1990-09-18 Eastman Kodak Company Hypersystolic Reed-Solomon decoder
JPH02125532A (ja) * 1988-11-04 1990-05-14 Sony Corp Ｂｃｈ符号の復号装置
US5099482A (en) * 1989-08-30 1992-03-24 Idaho Research Foundation, Inc. Apparatus for detecting uncorrectable error patterns when using Euclid's algorithm to decode Reed-Solomon (BCH) codes
US5170399A (en) * 1989-08-30 1992-12-08 Idaho Research Foundation, Inc. Reed-Solomon Euclid algorithm decoder having a process configurable Euclid stack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314978A (ja) * 1993-04-28 1994-11-08 Nec Corp チェン・サーチ回路

Also Published As

Publication number Publication date
DE4105860C2 (de) 1995-04-20
DE4105860A1 (de) 1992-08-27
FR2673341A1 (fr) 1992-08-28
FR2673341B1 (fr) 1997-03-21
US5365529A (en) 1994-11-15

Similar Documents

Publication Publication Date Title
US5107503A (en) High bandwidth reed-solomon encoding, decoding and error correcting circuit
US6374383B1 (en) Determining error locations using error correction codes
EP1131893B1 (en) Forward error corrector
US5440570A (en) Real-time binary BCH decoder
US7322004B1 (en) Efficient high-speed Reed-Solomon decoder
JPH0575479A (ja) データ流における誤りの識別、補正修整回路装置
JPH0831803B2 (ja) 誤り訂正のための方法と装置
JP3046988B2 (ja) データストリームのフレーム同期検出方法及び装置
US6119262A (en) Method and apparatus for solving key equation polynomials in decoding error correction codes
KR101354288B1 (ko) 통신 시스템에서 에러 검출 방법 및 장치
US20070157064A1 (en) Systems and methods for error corrections
WO2000057561A1 (en) Pipelined high speed reed-solomon error/erasure decoder
JPH09507117A (ja) リードソロモン復号化器
JP2001502153A (ja) 大規模データ・ブロックのためのハードウェア最適化リード・ソロモン・デコーダ
JPH0653842A (ja) Ｒｓコードデータ信号を復号化する方法および回路
EP0944963B1 (en) Shortened fire code error-trapping decoding method and apparatus
EP0753942A2 (en) Word-wise processing for reed-solomon codes
KR100970223B1 (ko) 리드-솔로몬 코드의 소프트-결정 디코딩 방법, 리드-솔로몬 코드워드 디코더 및 컴퓨터 프로그램 제품
EP0660535B1 (en) Apparatus for uniformly correcting erasure and error of received word by using a common polynomial
US6651214B1 (en) Bi-directional decodable Reed-Solomon codes
EP0723342B1 (en) Error correction apparatus
US6735737B2 (en) Error correction structures and methods
EP0329775B1 (en) High bandwidth reed-solomon encoding, decoding and error correcting circuit and method
JP3343857B2 (ja) 復号装置、演算装置およびこれらの方法
JP2726902B2 (ja) 広帯域巾のリード‐ソロモンエンコード、デコード及びエラー修正回路