JPH0575238A - 回路基板とその製造方法 - Google Patents

回路基板とその製造方法

Info

Publication number
JPH0575238A
JPH0575238A JP4882392A JP4882392A JPH0575238A JP H0575238 A JPH0575238 A JP H0575238A JP 4882392 A JP4882392 A JP 4882392A JP 4882392 A JP4882392 A JP 4882392A JP H0575238 A JPH0575238 A JP H0575238A
Authority
JP
Japan
Prior art keywords
circuit
layer
plating
electroless
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4882392A
Other languages
English (en)
Inventor
Yoshio Kaneshiro
芳雄 金城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAU CHEM YUGEN
Original Assignee
NAU CHEM YUGEN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NAU CHEM YUGEN filed Critical NAU CHEM YUGEN
Publication of JPH0575238A publication Critical patent/JPH0575238A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 導電性が優れている回路パターンを備えた回
路基板を提供する。 【構成】 基板の上にAlの薄層回路を形成し、この薄
層回路の上に無電解Niめっき層回路を形成したのち電
解めっき法で金属または合金の電解めっき層回路を形成
する。電解めっき法は、pH3〜10のめっき浴を用い
て行われる。金属としては、Cu、Ni、Au、Ag、
In、合金としてはPd−Sn合金、Pd−Ni合金が
用いられる。 【効果】 用いるめっき浴が弱酸性、中性または弱アル
カリ性であるため、基板とその上に形成されているAl
薄層回路のいずれも侵蝕されず、回路パターンと基板と
の密着性は良好である。また、電解めっき層の厚みを変
化させることが容易であり、しかもめっきの堆積速度は
大きいので、任意の導電性を有する回路パターンを低コ
ストで形成することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は回路基板とその製造方法
に関し、更に詳しくは、例えば、高精細な液晶パネルの
製造にとって有用なガラス回路基板や、プラスチックフ
ィルムをベースとするフレキシブルな回路基板、また
は、Siのような半導体ウエハに形成された回路パター
ンを有する半導体回路基板などの回路基板とその製造方
法に関する。
【0002】
【従来の技術】例えば液晶を用いたフラットパネルで
は、その基板は透明ガラスで構成されている。そして、
このガラス基板の表面には、Alの薄層から成る所望パ
ターンの回路が形成され、更にこの回路パターンをIT
O(Indium-Tin oxide)膜で被覆してガラス回路基板とさ
れる。
【0003】この場合、Al薄層回路の形成において
は、通常、ガラス基板の表面の全面に、まず真空蒸着
法、電子蒸着法など常用の成膜法で厚みが0.3〜2μm
程度のAl薄層を形成したのち、この薄層にホトリソグ
ラフィーとエッチング処理を施して、所望パターンの回
路を形成するという方法が採用されている。ところで、
最近、開発が進められている高精細な液晶パネルでは、
当然にも、前記ガラス回路基板に搭載する画素や半導体
チップの数が増加する。
【0004】そして、このことに応じて、回路パターン
のファイン化が進むと同時に、各機能素子を駆動するた
めの消費電力も増大する。したがって、回路パターンと
しては、導電性が良好で駆動時における抵抗損が少ない
ものが要求されている。このような要求を満たすため、
例えば、ガラス基板に成膜するAl薄層の膜厚を厚くし
て、回路全体の導電性を高めるという方法や、また、従
来と同じ膜厚(0.3〜2μm程度)のAl薄層回路の上
に、蒸着法、スパッタリング法、イオンプレーティング
法などの方法で、TiとAuまたはCrとAuなど他の
単体金属を順次積層して複数層の金属層を形成したり、
またはその金属層の上に、更に電解めっき法でCuめっ
き層を形成するという方法が提案されている。
【0005】
【発明が解決しようとする課題】しかしながら、前者の
方法の場合、例えば上記した蒸着法などの成膜法で膜厚
の厚いAl薄層の成膜するためには、多大の時間を必要
として全体のコトスアップを招くという問題や、また、
厚いAl薄層をエッチングして所望パターンの回路を形
成する時に、形成された回路ではいわゆるくびれ現象が
発生するという問題が生ずる。
【0006】また、後者の方法の場合は、Al、Ti、
AuまたはAl、Cr、Auなどの各層を形成するため
には、これら複数層に対応する回数の成膜操作を行なう
ことが必要である。そのため、全体の層形成に要する工
程も多くなり、多大な時間を要するのでコストアップを
招く。しかも、例えばAuを無電解めっきする場合に
は、シアン化金カリやシアン化カリを主成分とし、pH
が10〜12程度の強アルカリ性のめっき浴を用いるた
め、まず、ガラス基板そのものが侵蝕され、結局、ガラ
ス基板とAl薄層との界面が侵蝕されて両者の密着性の
低下という問題が起り、回路としての信頼性に難点が生
ずる。
【0007】本発明は上記したような問題を解決し、導
電性が優れた回路パターンを有する回路基板と、その回
路パターンの形成に要する工程数が少ないので回路パタ
ーン形成に要する時間を従来に比べて短時間にすること
ができる製造方法の提供を目的とする。
【0008】
【課題を解決するための手段・作用】上記した目的を達
成するために、本発明においては、基板と、前記基板の
表面に形成されているAl薄層回路と、前記Al薄層回
路の上に形成されている無電解Niめっき層と、前記無
電解Niめっき層の上に形成されている少なくとも1層
の電解めっき層とを必須として備えていることを特徴と
する回路基板が提供され、その製造方法としては、まず
第1に、基板の表面にAl薄層を形成する工程(以下、
第1工程という);前記Al薄層に、ホトリソグラフィ
ーとエッチング処理を施して所望パターンのAl薄層回
路を形成する工程(以下、第2工程という);前記Al
薄層回路の表面に、湿式によりエッチング処理と活性化
処理を施したのちNiの無電解めっきを施し、前記Al
薄層回路の表面に無電解Niめっき層を形成する工程
(以下、第3工程という);および、pH3〜10のめ
っき浴を用いる電解めっきにより、前記無電解Niめっ
き層の表面に金属または合金の電解めっき層を少なくと
も1層形成する工程(以下、第4工程という);を必須
として備えていることを特徴とする回路基板の製造方法
が提供され、更に第2の方法として、前記第1工程に続
けて、前記Al薄層の表面に、湿式によりエッチング処
理と活性化処理を施したのちNiの無電解めっきを施
し、前記Al薄層の表面に無電解Niめっき層を形成す
る工程;pH3〜10のめっき浴を用いる電解めっきに
より、前記無電解Niめっき層の表面に金属または合金
の電解めっき層を形成する工程;および、ホトリソグラ
フィーとエッチング処理を施すことにより、Al薄層と
無電解Niめっき層と金属または合金の電解めっき層が
この順序で積層されている回路パターンを形成する工
程;を必須として備えていることを特徴とする回路基板
の製造方法が提供される。
【0009】まず、本発明の回路基板においては、図1
で示したように、基板1の表面に、所望のパターンを描
くAl薄層回路2が形成され、この薄層回路2の上に後
述する無電解Niめっき層の回路3,電解めっき法で堆
積された金属または合金の電解めっき層4が順次形成さ
れている。基板1としては、透明なガラス基板、石英
板、サファイア板;ポリイミドフィルム、ポリエチレン
テレフタレートフィルムのようなプラスチックフィル
ム;または、Siウエハ、GaAsウエハのような半導
体ウエハ;を用いることができる。
【0010】例えば、ガラス基板、石英板、サファイア
板などを基板として用いることにより、高精細な液晶フ
ラットパネル用の回路基板を製造することができ、ま
た、前記したプラスチックフィルムを用いることによ
り、それらフィルムをベースとするフレキシブルな回路
基板を製造することができる。更に、SiウエハやGa
Asウエハのような半導体ウエハを基板として用いるこ
とにより、これらウエハの表面に所望の回路パターンが
形成されている半導体チップを製造することができる。
【0011】回路基板における電解めっき層4を構成す
る金属または合金としては、その回路基板の回路パター
ンに要求される特性(例えば導電性など)との関係で適
宜に選択すればよいが、通常は、Cu、Ni、Au、A
g、Inなどの単体金属や、Pb−Sn合金(半田)、
Pd−Ni合金などの合金が使用される。これら電解め
っき層4は、1層だけであってもよいが、上記した金属
や合金を適宜に積層した複数層であってもよい。
【0012】以下に、本発明方法に関し、基板がガラス
回路基板の場合を例として詳細に説明するが、基板がガ
ラス基板でない場合であっても、この方法を適用するこ
とができる。このガラス回路基板を製造するための第1
の方法における第1工程は、図2で示すように、ガラス
基板1の表面(図では片面)の全面に、所望厚みのAl
薄層2aを形成する工程である。この薄層2aの形成方
法としては、従来から行なわれている蒸着法、スパッタ
リング法などの成膜法が適用される。薄層2aの厚みは
導通が確保される程度の厚みであればよく格別限定され
るものではないが、回路パターン形成時のエッチングに
よるくびれ現象の発生防止を考慮すると従来と同様に、
0.1〜10μm程度であればよい。
【0013】第2工程は、上記薄層2aを所望するパタ
ーン回路にする工程である。この工程では、例えば図3
で示したように、形成すべき回路パターンの個所を被覆
してレジスト5を形成したのち、ここに、回路パターン
を描画したホトマスクを用いるホトリソグラフィーを施
し、更に全体にエッチング処理を施して、図4で示した
ように、薄層回路2以外の薄層2aをエッチング除去
し、ついで図5に示したように、レジスト5を剥離除去
してAl薄層回路2のみのパターンをガラス基板1の上
に形成する。
【0014】第3工程は、このAl薄層回路2の上に無
電解Niめっき層3を形成する工程であり、第4工程
は、その無電解Niめっき層3の上に金属または合金の
電解めっき層4を形成する方法である。第3工程におい
ては、まず、ガラス基板1の表面に形成されているAl
薄層回路2の相互の間を、例えば印刷法でめっきレジス
ト6によって埋め、薄層回路2の表面2bのみを露出さ
せておく。このとき、図6に示したように、めっきレジ
スト6の厚みが薄層回路2の膜厚よりも厚くなるように
印刷すると、後述する電解めっき法で形成する電解めっ
き層の回路幅を前記薄層回路2の幅に揃えることができ
て好適である。
【0015】ついで、薄層回路2の表面2bに対し、例
えば、NaOH水溶液を用いてエッチング処理を施し、
更にPdCl2 のようなPd塩の水溶液で活性化処理を
施したのち、常用のNiの電解めっきを行ない、前記表
面2bの上に無電解Niめっき層を形成する。厚みは、
通常、0.3〜1.0μmである。その後、第4工程におい
て、全体を所定の電解めっき浴に浸漬して、前記無電解
Niめっき層3の表面に金属または合金を電着してそれ
を堆積し、所望厚みの電解めっき層4を形成する。
【0016】この第4工程の電解めっき時に用いるめっ
き浴としては、pHが3以上の弱酸性のめっき浴、pH
6〜8程度の中性めっき浴、またはpH10以下の弱ア
ルカリ性のめっき浴である。めっき浴として強酸性のめ
っき浴を用いると、Alの標準電極電位は、Cu、N
i、Ag、Au、In、Pb−Sn合金、Pd−Ni合
金の標準電極電位よりも卑であるため、電解めっき時
に、薄層回路2のAlがエッチングされて、この薄層回
路2にピンホールが発生したり、基板1との密着性が低
下したり、例えば基板が半導体ウエハであった場合に
は、これら基板が侵蝕されるというような問題が生ず
る。
【0017】また、強アルカリ性のめっき浴を用いる
と、例えば基板がガラス基板、石英板、サファイア基板
などの場合、これら基板1の侵蝕が起りはじめて、Al
薄層回路2と基板1の界面における密着性が低下する。
例えば、電解めっき層4をCuで構成する場合、用いる
めっき浴としては、例えば、ピロリン酸銅を銅源とし、
アンモニウムとポリリン酸でpH7〜9に調整したもの
が好適である。そのときの電流密度は1.0〜6A/dm2
が好適である。
【0018】このめっき浴や条件を適用すると、電着は
均一に進み、しかも電着銅の組織も、低応力で、微細結
晶構造となり、回路パターンの強度や導電性が向上す
る。電解めっき層4の厚みは格別限定されるものではな
く、形成される回路に要求される導電性との関係で適宜
に選定される。例えば、大きい電流を流す場合には、そ
の厚みを厚くすればよい。この厚みの調整は、電解めっ
きを行なう時間によって制御することができる。
【0019】上記第4工程の終了後、レジスト6を剥離
除去すれば、図1で示した構造の本発明のガラス回路基
板が得られる。第2の方法では、まず、第1の方法の第
1工程と同じようにしてガラス基板の表面の全面に所望
厚みのAl薄層を形成し、ついで、このAl薄層2aの
全面に図7で示したように、前記したと同様のNiの無
電解めっきを施して無電解Niめっき層3aを形成した
のち、その上に所定厚みの金属または合金の電解めっき
層4aを形成する。
【0020】このときの電解めっき条件は、第1の方法
で説明したと同様な条件を選択すればよい。ついで、こ
の電解めっき層4aの表面のうち、形成すべき回路パタ
ーンの個所に、図7で示したように、ホトリソグラフィ
ーによりレジスト7を形成したのちエッチング処理を施
して、ついで、前記回路パターンの個所以外の電解めっ
き層4a、無電解Niめっき層3a、Al薄層2aを順
次エッチング除去する(図8)。
【0021】最後に、レジスト7を剥離除去することに
より、図1で示した構造の本発明の回路基板が得られ
る。
【0022】
【実施例】実施例1 表面が平滑なガラス基板の片面の全面に、蒸着法によっ
て、厚みが1.0μmのAl薄層を被覆形成した。つい
で、このAl薄層の上に、ホトレジストを厚み10μm
となるようにスピンコートしたのち、その上に所定パタ
ーンのマスクを載置して光照射し、ついで光照射しない
部分をエッチング除去し、更に回路パターン以外のAl
薄層をエッチング除去してその部分のガラス基板表面を
露出させた。
【0023】つぎに、上記ガラス基板の露出部分に厚み
10μmでめっきレジストを印刷した。つぎに、30g
/lの中性脱脂剤(温度50±1℃)に5分間浸漬して
Al薄層回路の表面に脱脂処理を施したのち、NaOH
20g/l、クエン酸ソーダ50g/lから成るエッチ
ャント(温度20±1℃)に2分間浸漬してAl薄層回
路の表面にエッチング処理を施した。
【0024】ついで、NaOH25g/l、クエン酸ソ
ーダ25g/l、NH4 OH10g/l、PdCl2 0.
5g/lから成る活性浴(温度20±1℃)に2分間浸
漬して活性化処理を施したのち、ニコムN(商品名、日
鉱メタルプレーティング(株)製の無電解Niめっき
浴)の5倍希釈液(温度70±2℃)に6分間浸漬して
厚み約1.0μmの無電解Niめっき層をAl薄層回路の
表面に形成した。
【0025】以下の組成のCuめっき浴を建浴した。 ピロリン酸銅:105g/l,ピロリン酸カリ:307
g/l,NH4 OH:2ml/l,pH:8.5〜9.0,浴
温:50〜60℃。 このめっき浴の中に、ガラス基板におけるAl薄層回路
を陰極とし、Cu板を陽極として、電流密度2A/dm2
で15分間電解めっきを行なった。
【0026】全体をめっき浴から取出し、めっきレジス
トを剥離除去した。無電解Niめっき層のパターン回路
の上には、その回路幅と同じ幅で厚み15μmのCuめ
っき層のパターン回路が形成されていた。全体の回路の
厚みは平均で16.5μmであった。この回路における表
面抵抗値は、1×10-3Ω/□以下であり、良好な導電
性を示した。また、ガラス基板とAl薄層回路との間、
Al薄層回路と無電解Niめっき層の回路との間、無電
解Niめっき層の回路とCuめっき層との間の密着性は
いずれも良好であった。
【0027】実施例2 まず、実施例1と同じ工程を経て、ガラス基板の上にA
l薄層回路と無電解Niめっき層を順次形成した。以下
の組成のAgめっき浴を建浴した。 組成;ダインシルバーAGM−5((株)大和化成研究
所製、Ag+ 濃度:30g/l)200g/l、ダイン
シルバーAGI((株)大和化成研究所製)500g/
l、ダインシルバーAGH((株)大和化成研究所製)
25g/l、pH:7.0、浴温:30〜40℃。
【0028】このめっき浴の中に、ガラス基板のAl薄
層回路を陰極とし、純度99.99%以上のAg板を陽極
として、電流密度1A/dm2で電解めっきを行なった。
全体をめっき浴から取出し、めっきレジストを剥離除去
した。無電解Niめっき層のパターン回路の上には、そ
の回路幅と同じ幅で厚み17.0μmのAgめっき層のパ
ターン回路が形成されていた。全体の回路の厚みは平均
で18.2μmであった。
【0029】この回路における表面抵抗値は、1×10
-3Ω/□以下であり、良好な導電性を示した。また、ガ
ラス基板とAl薄層回路の間、Al薄層回路と無電解N
iめっき層回路との間、無電解Niめっき層とAgめっ
き層回路との間における密着性はいずれも良好であっ
た。 実施例3 まず、実施例1と同じ工程を経て、ガラス基板の上にA
l薄層回路とNiの無電解めっき層を順次形成した。
【0030】つぎに、市販のAuめっき浴(田中貴金属
(株)製のノーシアン系中性タイプ、商品名:ニュート
ロネックス210)を用意した。このAuめっき浴内に
上記ガラス基板をセットして、pH7.3〜8.0、浴温6
5±5℃、電流密度0.25A/dm2 の条件で60分間電
解めっきを行なった。全体をめっき浴から取出し、めっ
きレジストを剥離除去した。無電解Niめっき層のパタ
ーン回路の上には、その回路幅と同じ幅で厚み8.1μm
のAuめっき層のパターン回路が形成されていた。全体
の回路の厚みは平均で9.2μmであった。
【0031】この回路における表面抵抗値は、1×10
-4Ω/□以下であり、良好な導電性を示した。また、ガ
ラス基板とAl薄層回路の間、Al薄層回路と無電解N
iめっき層回路との間、無電解Niめっき層とAuめっ
き層回路との間における密着性はいずれも良好であっ
た。 実施例4 まず、実施例1と同じ工程を経て、ガラス基板の上にA
l薄層回路とNiの無電解めっき層を順次形成した。
【0032】以下のInめっき浴を建浴した。 In(SO3 NH2)3 :105g/l、Na(SO3
2):150g/l、NaCl:46g/l、デキスト
ロース:8g/l、トリエタノールアミン:4g/l、
pH:3、浴温:20〜30℃。 このめっき浴を用い、ガラス基板のAl薄層回路を陰極
とし、純度99.99%以上のIn板を陽極として、電流
密度1A/dm2 で60分間電解めっきを行なった。
【0033】全体をめっき浴から取出し、めっきレジス
トを剥離除去した。無電解Niめっき層のパターン回路
の上には、その回路幅と同じ幅で平均厚み20μmのI
nめっき層のパターン回路が形成されていた。全体の回
路の厚みは平均で19.6μmであった。この回路におけ
る表面抵抗値は、1×10-3Ω/□以下であり、良好な
導電性を示した。また、ガラス基板とAl薄層回路の
間、Al薄層回路と無電解Niめっき層回路との間、無
電解Niめっき層とInめっき層回路との間における密
着性はいずれも良好であった。
【0034】実施例5 ガラス基板の代わりに、直径4インチ(101.6mm)の
Siウエハを用いたことを除いては、実施例1と同じ工
程を経て、Siウエハの表面にAl薄層回路と無電解N
iめっき層を形成した。ついで、実施例4と同様にして
電解めっきを行なった。無電解Niめっき層のパターン
回路の上には、平均厚み20μmのInのパターン回路
が形成された。全体の回路の厚みは平均で20.0μmで
あった。
【0035】この回路において、Si基板とAl薄層回
路の間、Al薄層回路と無電解Niめっき層回路との
間、無電解Niめっき層とInめっき層回路との間にお
ける密着性はいずれも良好であった。 実施例6 まず、実施例1と同じ工程を経て、ガラス基板の上にA
l薄層回路と無電解Niめっき層を順次形成した。
【0036】以下の組成のNiめっき浴を建浴した。 スルファミン酸ニッケル:400g/l、NiCl2
3g/l、H3 PO4 :25g/l、レベノンA(商品
名、日鉱メタルプレーティング(株)製の光沢剤)1ml
/g、pH:4.5〜5.5、浴温:40〜45℃。 このめっき浴の中に、ガラス基板のAl薄層回路を陰極
とし、純度99%以上のSNi板を陽極として、電流密
度2A/dm2 で30分間電解めっきを行なった。
【0037】全体をめっき浴から取出し、めっきレジス
トを剥離除去した。無電解Niめっき層のパターン回路
の上には、その回路幅と同じ幅で厚み12μmのNiめ
っき層のパターン回路が形成されていた。全体の回路の
厚みは平均で11.8μmであった。この回路における表
面抵抗値は、1×10-2Ω/□以下であり、良好な導電
性を示した。また、ガラス基板とAl薄層回路の間、A
l薄層回路と無電解Niめっき層回路との間、無電解N
iめっき層と電解Niめっき層回路との間における密着
性はいずれも良好であった。
【0038】実施例7 まず、実施例1と同じ工程を経て、ガラス基板の上にA
l薄層回路と無電解Niめっき層を順次形成した。以下
の半田(Pb−Sn合金)浴を建浴した。エバソルダS
N(商品名、荏原エージライト(株)製)180g/
l、エバソルダPB(商品名、荏原エージライト(株)
製)20g/l、エバライトA(商品名、荏原エージラ
イト(株)製)70g/l、エバソルダ#10(商品
名、荏原エージライト(株)製)20ml/g、pH3.0
〜5.0、浴温15〜20℃。
【0039】このめっき浴の中に、ガラス基板のAl薄
層回路を陰極とし、Ti板にPtめっきが施されている
不溶性電極を陽極として、電流密度3A/dm2 で10分
間電解めっきを行なった。全体をめっき浴から取出し、
めっきレジストを剥離除去した。無電解Niめっき層の
パターン回路の上には、その回路幅と同じ幅で厚み15
μmの半田めっき層のパターン回路が形成されていた。
全体の回路の厚みは平均で13.5μmであった。
【0040】この回路における表面抵抗値は、1×10
-2Ω/□以下であり、良好な導電性を示した。また、ガ
ラス基板とAl薄層回路の間、Al薄層回路と無電解N
iめっき層回路との間、無電解Niめっき層をと半田め
っき層回路との間における密着性はいずれも良好であっ
た。 実施例8 まず、実施例1と同じ工程を経て、ガラス基板の上にA
l薄層回路とNiの無電解めっき層を順次形成した。
【0041】以下の組成のPd−Niめっき浴を建浴し
た。 PdCl2 :20g/l、NH4 Cl:60g/l、N
iSO4 ・6H2 O:30g/l、NH4 OH:100
ml/g、サッカリン(光沢剤):2g/l、pH:8.0
〜8.5、浴温:25℃。 このめっき浴を用い、ガラス基板のAl薄層回路を陰極
とし、TiのPtめっき板を陽極として、電流密度1.5
A/dm2 で20分間電解めっきを行なった。
【0042】全体をめっき浴から取出し、めっきレジス
トを剥離除去した。無電解Niめっき層のパターン回路
の上には、その回路幅と同じ幅で厚み7μmのPd−N
i合金(組成Pd:Ni=80:20)のめっき層のパ
ターン回路が形成された。全体の回路の厚みは平均で6.
8μmであった。この回路における表面抵抗値は、1×
10-3Ω/□以下であり、良好な導電性を示した。ま
た、ガラス基板とAl薄層回路の間、Al薄層回路と無
電解Niめっき層回路との間、無電解Niめっき層をと
Pd−Ni合金めっき層回路との間における密着性はい
ずれも良好であった。
【0043】
【発明の効果】以上の説明で明らかなように、本発明の
回路パターンは、Al薄層回路の上にNiの無電解めっ
き層回路が形成され、更にその上にCu、Ni、Au、
Ag、InやPd−Sn合金、Pd−Ni合金の電解め
っき層回路が積層された回路パターンであるため、その
導電性は良好である。
【0044】そして、この金属や合金の電解めっき層回
路は、中性または弱アルカリ性のめっき浴を用いた電解
めっき法で形成されるので、基板がガラス基板の場合、
形成過程で基板が侵蝕されることはなく、またAl薄層
が侵蝕されることもなく、したがって回路パターンと基
板との間では、非常に優れた密着性が得られる。また、
本発明方法においては、Al薄層回路の上に、無電解め
っきと電解めっきを順次施して所望厚みの回路パターン
を、最少、2工程で形成する方法であるため、従来に比
べて、必要とする工程数を減ずることができ、所要時間
は大幅に短縮され、もって大幅なコスト低減が可能にな
る。
【0045】本発明方法は、基板をガラス基板とし、そ
れに搭載する画素や半導体チップの数が多い高精細な液
晶パネルの基板素材として有用である。また、基板回路
へのバンプ形成にも適用することができる。
【図面の簡単な説明】
【図1】本発明のガラス回路基板の例を示す断面図であ
る。
【図2】ガラス基板にAl薄層を形成した状態を示す断
面図である。
【図3】Al薄層の上にレジストを形成した状態を示す
断面図である。
【図4】エッチング後の状態を示す断面図である。
【図5】レジストを剥離除去してAl薄層回路を形成し
た状態を示す断面図である。
【図6】めっきレジストを形成した状態を示す断面図で
ある。
【図7】Al薄層の上に金属または合金の電解めっき層
を積層し、更にその上にレジストを形成した状態を示す
断面図である。
【図8】図7において、回路パターン以外の部分をエッ
チング除去した状態を示す断面図である。
【符号の説明】
1 ガラス基板(基板) 2 Al薄層回路 2a Al薄層 3 無電解Niめっき層の回路 3a 無電解Niめっき層 4 金属または合金の電解めっき層の回路 4a 電解めっき層 5 レジスト 6 めっきレジスト 7 レジスト

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板と、前記基板の表面に形成されてい
    るAl薄層回路と、前記Al薄層回路の上に形成されて
    いる無電解Niめっき層と、前記無電解Niめっき層の
    上に形成されている少なくとも1層の電解めっき層とを
    必須として備えていることを特徴とする回路基板。
  2. 【請求項2】 前記基板が、ガラス基板、石英基板、サ
    ファイア基板、半導体のウエハ、プラスチックフィルム
    の群から選ばれるいずれか1種である請求項1の回路基
    板。
  3. 【請求項3】 前記電解めっき層が、Cu、Ni、A
    u、Ag、In、Pb−Sn合金、Pd−Ni合金の群
    から選ばれる金属または合金から成る請求項1の回路基
    板。
  4. 【請求項4】 基板の表面にAl薄層を形成する工程;
    前記Al薄層に、ホトリソグラフィーとエッチング処理
    を施して所望パターンのAl薄層回路を形成する工程;
    前記Al薄層回路の表面に、湿式によりエッチング処理
    と活性化処理を施したのちNiの無電解めっきを施し、
    前記Al薄層回路の表面に無電解Niめっき層を形成す
    る工程;および、pH3〜10のめっき浴を用いる電解
    めっきにより、前記無電解Niめっき層の表面に金属ま
    たは合金の電解めっき層を少なくとも1層形成する工
    程;を必須として備えていることを特徴とする回路基板
    の製造方法。
  5. 【請求項5】 前記基板が、ガラス基板、石英基板、サ
    ファイア基板、半導体のウエハ、プラスチックフィルム
    の群から選ばれるいずれか1種である請求項4の回路基
    板の製造方法。
  6. 【請求項6】 前記電解めっき層が、Cu、Ni、A
    u、Ag、In、Pb−Sn合金、Pd−Ni合金の群
    から選ばれる金属または合金から成る請求項4の回路基
    板の製造方法。
  7. 【請求項7】 基板の表面にAl薄層を形成する工程;
    前記Al薄層の表面に、湿式によりエッチング処理と活
    性化処理を施したのちNiの無電解めっきを施し、前記
    Al薄層の表面に無電解Niめっき層を形成する工程;
    pH3〜10のめっき浴を用いる電解めっきにより、前
    記無電解Niめっき層の表面に金属または合金の電解め
    っき層を形成する工程;および、ホトリソグラフィーと
    エッチング処理を施すことにより、Al薄層と無電解N
    iめっき層と金属または合金の電解めっき層がこの順序
    で積層されている回路パターンを形成する工程;を必須
    として備えていることを特徴とする回路基板の製造方
    法。
  8. 【請求項8】 前記基板が、ガラス基板、石英基板、サ
    ファイア基板、半導体のウエハ、プラスチックフィルム
    の群から選ばれるいずれか1種である請求項7の回路基
    板の製造方法。
  9. 【請求項9】 前記電解めっき層が、Cu、Ni、A
    u、Ag、In、Pb−Sn合金、Pd−Ni合金の群
    から選ばれる金属または合金から成る請求項7の回路基
    板の製造方法。
JP4882392A 1991-03-06 1992-03-05 回路基板とその製造方法 Pending JPH0575238A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4023991 1991-03-06
JP3-40239 1991-03-06

Publications (1)

Publication Number Publication Date
JPH0575238A true JPH0575238A (ja) 1993-03-26

Family

ID=12575167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4882392A Pending JPH0575238A (ja) 1991-03-06 1992-03-05 回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JPH0575238A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5538616A (en) * 1993-08-12 1996-07-23 Fujitsu Limited Process for copper plating a wiring board
JPH11330652A (ja) * 1997-06-10 1999-11-30 Canon Inc 基板及びその製造方法
WO2002056654A1 (en) * 2001-01-15 2002-07-18 Innochips Technology Terminal for chip and fabricating method thereof
WO2017073147A1 (ja) * 2015-10-28 2017-05-04 日本電気硝子株式会社 膜付きガラス板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5538616A (en) * 1993-08-12 1996-07-23 Fujitsu Limited Process for copper plating a wiring board
JPH11330652A (ja) * 1997-06-10 1999-11-30 Canon Inc 基板及びその製造方法
WO2002056654A1 (en) * 2001-01-15 2002-07-18 Innochips Technology Terminal for chip and fabricating method thereof
WO2017073147A1 (ja) * 2015-10-28 2017-05-04 日本電気硝子株式会社 膜付きガラス板の製造方法
JP2017081781A (ja) * 2015-10-28 2017-05-18 日本電気硝子株式会社 膜付きガラス板の製造方法
CN107709262A (zh) * 2015-10-28 2018-02-16 日本电气硝子株式会社 附膜玻璃板的制造方法
TWI686361B (zh) * 2015-10-28 2020-03-01 日商日本電氣硝子股份有限公司 附膜玻璃板之製造方法

Similar Documents

Publication Publication Date Title
AU649666B2 (en) Method for printed circuit board pattern making using selectively etchable metal layers
US4016050A (en) Conduction system for thin film and hybrid integrated circuits
US7523548B2 (en) Method for producing a printed circuit board
US3809625A (en) Method of making contact bumps on flip-chips
US7472650B2 (en) Nickel alloy plated structure
US7180006B2 (en) Tape substrate and method for fabricating the same
US20080236872A1 (en) Printed Wiring Board, Process For Producing the Same and Semiconductor Device
US3480412A (en) Method of fabrication of solder reflow interconnections for face down bonding of semiconductor devices
US20070145584A1 (en) Printed wiring board, method for manufacturing same, and circuit device
EP0884934A2 (en) Substrate and method for producing it
JPH0255943B2 (ja)
CN101743639A (zh) 用于半导体部件的接触结构及其制造方法
JPH09500762A (ja) バリア層を伴う回路基板材料
JPH0575238A (ja) 回路基板とその製造方法
US5038195A (en) Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
US5074969A (en) Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
JPH0574778A (ja) バンプおよびその形成方法
US20040202958A1 (en) Plating-pretreatment solution and plating-pretreatment method
JPH06334341A (ja) 薄膜多層配線板及びその製造方法
JP2002016111A (ja) Tab用テープキャリアに用いる銅箔並びにこの銅箔を用いたtab用キャリアテープ及びtab用テープキャリア
JP3655902B2 (ja) バンプを備えたウエハーの製造方法
JP2003273170A (ja) 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JPH11274201A (ja) 半導体装置の製造方法
JPH0582524A (ja) 電極の製造方法およびその接続方法