JPH0575080A - マクロセル作成方法 - Google Patents

マクロセル作成方法

Info

Publication number
JPH0575080A
JPH0575080A JP3236429A JP23642991A JPH0575080A JP H0575080 A JPH0575080 A JP H0575080A JP 3236429 A JP3236429 A JP 3236429A JP 23642991 A JP23642991 A JP 23642991A JP H0575080 A JPH0575080 A JP H0575080A
Authority
JP
Japan
Prior art keywords
basic
cell
mask pattern
macro cell
gate array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3236429A
Other languages
English (en)
Inventor
Fumihiko Ito
文彦 伊藤
Hiroaki Ichikawa
博昭 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP3236429A priority Critical patent/JPH0575080A/ja
Publication of JPH0575080A publication Critical patent/JPH0575080A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】ハードウェアマクロセルの作成方法に関し、レ
イアウト作業の効率化を図ることを目的とする。 【構成】複数ベーシックセル列2,3のベーシックセル
4を使用した基本マクロセル1のマスクパターンPを、
セル領域マスクパターンP1,P2と、配線領域マスク
パターンP3とに区分し、配線領域マスクパターンP3
においてチャネル方向の配線パターン5と重ならない線
分Fを設定し、線分Fから該配線領域マスクパターンP
3を分断した後、ゲートアレイの配線領域幅W2に応じ
てその線分F上に形成された配線パターン5を拡張して
拡張マスクパターンP4を形成し、拡張マスクパターン
P4と分断された配線領マスクパターンP3とで新たな
配線領域マスクパターンを形成し、新たな配線領域マス
クパターンと前記セル領域マスクパターンとで異なるゲ
ートアレイに用いる複数ベーシックセル列を使用したマ
クロセル11のマスクパターンPWを形成するようにし
た。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はゲートアレイLSI設計
に使用されるハードウェアマクロセルの作成方法に係
り、詳しくはベーシックセル列間に形成された配線領域
(チャネル領域)幅の異なる各種ゲートアレイに対して
拡張使用することができるハードウェアマクロセル作成
方法に関する。
【0002】近年、設計されるゲートアレイLSIの多
様化、規模の拡大化に伴い準備するマクロセルも種類の
多様化及び大規模化が要求されている。
【0003】
【従来の技術】ゲートアレイにおいて1つのベーシック
列のベーシックセルのみを使用したマクロセルを用いて
回路をレイアウトする場合には、ベーシックセル列に沿
って一方向に拡大するようにレイアウトが行われること
になる。従って、そのレイアウトはベーシック列に沿っ
た細長い形状しか作成することができ、ゲートアレイの
効率のよいレイアウトが制限される。しかも、この場
合、ベーシック列の大きさを超えたマクロセルを作成す
ることができないため、レイアウト作業効率が低い。
【0004】そこで、複数のベーシックセル列のベーシ
ックセルを使用したマクロセルが考えられる。この複数
のベーシックセル列のベーシックセルを使用したマクロ
セルを用いてレイアウトすれば、レイアウト方向が限定
されず柔軟なレイアウト設計が可能となるとともに、ベ
ーシックセル列の大きさを超えたさらに大きいマクロセ
ルが作成できレイアウト作業効率が向上する。
【0005】しかしながら、この複数ベーシックセル列
のベーシックセルを使用したマクロセルの設計はベーシ
セル列間の配線領域、すなわちチャネル領域の幅を考慮
して設計される。これは、チャネル領域の幅が配線長及
び配線容量に大きく影響を与えるからである。従って、
このマクロセルはベーシックセル列の仕様に大きく依存
する。
【0006】ところで、近年、設計されるゲートアレイ
LSIの多様化、規模の拡大化に伴い、ゲートセル数の
異なる種類のゲートアレイが準備されている。ゲートセ
ル数の異なる種類のゲートアレイ間において、チャネル
領域の幅が異なる。例えば数百ゲートのゲートアレイに
比べて数十万ゲートのゲートアレイにおいては、その中
に形成される回路数は多く、配線数も非常に多くなる。
そして、その配線を可能にするには数十万ゲートのゲー
トアレイのチャネル領域の幅は数百ゲートのゲートアレ
イのチャネル領域の幅より大きくしている。
【0007】従って、複数ベーシックセル列を使用した
マクロセルはチャネル領域の幅が異なるゲートアレイに
おいては使用することができない。そのため、それぞれ
のチャネル領域の幅ごとに、すなわちゲートアレイの各
シリーズごとに複数ベーシックセル列を使用したマクロ
セルを個別に用意しなければならず非常に面倒であっ
た。
【0008】そこで、従来では複数ベーシックセル列を
使用したマクロセルはあまり作成されておらず、必要な
場合だけその都度ベーシックセル列間のチャネル領域の
幅を統一して当該仕様だけのマクロセルを作成し使用し
ていた。
【0009】また、前記マクロセル(ハードウェアマク
ロセル)に対してソフトウェアマクロセルを使用する場
合がある。ソフトウェアマクロセルは複数のハードマク
ロセルを用意しその結線をコンピュータのソフトウェア
上で定義したマクロセルである。このソフトウェアマク
ロセルを使用すると、複数ベーシックセル列を使用して
大規模なマクロセルを作成することができる。
【0010】
【発明が解決しようとする課題】しかしながら、ソフト
ウェアマクロセルはハードマクロセル間の結線をソフト
ウェア上で定義しただけである。従って、ソフトウェア
マクロセルはレイアウトプログラムによってその配線の
仕方(配線位置)が異なってしまうので、ハードマクロ
セルと相違して当該電気特性が確定しておらず、レイア
ウト後でなければ確定しない。その結果、レイアウト後
においてシミュレーションを行ったとき期待通りの結果
を得ることが難しく論理設計を行う上で問題となる。
【0011】本発明は上記問題点を解決するためになさ
れたものであって、その目的はベーシックセル列間のチ
ャネル領域の幅の異なるゲートアレイ間において使用可
能な複数ベーシック列のベーシックセルを使用したハー
ドマクロセルを作成することができ、レイアウト作業の
効率化を図ることができるマクロセル作成方法を提供す
ることにある。
【0012】
【課題を解決するための手段】図1は本発明の原理説明
図である。図1において、ベーシックセル列スパンド型
ハードウェアマクロセル(BC列スパンドマクロセルと
いう)1は2つのベーシックセル列2,3からそれぞれ
3個のベーシックセル4が使用されそれぞれベーシック
セル4間の配線5が配線領域6を介してチャネル配線さ
れてなる複数ベーシックセル列を使用したマクロセルで
ある。そして、このBC列スパンドマクロセル1を最小
の配線領域幅W1を有した基本ゲートアレイに用いられ
る基本のマクロセルとする。BC列スパンドマクロセル
1のマスクパターンPは2つのベーシセル列2,3上の
マスクパターンP1,P2と配線領域6上のマスクパタ
ーンP3とから形成されている。そして、ベーシセル列
2,3上のマスクパターンP1,P2は変形しないマス
クパターンとする。一方、配線領域6上のマスクパター
ンP3は変形領域を持たせるようにする。変形領域はチ
ャネル幅方向にマスクパターンP3を分断する線分Fと
して設定される。この線分Fは配線5のチャネル方向
(Y方向)の配線6部分と重ならない線分となるように
決定する。
【0013】いま、配線領域幅の大きい配線領域10の
ゲートアレイに使用するマクロセル(拡張マクロセル)
をBC列スパンドマクロセル1から作成する。マクロセ
ルをBC列スパンドマクロセル1をマスクパターンP3
上の線分Fを特定する。そして、BC列スパンドマクロ
セル1の配線領域幅をW1、拡張マクロセルが使用され
るゲートアレイの配線領域の配線領域幅W2とすると、 Wf=W2−W1 の演算をおこない。増加分Wfを求める。そして、増加
分Wfを用いて拡張マクロセルを作成すべく、BC列ス
パンドマクロセル1の拡張処理を行う。拡張処理は前記
マスクパターンP3を線分Fで分断し、その分断した部
分に増加分Wfの長さだけその線分F上に形成されたパ
ターンをチャネル幅方向に拡張させた拡張パターンP4
を加える。そして、マスクパターンP1,P2と配線領
域上のマスクパターンP3と、そのパターンP3に加え
た拡張パターンP4とから構成されるマスクパターンP
Wの拡張マクロセル11が作成される。
【0014】
【作用】従って、本発明によれば拡張処理がマスクパタ
ーンP3を線分Fで分断し、その分断した部分に配線領
域幅の増加分Wfの長さだけその線分F上に形成された
パターンをチャネル幅方向に拡張させて形成した拡張パ
ターンP4を加えるだけなので、そのパターン作成は簡
単な処理で作成できる。しかも、拡張パターンP4はパ
ターンP3の部分パターンを拡張させただけなので、配
線領域の電気的特性は拡大方法に法則性を持たせること
ができ、ハードウェアマクロとしての電気特性は容易に
計算により導き出すことができる。
【0015】
【実施例】以下、本発明を具体化した一実施例を図2〜
図3に従って説明する。図2はマクロセル作成装置21
のシステム構成図であって、マクロセル作成装置21は
記憶装置22からライブラリ化してなる基本のゲートア
レイGA1に使用される各種のハードマクロセルのデー
タを入力する。この基本のゲートアレイGA1に使用さ
れる各種のハードマクロセルは例えば図3に示すような
複数ベーシックセル列23を跨いだ形状、即ち複数ベー
シックセル列23のベーシックセル24を使用したマク
ロセルMC1や1つのベーシックセル列23のベーシッ
クセル24を使用したマクロセルMC2等のマスクパタ
ーンデータであって、基本のゲートアレイGA1と同じ
ゲートアレイまたは配線領域25の幅W1及びベーシッ
クセル24のサイズが同じゲートアレイの場合にはその
まま使用することができる。
【0016】また、マクロセル作成装置21は拡張パラ
メータ情報26を入力する。拡張パラメータ情報26は
配線領域の幅データであって、基本のゲートアレイGA
1の配線領域幅W1と異なる配線領域幅W2を有してい
ることによって、前記マクロセルMC1が使用できない
図4に示すゲートアレイGA2の配線領域幅W2のデー
タである。
【0017】マクロセル作成装置21はこの配線領域幅
W2の拡張パラメータ情報26に基づいて記憶装置22
に格納されている基本のゲートアレイGA1に使用され
る各種のハードマクロセルを図4に示す当該配線領域幅
W2のゲートアレイGA2に対応するハードマクロセル
(拡張マクロセル)に生成する拡張処理を行う。まず、
拡張処理は記憶装置22に格納されている各種のハード
マクロセルの中から複数ベーシックセル列23のベーシ
ックセル24を使用した基本のマクロセルMC1のみ読
み出し、そのマクロセルMC1について拡張処理を行
う。いま、説明の便宜上図3に示すマクロセルMC1に
ついて説明する。
【0018】マクロセル作成装置21はマクロセルMC
1の全体のマスクパターンP10を2つのベーシセル列
23上のマスクパターンP11,P22と配線領域25
上のマスクパターンP13とに区分し、その配線領域2
5上のマスクパターンP13についてチャネル幅方向に
分断する線分Fを決定する。この時、マクロセル作成装
置21はマスクパターンP13中の配線27のチャネル
方向の配線27と重ならない個所に線分Fを決定する。
【0019】続いて、ゲートアレイGA2の配線領域幅
W2の拡張パラメータ情報26に基づいて、基本ゲート
アレイGA1の配線領域幅W1に対するゲートアレイG
A2の配線領域幅W2の増加分Wf(=W2−W1)を
求める。増加分Wfとに基づいて線分Fで分断した部分
にその増加分Wfの長さだけその線分F上に形成された
配線27のパターンをチャネル幅方向に拡張させたマス
クパターン(拡張マスクパターン)P14を作成する。
【0020】そして、分断されたマスクパターンP13
とその間に形成した拡張マスクパターンP14及びベー
シセル列23上のマスクパターンP11,P22とを合
成して配線領域幅W2のゲートアレイGA2における拡
張ハードマクロセルMC3のマスクパターンPWが生成
される。このように基本ゲートアレイGA1の各マクロ
セルMC1に基づいて生成された各拡張ハードマクロセ
ルMC3のデータが記憶装置28に格納されてマクロセ
ルMC1の拡張処理が終了する。
【0021】また、マクロセル作成装置21は記憶装置
28にライブラリ化したゲートアレイGA2に使用され
る各種の拡張ハードマクロセルMC3を使用して同ゲー
トアレイGA2における回路のレイアウトを行う。レイ
アウトは論理設計で作成された論理回路の論理データ2
9を入力する。そして、その論理データ29に基づいて
レイアウトするとき、マクロセルが複数ベーシックセル
列23のベーシックセル24を使用したマクロセルの場
合には記憶装置28にライブラリ化した拡張ハードマク
ロセルMC3を用いてレイアウトする。また、1つのベ
ーシックセル列23のベーシックセル24を使用したマ
クロセルの場合には記憶装置22にライブラリ化した基
本ゲートアレイGA1のハードマクロセルMC2を用い
てレイアウトする。そして、レイアウトが済むと、その
レイアウトデータを記憶装置30に格納してマクロセル
作成装置21はレイアウト処理を終了する。
【0022】このように本実施例において、基本ゲート
アレイGA1のハードマクロセルMC1,MC2のう
ち、複数ベーシックセル列23のベーシックセル24を
使用したマクロセルMC1を用いてゲートアレイGA2
に適合する拡張ハードマクロセルMC3を作成したの
で、ゲートアレイGA1の配線領域幅W1と異なる配線
領域幅W2のゲートアレイGA2における論理回路のレ
イアウトが可能になる。
【0023】しかも、拡張ハードマクロセルMC3は基
本ゲートアレイGA1のハードマクロセルMC1とゲー
トアレイGA2の拡張パラメータ情報26に基づいて生
成することができるので、拡張パラメータ情報26を種
々変更するだけで種々のゲートアレイのための複数ベー
シックセル列23のベーシックセル24を使用した拡張
ハードマクロセルを生成することができる。また、拡張
ハードマクロセルMC3は基本のマクロセルMC1の配
線領域上のマスクパターンP13を分断しその分断部分
の配線パターンを拡張マスクパターンP14として形成
しこれを加えて生成したので、そのパターン作成は非常
に簡単なものとなる。
【0024】しかも、拡張パターンP14はマスクパタ
ーンP13中の配線27のチャネル方向の配線27と重
ならない個所に設定した線分F上に形成された配線27
のパターンをチャネル幅方向に拡張させたマスクパター
ンなので、配線領域の電気的特性は拡大方向に法則性を
持たせることができる。その結果、拡張ハードマクロセ
ルMC3の電気的特性は容易に計算にて求めることがで
きる。
【0025】なお、本発明は前記実施例に限定されるも
のではなく、例えば前記実施例では基本ゲートアレイG
A1における1つのベーシックセル列23のベーシック
セル24を使用したマクロセルMC2は記憶装置22に
格納したままであったが、これを拡張ハードマクロセル
MC3ととともに記憶装置28に記憶してレイアウト処
理を行うようにしてもよい。
【0026】
【発明の効果】以上詳述したように本発明によれば、ベ
ーシックセル列間のチャネル領域の幅の異なるゲートア
レイ間において使用可能な複数ベーシック列のベーシッ
クセルを使用したハードマクロセルを作成することがで
き、レイアウト作業の効率化を図ることができる優れた
効果がある。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】本発明の一実施例を示すマクロセル作成装置の
システム構成図である。
【図3】基本のゲートアレイに用いられるマクロセルの
配置図である。
【図4】拡張ハードマクロセルの配置図である。
【符号の説明】
1 基本マクロセル 2,3 ベーシックセル列 4 ベーシックセル 5 配線パターン 6 配線領域 11 マクロセル F 線分 P マスクパターン P1,P2 セル領域マスクパターン P3 配線領域マスクパターン P4 拡張マスクパターン PW マスクパターン W2 配線領域幅

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基本のゲートアレイに用いられ、その複
    数ベーシックセル列(2,3)のベーシックセル(4)
    を使用した基本マクロセル(1)のマスクパターン
    (P)を、各ベーシセル列(2,3)の領域に形成され
    セル領域マスクパターン(P1,P2)と、各ベーシセ
    ル列(2,3)間の配線領域(6)に形成される配線領
    域マスクパターン(P3)とに区分し、前記配線領域マ
    スクパターン(P3)においてチャネル方向の配線パタ
    ーン(5)と重ならない線分(F)を設定しその線分
    (F)から該配線領域マスクパターン(P3)を分断し
    た後、その基本ゲートアレイと異なるゲートアレイの配
    線領域幅(W2)に応じてその線分(F)上に形成され
    た配線パターン(5)を拡張して拡張マスクパターン
    (P4)を形成し、該拡張マスクパターン(P4)と前
    記分断された配線領マスクパターン(P3)とで新たな
    配線領域マスクパターンを形成し、該新たな配線領域マ
    スクパターンと前記セル領域マスクパターンとで前記異
    なるゲートアレイに用いる複数ベーシックセル列を使用
    したマクロセル(11)のマスクパターン(PW)を形
    成するようにしたことを特徴とするマクロセル作成方
    法。
JP3236429A 1991-09-17 1991-09-17 マクロセル作成方法 Pending JPH0575080A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3236429A JPH0575080A (ja) 1991-09-17 1991-09-17 マクロセル作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3236429A JPH0575080A (ja) 1991-09-17 1991-09-17 マクロセル作成方法

Publications (1)

Publication Number Publication Date
JPH0575080A true JPH0575080A (ja) 1993-03-26

Family

ID=17000626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3236429A Pending JPH0575080A (ja) 1991-09-17 1991-09-17 マクロセル作成方法

Country Status (1)

Country Link
JP (1) JPH0575080A (ja)

Similar Documents

Publication Publication Date Title
US6247167B1 (en) Method and apparatus for parallel Steiner tree routing
US6324674B2 (en) Method and apparatus for parallel simultaneous global and detail routing
US6289495B1 (en) Method and apparatus for local optimization of the global routing
US7865855B2 (en) Method and system for generating a layout for an integrated electronic circuit
US6260183B1 (en) Method and apparatus for coarse global routing
JPH0749903A (ja) 集積回路のシミュレーション方法およびレイアウト方法
US6038385A (en) Physical design automation system and process for designing integrated circuit chip using "chessboard" and "jiggle" optimization
CN112100966A (zh) 借助于可编程电路合成来制造集成电路的方法及系统
Lin et al. Analog placement based on novel symmetry-island formulation
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JP3001351B2 (ja) シミュレーション方法
US6487697B1 (en) Distribution dependent clustering in buffer insertion of high fanout nets
JPH0575080A (ja) マクロセル作成方法
JP3498674B2 (ja) 半導体集積回路装置及びクロック配線方法並びに記録媒体
US20020026625A1 (en) Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method
JP3433025B2 (ja) モジュール配置方法
JPS6247149A (ja) 半導体集積回路装置の製造方法
JPH0653318A (ja) トランジスタ配置方法
Newell et al. Design automation for integrated circuits
JPH0685064A (ja) 半導体集積回路製造装置及び製造方法
CN111353268A (zh) 由计算机实施的方法及非暂时性计算机可读取介质
CN118052189A (zh) 版图设计方法
JPH096826A (ja) 半導体集積回路の設計方法
JPH02305452A (ja) 集積回路用コンパクション法
JP2604469B2 (ja) 半導体集積回路装置及びその構成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010626