JPH0573513A - バス能力制御方式 - Google Patents
バス能力制御方式Info
- Publication number
- JPH0573513A JPH0573513A JP3236087A JP23608791A JPH0573513A JP H0573513 A JPH0573513 A JP H0573513A JP 3236087 A JP3236087 A JP 3236087A JP 23608791 A JP23608791 A JP 23608791A JP H0573513 A JPH0573513 A JP H0573513A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- processor
- stages
- transfer
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 バスを有効に運用できるようにする。
【構成】 バス全体の転送量をいかなるバスの使用率の
ときにも多くするために無効転送の数によって送信用バ
ッファの段数を変える。無効転送数が、頂点から送信用
バッファが３段の場合の転送量〔曲線５２〕と２段の場
合の転送量〔曲線５１〕の交点〔５３〕までは、転送用
バッファ段数を３段に設定（１）する。交点〔５３〕か
ら、段数２段の場合の転送量〔曲線５１〕と段数１段の
場合の転送量〔曲線５０〕との交点〔５４〕までは、段
数を２段に設定（２）し、交点〔５４〕より多い無効転
送数のときは段数を１段に設定（３）する。（１）から
（３）までの段数設定によって、いかなるバスの使用率
のときにも最適な送信用バッファ段数が設定できる。
ときにも多くするために無効転送の数によって送信用バ
ッファの段数を変える。無効転送数が、頂点から送信用
バッファが３段の場合の転送量〔曲線５２〕と２段の場
合の転送量〔曲線５１〕の交点〔５３〕までは、転送用
バッファ段数を３段に設定（１）する。交点〔５３〕か
ら、段数２段の場合の転送量〔曲線５１〕と段数１段の
場合の転送量〔曲線５０〕との交点〔５４〕までは、段
数を２段に設定（２）し、交点〔５４〕より多い無効転
送数のときは段数を１段に設定（３）する。（１）から
（３）までの段数設定によって、いかなるバスの使用率
のときにも最適な送信用バッファ段数が設定できる。
Description
【０００１】
【産業上の利用分野】本発明は、複数のプロセッサを接
続するバスインタフェース装置内に処理能力向上用の送
信用バッファを備えたバス能力制御方式に関する。
続するバスインタフェース装置内に処理能力向上用の送
信用バッファを備えたバス能力制御方式に関する。
【０００２】
【従来の技術】従来、この種の複数のプロセッサを接続
するバスでは、各プロセッサが送信相手状態を知るため
の専用線を備えていないのが一般的である。このため送
信相手状態は実際の送信相手に対する転送で認識してい
る。したがって、送信相手が受信不能状態では転送デー
タは送信相手のプロセッサで受信できず、無効転送とな
る。受信不能状態は受信処理毎に発生するためバスの使
用率と無効転送数は比例関係がある。図４はこの関係を
示したものであり、この図４において、横軸はバス使用
率、縦軸は単位時間あたりの無効転送数を示している。
するバスでは、各プロセッサが送信相手状態を知るため
の専用線を備えていないのが一般的である。このため送
信相手状態は実際の送信相手に対する転送で認識してい
る。したがって、送信相手が受信不能状態では転送デー
タは送信相手のプロセッサで受信できず、無効転送とな
る。受信不能状態は受信処理毎に発生するためバスの使
用率と無効転送数は比例関係がある。図４はこの関係を
示したものであり、この図４において、横軸はバス使用
率、縦軸は単位時間あたりの無効転送数を示している。
【０００３】バス使用率−無効転送数対応曲線〔３０〕
は、バスの転送量が増加し、使用率が高くなるとともに
無効転送数も増加する関係にあることを示している。
は、バスの転送量が増加し、使用率が高くなるとともに
無効転送数も増加する関係にあることを示している。
【０００４】また、各プロセッサとバスの間のノード能
力の転送能力を向上させるためにバスインタフェース装
置に数段の送信用バッファを設けることがある。バッフ
ァの段数は多くすれば段数に対応したノード能力が得ら
れる。
力の転送能力を向上させるためにバスインタフェース装
置に数段の送信用バッファを設けることがある。バッフ
ァの段数は多くすれば段数に対応したノード能力が得ら
れる。
【０００５】図５は横軸はバスの使用率、縦軸をバス全
体の転送量とする場合のバスの使用率と転送量と送信用
バッファ段数（１〜３段）との関係を示した一例であ
る。
体の転送量とする場合のバスの使用率と転送量と送信用
バッファ段数（１〜３段）との関係を示した一例であ
る。
【０００６】送信用バッファの段数が１段の場合の局線
（転送量）を〔曲線４０〕で示している。また２段の場
合の転送量が〔曲線４１〕、３段の場合の転送量が〔曲
線４２〕である。送信用バッファの段数が２段の場合の
転送量〔曲線４１〕に着目すると、バスの使用率が中程
度のときには送信用バッファ段数が１段の転送量〔曲線
４０〕と３段の転送量〔曲線４２〕のいずれの転送量よ
りも多い。使用率が低いときには３段の転送量〔曲線４
２〕より少なく、使用率が高いときには１段の転送量
〔曲線４０〕より少なくなっている。
（転送量）を〔曲線４０〕で示している。また２段の場
合の転送量が〔曲線４１〕、３段の場合の転送量が〔曲
線４２〕である。送信用バッファの段数が２段の場合の
転送量〔曲線４１〕に着目すると、バスの使用率が中程
度のときには送信用バッファ段数が１段の転送量〔曲線
４０〕と３段の転送量〔曲線４２〕のいずれの転送量よ
りも多い。使用率が低いときには３段の転送量〔曲線４
２〕より少なく、使用率が高いときには１段の転送量
〔曲線４０〕より少なくなっている。
【０００７】
【発明が解決しようとする課題】このため、ノード能力
を向上させるための送信用バッファは段数を固定する
と、使用率が低いときにはバス全体の能力が向上する反
面、使用率が高くなるとともに全体の転送量が抑えられ
てしまうという欠点がある。
を向上させるための送信用バッファは段数を固定する
と、使用率が低いときにはバス全体の能力が向上する反
面、使用率が高くなるとともに全体の転送量が抑えられ
てしまうという欠点がある。
【０００８】本発明の目的は、送信用バッファの段数を
変えてバスを有効に運用できるバス能力制御方式を提供
することを目的とする。
変えてバスを有効に運用できるバス能力制御方式を提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明のバス能力制御方
式は、複数のプロセッサにそれぞれ接続されるバスと、
プロセッサとバスとの間に配置されて複数段で構成され
る送信用バッファを内蔵したバスインタフェース装置
と、バスインタフェース装置が受信不能の場合に、プロ
セッサよりバスを通じて送出される転送を無効とするた
めのバスシ−ケンス手段と、単位時間で発生する自己の
プロセッサの無効転送を計数する計数手段と、計数値に
反比例するように送信用バッファの段数を変更する送信
用バッファ段数変更手段とを有し、バスに無効転送が増
加した場合に送信用バッファの段数を低減して発信規制
を行うことを特徴とするものである。
式は、複数のプロセッサにそれぞれ接続されるバスと、
プロセッサとバスとの間に配置されて複数段で構成され
る送信用バッファを内蔵したバスインタフェース装置
と、バスインタフェース装置が受信不能の場合に、プロ
セッサよりバスを通じて送出される転送を無効とするた
めのバスシ−ケンス手段と、単位時間で発生する自己の
プロセッサの無効転送を計数する計数手段と、計数値に
反比例するように送信用バッファの段数を変更する送信
用バッファ段数変更手段とを有し、バスに無効転送が増
加した場合に送信用バッファの段数を低減して発信規制
を行うことを特徴とするものである。
【実施例】以下、本発明のバス能力制御方式の実施例を
図面をもとに説明する。
図面をもとに説明する。
【００１０】図１はバス能力制御方式を適用した４台の
プロセッサを接続して構成したバスシステムを示してい
る。
プロセッサを接続して構成したバスシステムを示してい
る。
【００１１】各プロセッサ１００、１０１、１０２、１
０３はプロセッサ間バス１０８で接続されている。プロ
セッサ１００〜１０３はプロセッサ間バス１０８との間
にそれぞれバスインタフェース装置１０４、１０５、１
０６、１０７を有している。プロセッサ間バス１０８は
データが転送されるデータ線１０９、バスの状態表示お
よび制御を行う制御線１１０、転送データの受信プロセ
ッサが受信不能状態を送信元に通知する受信可否線１１
１からなる。
０３はプロセッサ間バス１０８で接続されている。プロ
セッサ１００〜１０３はプロセッサ間バス１０８との間
にそれぞれバスインタフェース装置１０４、１０５、１
０６、１０７を有している。プロセッサ間バス１０８は
データが転送されるデータ線１０９、バスの状態表示お
よび制御を行う制御線１１０、転送データの受信プロセ
ッサが受信不能状態を送信元に通知する受信可否線１１
１からなる。
【００１２】例えば、プロセッサ１００がプロセッサ間
バス１０８を通じてプロセッサ１０３に転送を行う場
合、プロセッサ１００はバスインタフェース装置１０４
に転送要求を行う。バスインタフェース装置１０４は転
送要求を受けたら転送データをプロセッサ１００から取
り込んで、制御線１１０を使用してプロセッサ間バス１
０８を獲得する。プロセッサ間バス１０８を獲得したら
プロセッサ１０３にデータ線１０９を通じてデータを転
送する。ここでプロセッサ１０３から出力されている受
信可否線１１１でプロセッサ１０３が受信できるか否か
を確認して転送を続ける。受信可否線１１１でプロセッ
サ１０３が受信できない状態を通知してきた場合には転
送が無効となり、一度プロセッサ間バス１０８を解放
し、再度、バス獲得から転送処理を開始する。
バス１０８を通じてプロセッサ１０３に転送を行う場
合、プロセッサ１００はバスインタフェース装置１０４
に転送要求を行う。バスインタフェース装置１０４は転
送要求を受けたら転送データをプロセッサ１００から取
り込んで、制御線１１０を使用してプロセッサ間バス１
０８を獲得する。プロセッサ間バス１０８を獲得したら
プロセッサ１０３にデータ線１０９を通じてデータを転
送する。ここでプロセッサ１０３から出力されている受
信可否線１１１でプロセッサ１０３が受信できるか否か
を確認して転送を続ける。受信可否線１１１でプロセッ
サ１０３が受信できない状態を通知してきた場合には転
送が無効となり、一度プロセッサ間バス１０８を解放
し、再度、バス獲得から転送処理を開始する。
【００１３】図２は、バスインタフェース装置１０４〜
１０７中の１台の構成を詳細に示している。
１０７中の１台の構成を詳細に示している。
【００１４】ローカルバス２００はプロセッサ（１００
〜１０３）とバスインタフェース装置（１０４〜１０
７）とを結ぶバスであり、ローカルバス制御部２０１、
送信用バッファ２０２、受信用バッファ２０３に接続さ
れている。プロセッサ（１００〜１０３）はプロセッサ
間転送に関する情報をローカルバス２００を通じてロー
カルバス制御部２０１と交換する。ローカルバス制御部
２０１は、送信用データをローカルバス２００を通じて
プロセッサから送信用バッファ書き込み線２０４を使用
して送信用バッファ２０２に書き込み、受信したデータ
は受信用バッファ読み出し線２０５を使用して受信用バ
ッファ２０３からローカルバス２００を通じてプロセッ
サに引き渡す。
〜１０３）とバスインタフェース装置（１０４〜１０
７）とを結ぶバスであり、ローカルバス制御部２０１、
送信用バッファ２０２、受信用バッファ２０３に接続さ
れている。プロセッサ（１００〜１０３）はプロセッサ
間転送に関する情報をローカルバス２００を通じてロー
カルバス制御部２０１と交換する。ローカルバス制御部
２０１は、送信用データをローカルバス２００を通じて
プロセッサから送信用バッファ書き込み線２０４を使用
して送信用バッファ２０２に書き込み、受信したデータ
は受信用バッファ読み出し線２０５を使用して受信用バ
ッファ２０３からローカルバス２００を通じてプロセッ
サに引き渡す。
【００１５】一方、プロセッサ間バス１０８と直接的に
情報交換するプロセッサ間バス制御部２０６は、プロセ
ッサ間バス１０８の獲得から解放までのシ−ケンスを制
御するとともに、送信データは送信用バッファ読み出し
線２０７を使用して送信用バッファ２０２からプロセッ
サ間バス１０８に送出し、受信したデータは受信用バッ
ファ書き込み線２０８を使用して受信用バッファ２０３
に格納する。
情報交換するプロセッサ間バス制御部２０６は、プロセ
ッサ間バス１０８の獲得から解放までのシ−ケンスを制
御するとともに、送信データは送信用バッファ読み出し
線２０７を使用して送信用バッファ２０２からプロセッ
サ間バス１０８に送出し、受信したデータは受信用バッ
ファ書き込み線２０８を使用して受信用バッファ２０３
に格納する。
【００１６】ローカルバス制御部２０１とプロセッサ間
バス制御部２０６はお互いに送信依頼や受信報告をバス
インタフェース線２０９を使用してバスインタフェース
装置全体が機能するように相互通信を行う。
バス制御部２０６はお互いに送信依頼や受信報告をバス
インタフェース線２０９を使用してバスインタフェース
装置全体が機能するように相互通信を行う。
【００１７】ここで、前に説明したバスインタフェース
装置はブロックのみで構成されているが、この実施例で
は単位時間あたりのプロセッサ間バス１０８に発生した
無効転送を計数する無効転送計数器２１０と、送信用バ
ッファ２０２の段数を変更制御する段数制御部２１１と
が付加される。
装置はブロックのみで構成されているが、この実施例で
は単位時間あたりのプロセッサ間バス１０８に発生した
無効転送を計数する無効転送計数器２１０と、送信用バ
ッファ２０２の段数を変更制御する段数制御部２１１と
が付加される。
【００１８】次に、送信用バッファ２０２の段数を制御
する際の動作について説明する。
する際の動作について説明する。
【００１９】先ず、バスを有効に運用するために送信用
バッファの段数を変える場合、この最適な段数設定の基
本的動作について説明する。
バッファの段数を変える場合、この最適な段数設定の基
本的動作について説明する。
【００２０】図３は、図５の横軸のバスの使用率に無効
転送数を代入した状態を示している。
転送数を代入した状態を示している。
【００２１】図３において、バス全体の転送量を、いか
なるバスの使用率のときにも多くするためには無効転送
の数によって送信用バッファの段数を変える。（１）．
無効転送数が、頂点から送信用バッファが３段の場合の
転送量〔曲線５２〕と２段の場合の転送量〔曲線５１〕
との交点〔５３〕までは、転送用バッファ段数を３段に
設定する。（２）．交点〔５３〕から、段数２段の場合
の転送量〔曲線５１〕と段数１段の場合の曲線〔曲線５
０〕との交点〔５４〕までは、段数を２段に設定する。
（３）．交点〔５４〕より多い無効転送数のときは段数
を１段に設定する。
なるバスの使用率のときにも多くするためには無効転送
の数によって送信用バッファの段数を変える。（１）．
無効転送数が、頂点から送信用バッファが３段の場合の
転送量〔曲線５２〕と２段の場合の転送量〔曲線５１〕
との交点〔５３〕までは、転送用バッファ段数を３段に
設定する。（２）．交点〔５３〕から、段数２段の場合
の転送量〔曲線５１〕と段数１段の場合の曲線〔曲線５
０〕との交点〔５４〕までは、段数を２段に設定する。
（３）．交点〔５４〕より多い無効転送数のときは段数
を１段に設定する。
【００２２】（１）から（３）までの段数設定によっ
て、いかなるバスの使用率のときにも最適な送信用バッ
ファ段数が設定できる。ここでは、送信用バッファ段数
が３段までの設定を示しているが、これに限らず無効転
送数に応じて、その時に最大の転送をする段数を設定す
れよい。
て、いかなるバスの使用率のときにも最適な送信用バッ
ファ段数が設定できる。ここでは、送信用バッファ段数
が３段までの設定を示しているが、これに限らず無効転
送数に応じて、その時に最大の転送をする段数を設定す
れよい。
【００２３】次に、送信用バッファ２０２の段数設定の
動作について説明する。
動作について説明する。
【００２４】図１、図２において、プロセッサ間バス制
御部２０６は自己プロセッサから送出した転送データ
が、相手プロセッサから受信可否線１１１を通じて受信
できない通知が行われると転送無効を知り、プロセッサ
間バス１０８を解放するとともに、無効転送報告線２１
２を使用して無効転送が行われたことを無効点数計数器
２１０に通知する。無効転送計数器２１０はプロセッサ
間バス制御部２０６からの無効転送報告を計数し、単位
時間経過後に計数した値を計数値報告線２１３を使用し
て段数制御部２１１に通知する。段数制御部２１１は単
位時間ごとに報告される無効転送の計数値をもとに有効
な転送ができるように自己プロセッサの発信規制を行う
ため段数制御線２１４を使用して送信用バッファ２０２
とローカルバス制御部２０１に段数を決定する信号を送
出する。この段数決定は従前の説明の通りである。
御部２０６は自己プロセッサから送出した転送データ
が、相手プロセッサから受信可否線１１１を通じて受信
できない通知が行われると転送無効を知り、プロセッサ
間バス１０８を解放するとともに、無効転送報告線２１
２を使用して無効転送が行われたことを無効点数計数器
２１０に通知する。無効転送計数器２１０はプロセッサ
間バス制御部２０６からの無効転送報告を計数し、単位
時間経過後に計数した値を計数値報告線２１３を使用し
て段数制御部２１１に通知する。段数制御部２１１は単
位時間ごとに報告される無効転送の計数値をもとに有効
な転送ができるように自己プロセッサの発信規制を行う
ため段数制御線２１４を使用して送信用バッファ２０２
とローカルバス制御部２０１に段数を決定する信号を送
出する。この段数決定は従前の説明の通りである。
【００２５】このようにして、送信用バッファ２０２の
段数が制限され適切なノード能力に調整されることにな
る。
段数が制限され適切なノード能力に調整されることにな
る。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
のバス能力制御方式は、バスに無効転送が増加した場合
に送信用バッファの段数を最適な段数に低減して発信規
制を行うよにうしているため、バスを有効に運用できる
という効果を有する。
のバス能力制御方式は、バスに無効転送が増加した場合
に送信用バッファの段数を最適な段数に低減して発信規
制を行うよにうしているため、バスを有効に運用できる
という効果を有する。
【図１】本発明のバス能力制御方式の実施例における４
台のプロセッサを接続した構成を示すブロック図であ
る。
台のプロセッサを接続した構成を示すブロック図であ
る。
【図２】図１における、バスインタフェース装置の構成
を詳細に示すブロック図である。
を詳細に示すブロック図である。
【図３】実施例の動作説明に供され、バスの使用率に無
効転送数を代入した状態を示す説明図である。
効転送数を代入した状態を示す説明図である。
【図４】従来例の説明に供され、送信相手の受信不能状
態の関係を示す説明図である。
態の関係を示す説明図である。
【図５】従来例の説明に供され、バスの使用率と転送量
と送信用バッファ段数の関係を示す説明図である。
と送信用バッファ段数の関係を示す説明図である。
【符号の説明】 １００〜１０３ プロセッサ １０４〜１０７ バスインタフェース装置 １０８ プロセッサ間バス ２００ ローカルバス ２０１ ローカルバス制御部 ２０２ 送信用バッファ ２０４ 送信用バッファ書き込み線 ２０６ プロセッサ間バス制御部 ２０７ 送信用バッファ読み出し線 ２０９ バスインタフェース線 ２１０ 無効転送計数器 ２１１ 段数制御部
Claims (1)
- 【請求項１】複数のプロセッサにそれぞれ接続されるバ
スと、 前記プロセッサとバスとの間に配置されて複数段で構成
される送信用バッファを内蔵したバスインタフェース装
置と、 前記バスインタフェース装置が受信不能の場合に、前記
プロセッサより前記バスを通じて送出される転送を無効
とするためのバスシ−ケンス手段と、 単位時間で発生する自己の前記プロセッサの無効転送を
計数する計数手段と、 前記計数値に反比例するように前記送信用バッファの段
数を変更する送信用バッファ段数変更手段とを有し、 バスに無効転送が増加した場合に前記送信用バッファの
段数を低減して発信規制を行うことを特徴とするバス能
力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236087A JP2793391B2 (ja) | 1991-09-17 | 1991-09-17 | バス能力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236087A JP2793391B2 (ja) | 1991-09-17 | 1991-09-17 | バス能力制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0573513A true JPH0573513A (ja) | 1993-03-26 |
| JP2793391B2 JP2793391B2 (ja) | 1998-09-03 |
Family
ID=16995532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3236087A Expired - Fee Related JP2793391B2 (ja) | 1991-09-17 | 1991-09-17 | バス能力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793391B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10155277B2 (en) | 2012-06-06 | 2018-12-18 | Illinois Tool Works Inc. | Welding device for remotely controlling welding power supply settings |
-
1991
- 1991-09-17 JP JP3236087A patent/JP2793391B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10155277B2 (en) | 2012-06-06 | 2018-12-18 | Illinois Tool Works Inc. | Welding device for remotely controlling welding power supply settings |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2793391B2 (ja) | 1998-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3273366B2 (ja) | データの転送方法およびその装置 | |
| US5257374A (en) | Bus flow control mechanism | |
| US5528761A (en) | Message passing apparatus for determining if counted acknowledgements from a set of processors are within a defined range | |
| JPS63172359A (ja) | 直接メモリアクセスシステム | |
| US6256660B1 (en) | Method and program product for allowing application programs to avoid unnecessary packet arrival interrupts | |
| US5463752A (en) | Method and system for enhancing the efficiency of communication between multiple direct access storage devices and a storage system controller | |
| EP0317481A2 (en) | Remote storage management mechanism and method | |
| KR19980079670A (ko) | 멀티프로세서 시스템에서 인터럽트를 융통성있게 제어하기 위한 장치 | |
| JPH04251362A (ja) | 適応ダイレクトメモリアクセス方法およびそのコントローラ | |
| EP0317468A2 (en) | Bus flow control system | |
| US6339812B1 (en) | Method and apparatus for handling invalidation requests to processors not present in a computer system | |
| JP2002024195A (ja) | 並列処理装置、及び、並列処理方法 | |
| CA2215320A1 (en) | Link protocol for transferring data between processors | |
| JPH0573513A (ja) | バス能力制御方式 | |
| US6938078B1 (en) | Data processing apparatus and data processing method | |
| JP3379377B2 (ja) | データ処理システム | |
| JPH0661074B2 (ja) | アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法 | |
| US5822421A (en) | Communication method between processors in a decentralized multi-node exchange system | |
| JPS60241346A (ja) | リング型ネツトワ−クによる記憶システム | |
| JP3983926B2 (ja) | マルチプロセッサコンピューティング環境におけるメッセージ受渡しのオーバランを防止する方法及びコンピュータシステム | |
| KR100215572B1 (ko) | 인터페이스 버퍼 제어 방법 및 장치 | |
| JP2789654B2 (ja) | バッファ制御方式 | |
| JP3060660B2 (ja) | 端末装置の送信制御方式 | |
| JPS62283752A (ja) | ホストコンピユ−タ内バツフア割当て方式 | |
| JP2758752B2 (ja) | 共通バス競合調停方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |