JPH0572592B2 - - Google Patents

Info

Publication number
JPH0572592B2
JPH0572592B2 JP59022264A JP2226484A JPH0572592B2 JP H0572592 B2 JPH0572592 B2 JP H0572592B2 JP 59022264 A JP59022264 A JP 59022264A JP 2226484 A JP2226484 A JP 2226484A JP H0572592 B2 JPH0572592 B2 JP H0572592B2
Authority
JP
Japan
Prior art keywords
character
memory
column
output
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59022264A
Other languages
Japanese (ja)
Other versions
JPS60165688A (en
Inventor
Nobumitsu Yano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP59022264A priority Critical patent/JPS60165688A/en
Publication of JPS60165688A publication Critical patent/JPS60165688A/en
Publication of JPH0572592B2 publication Critical patent/JPH0572592B2/ja
Granted legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は画像表示装置に関するものである。[Detailed description of the invention] (Technical field) The present invention relates to an image display device.

(従来技術) 従来この種の画像表示装置は第1図に示すよう
になつており、リフレツシユメモリー1から読み
出されたキヤラクター・コードがキヤラクター・
ジエネレータ2のキヤラクターアドレスデータと
してキヤラクタジエネレータ2に入力され、キヤ
ラクタージエネレータ2からそのキヤラクターコ
ードに対応するキヤラクターの行ドツトデータが
キヤラクター・ジエネレータ2の行コード信号
LA0〜LA1に同期して行毎の並列データとして
順次出力されるようになつており、この出力され
た並列データはシフトレジスタ3にて列クロツク
にて変換され、映像信号が形成されリフレツシユ
メモリー1に記憶されている複数のキヤラクター
のコードを順次キヤラクターとしてCRT4上に
表示するようになつていた。
(Prior Art) A conventional image display device of this type is as shown in FIG.
The row dot data of the character corresponding to the character code is input to the character generator 2 as the character address data of the character generator 2, and the row dot data of the character corresponding to the character code is input to the character generator 2 as the row code signal of the character generator 2.
It is designed to be sequentially output as parallel data for each row in synchronization with LA0 to LA1, and this output parallel data is converted by the column clock in the shift register 3 to form a video signal and stored in the refresh memory. Codes for multiple characters stored in 1 were displayed sequentially as characters on the CRT4.

第2図Aは8行5列の行列ドツトにて表示され
るキヤラクタ画像例で、同図Bはこの各列に対応
する行コード信号をそれぞれ示したものであり、
キヤラクターのコードは「2」を出力しており、
例えば第2行目の並列データはLA2〜LA0が
(001)の状態になつている場合、並列データは
(01110)となりシフトレジスタ3に読み込まれ列
クロツクに同期して映像信号となり第2図中斜線
部で示すように第2,3,4ドツトが点灯する。
FIG. 2A shows an example of a character image displayed as matrix dots with 8 rows and 5 columns, and FIG. 2B shows row code signals corresponding to each column.
The character code outputs "2",
For example, if LA2 to LA0 are in the state of (001), the parallel data in the second row becomes (01110) and is read into the shift register 3 and becomes a video signal in synchronization with the column clock as shown in Figure 2. The second, third, and fourth dots light up as shown by diagonal lines.

ところで、従来は、表示寸法を大きくするため
には通常行コード信号及び列クロツクの周期を例
えばキヤラクター寸法1倍からキヤラクター寸法
2倍にする場合には繰り返し周期を2倍にする方
法をとつていた。このような方法では横方向に表
示要求信号が同じ位置で出されてもキヤラクター
寸法が異なることにより、キヤラクター寸法2倍
の文字の場合はキヤラクター寸法1倍のキヤラク
ターの行ドツトデータの2ドツト目の位置から表
示され、同様にキヤラクター寸法3倍のキヤラク
ターの場合はキヤラクター寸法1倍のキヤラクタ
ーの行ドツトデータの3ドツト目の位置から表示
されてしまい、キヤラクター寸法が大きくなれば
なる程ずれが大きくなり縦方向に何桁もキヤラク
ター寸法を何種類も変えて表示させた場合、視覚
的に非常に見苦しいという欠点があつた。
By the way, conventionally, in order to increase the display size, a method has been used in which the cycle of the row code signal and column clock is doubled, for example, when increasing the cycle of the row code signal and column clock from 1x the character size to 2x the character size. Ta. In such a method, even if the display request signal is issued at the same position in the horizontal direction, the character dimensions differ, so in the case of a character with double the character size, the second dot of the row dot data of the character with the character size once Similarly, in the case of a character whose character size is 3 times, it will be displayed from the 3rd dot position of the row dot data of a character whose character size is 1 times, and the larger the character size, the greater the deviation. When the character dimensions are changed by many digits in the vertical direction and displayed, it is visually very unsightly.

(発明の目的) 本発明の目的は上記の点に鑑みて為されたもの
であり、キヤラクター寸法を変更しても表示画面
に自然な状態で拡大される画像表示装置を提供す
ることにある。
(Objective of the Invention) An object of the present invention has been made in view of the above points, and is to provide an image display device that can be enlarged on a display screen in a natural manner even if character dimensions are changed.

(発明の構成) 本発明によれば、表示要求信号が出力されてか
らキヤラクタージエネレタから出力された並列デ
ータを直列データに変換する際の列クロツクを、
最初の第1パルス目はキヤラクター寸法1倍の場
合と同じ周期の列クロツクを出力し、第2パルス
目以後の列クロツクはキヤラクター寸法に応じた
周期の列クロツクを出力する画像表示装置を得
る。
(Structure of the Invention) According to the present invention, the column clock when converting parallel data output from the character generator into serial data after the display request signal is output is
An image display device is obtained in which the first pulse outputs a column clock with the same period as in the case where the character size is 1 times, and the column clocks after the second pulse output column clocks with a period corresponding to the character size.

第3図は本発明の一実施例の構成を示すもので
ある。表示位置検出用カウンター11が順次カウ
ントアツプしてゆくと表示アドレスメモリ9のデ
ータと一致回路10によつて比較され、これらが
一致すると同時に表示要求信号が出力される。プ
ログラマブルデバイダー6は表示要求信号を検出
して行方向表示寸法メモリ5に応じた行コード信
号を出力する。同様にプログラマブルデバイダー
8は表示要求信号を検出して列クロツクを出力す
るが、最初の第1パルス目はキヤラクター寸法1
倍の場合と同じ周期の列クロツクを出力し、第2
パルス目以降は列方向表示寸法メモリ7により示
されるキヤラクター寸法に応じた周期の列クロツ
クを出力する。
FIG. 3 shows the configuration of an embodiment of the present invention. As the display position detection counter 11 sequentially counts up, it is compared with the data in the display address memory 9 by a matching circuit 10, and at the same time when they match, a display request signal is output. The programmable divider 6 detects the display request signal and outputs a row code signal according to the row direction display size memory 5. Similarly, the programmable divider 8 detects the display request signal and outputs the column clock, but the first pulse is the character size 1.
Outputs the column clock with the same period as in the double case, and
After the pulse, a column clock having a period corresponding to the character dimension indicated by the column direction display dimension memory 7 is output.

リフレツシユメモリー1はRAMで構成され、
CRT4上に表示される複数のキヤラクターのコ
ードを記憶するようになつている。キヤラクタジ
エネレータ2は行列ドツトで構成されるキヤラク
ターのパターンデータを記憶している。このキヤ
ラクタジエネレータ2のアドレスにはリフレツシ
ユメモリ1の出力とプログラマブルデバイダー6
から出力される行コード信号が入力されており、
行コード信号に応じて順次キヤラクタージエネレ
ータ2より行毎の並列データが出力される。並列
データは列クロツクがくる前にシフトレジスタ3
に取り込まれ列クロツクに同期して直列データに
変換され映像信号としてCRT4に供給される。
Refresh memory 1 consists of RAM,
It is designed to memorize the codes of multiple characters displayed on the CRT4. The character generator 2 stores character pattern data composed of matrix dots. The address of this character generator 2 is the output of the refresh memory 1 and the programmable divider 6.
The line code signal output from is input,
Parallel data for each row is sequentially output from the character generator 2 in accordance with the row code signal. Parallel data is transferred to shift register 3 before the column clock arrives.
The data is taken into the CRT 4, converted into serial data in synchronization with the column clock, and supplied to the CRT 4 as a video signal.

以上の説明から明らかなように表示要求信号が
出力されてからキヤラクタージエネレータ2より
出力された並列データをシフトレジスタ3に取り
込み直列データに変換する際の列クロツクを最初
の第1パルス目はキヤラクター寸法1倍の場合と
同じ周期の列クロツクを出力し、第2パルス目以
降は列方向表示寸法メモリ7により示されるキヤ
ラクター寸法に応じた周期の列クロツクを出力す
ることにより表示寸法の異なつたCRT4上のキ
ヤラクターを縦方向に複数桁表示する場合でも表
示位置の揃つた拡大表示を行うことができるよう
になつており簡単な構成で視覚的に非常に見易く
なるという効果がある。
As is clear from the above explanation, the first pulse of the column clock when the parallel data output from the character generator 2 is taken into the shift register 3 and converted into serial data after the display request signal is output is the character generator 2. A CRT 4 with different display dimensions is output by outputting a column clock with the same cycle as in the case of 1 times the dimension, and from the second pulse onwards, outputting a column clock with a cycle corresponding to the character dimension indicated by the column direction display dimension memory 7. Even when the upper character is displayed in multiple digits in the vertical direction, it is possible to perform an enlarged display with the display positions aligned, and this has the effect of making it visually very easy to see with a simple configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の画像表示装置のブロツク図であ
る。第2図A,Bは第1図の動作を説明するキヤ
ラクタ画像列と各列に対応する行コード信号を示
した図である。第3図は、この発明の一実施例を
示すブロツク図である。 1……リフレツシユメモリ、2……キヤラクタ
ージエネレータ、3……シフトレジスタ、4……
ブラウン管、5……行方向表示寸法メモリ、6…
…行方向のプログラマブルデバイダー、7……列
方向表示寸法メモリ、8……列方向のプログラマ
ブルデバイダー、9……表示アドレスメモリ、1
0……一致回路、11……表示位検出用カウンタ
ー。
FIG. 1 is a block diagram of a conventional image display device. 2A and 2B are diagrams showing character image columns and row code signals corresponding to each column to explain the operation of FIG. 1. FIG. 3 is a block diagram showing one embodiment of the present invention. 1... Refresh memory, 2... Character generator, 3... Shift register, 4...
Braun tube, 5... Row direction display dimension memory, 6...
...Programmable divider in row direction, 7...Display dimension memory in column direction, 8...Programmable divider in column direction, 9...Display address memory, 1
0... Matching circuit, 11... Display position detection counter.

Claims (1)

【特許請求の範囲】[Claims] 1 少なくともリフレツシユメモリーと、行方向
表示寸法メモリに記憶された行方向の表示寸法を
示すデータにより生成される行コード信号と前記
リフレツシユメモリーから出力される出力される
キヤラクター・コード信号とを入力するキヤラク
ターメモリーと、前記キヤラクターメモリーから
出力される行ドツトデータ信号と列クロツクとを
入力するシフトレジスターと、前記シフトレジス
ターの出力を入力して表示する前記表示素子とを
有する画像表示装置において、前記列クロツクは
最小列クロツクと列方向表示寸法メモリーから出
力されるサイズ信号とを入力するプログラマブル
デバイダーより出力され、前記プログラマブルデ
バイダーは、画面に表示すべきキヤラクターのキ
ヤラクター寸法が最小表示寸法の場合は入力され
た最小列クロツクを表示要求信号に同期してその
まま出力し、画面に表示すべきキヤラクターのキ
ヤラクター寸法が最小表示寸法でない場合は、列
クロツクの最初の第1パルス目はキヤラクター寸
法が最小表示寸法の場合と同じ周期の列クロツク
を表示要求信号に同期して出力されるのであり、
第2パルス目以降は列方向表示寸法メモリーから
与えられるサイズ信号により示されるキヤラクタ
ー寸法に応じて最小列クロツクを可変分周した周
期の列クロツクを出力する手段を有することを特
徴とする画像表示装置。
1. Input at least a refresh memory, a row code signal generated from data indicating a row direction display dimension stored in a row direction display dimension memory, and an output character code signal output from the refresh memory. an image display device comprising: a character memory; a shift register to which a row dot data signal and a column clock outputted from the character memory are input; and the display element which inputs and displays the output of the shift register; The column clock is output from a programmable divider that inputs the minimum column clock and the size signal output from the column direction display dimension memory, and the programmable divider inputs the minimum column clock and the size signal output from the column direction display dimension memory. If the character dimension of the character to be displayed on the screen is not the minimum display dimension, the character dimension is the minimum display dimension for the first pulse of the column clock. The column clock with the same cycle as in the case of , is output in synchronization with the display request signal,
An image display device characterized by having means for outputting a column clock having a period obtained by variably dividing the minimum column clock according to the character size indicated by the size signal given from the column direction display size memory from the second pulse onward. .
JP59022264A 1984-02-09 1984-02-09 Image display unit Granted JPS60165688A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59022264A JPS60165688A (en) 1984-02-09 1984-02-09 Image display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59022264A JPS60165688A (en) 1984-02-09 1984-02-09 Image display unit

Publications (2)

Publication Number Publication Date
JPS60165688A JPS60165688A (en) 1985-08-28
JPH0572592B2 true JPH0572592B2 (en) 1993-10-12

Family

ID=12077907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59022264A Granted JPS60165688A (en) 1984-02-09 1984-02-09 Image display unit

Country Status (1)

Country Link
JP (1) JPS60165688A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985242A (en) * 1972-06-05 1974-08-15
JPS52125236A (en) * 1976-04-14 1977-10-20 Nec Home Electronics Ltd Letter display system in tv scan character display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985242A (en) * 1972-06-05 1974-08-15
JPS52125236A (en) * 1976-04-14 1977-10-20 Nec Home Electronics Ltd Letter display system in tv scan character display

Also Published As

Publication number Publication date
JPS60165688A (en) 1985-08-28

Similar Documents

Publication Publication Date Title
CA1148285A (en) Raster display apparatus
EP0139932A2 (en) Apparatus for generating the display of a cursor
JPH0760305B2 (en) Video display control circuit
US4011556A (en) Graphic display device
US4390780A (en) LSI Timing circuit for a digital display employing a modulo eight counter
US4737778A (en) Video display controller
JPH0572592B2 (en)
JPS643271B2 (en)
JPH042958B2 (en)
JP3282116B2 (en) Display drive
JPH0724853Y2 (en) Composite sync signal generator for video equipment
EP0057314B1 (en) Lsi timing circuit for a digital display employing a modulo eight counter
JP2565581B2 (en) CRT display circuit
JPS6361675B2 (en)
JPS607478A (en) Image display
JP2863561B2 (en) Memory read control circuit of CRT display device
JPS62148992A (en) Display controller
JPS6228473B2 (en)
SU1267471A1 (en) Device for displaying graphic information
SU1182508A1 (en) Device for displaying information on screen of television receiver
JPS6052438B2 (en) Cursor control method
KR870001797Y1 (en) Character size control circuit in crt monitor
CA1191635A (en) Lsi timing circuit for a digital display employing a modulo eight counter
SU1474726A1 (en) Video signal generator
JP2570755B2 (en) Pattern generator

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term