JPH042958B2 - - Google Patents

Info

Publication number
JPH042958B2
JPH042958B2 JP13023280A JP13023280A JPH042958B2 JP H042958 B2 JPH042958 B2 JP H042958B2 JP 13023280 A JP13023280 A JP 13023280A JP 13023280 A JP13023280 A JP 13023280A JP H042958 B2 JPH042958 B2 JP H042958B2
Authority
JP
Japan
Prior art keywords
pattern
ruled line
line pattern
display
ruled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13023280A
Other languages
Japanese (ja)
Other versions
JPS5753787A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13023280A priority Critical patent/JPS5753787A/en
Publication of JPS5753787A publication Critical patent/JPS5753787A/en
Publication of JPH042958B2 publication Critical patent/JPH042958B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 [技術分野] 本発明は文字、数字、図形等を表示する表示装
置に関し特に表示画面にけい線表示やグラフ表示
を行なわせる制御を行なう表示装置に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a display device that displays characters, numbers, figures, etc., and particularly relates to a display device that controls a display screen to display a line display or a graph display.

[従来技術の説明とその問題点] 従来、ブラウン管(以下CRT)装置等の表示
装置において表示画面にけい線等を表示させる場
合、リフレツシユメモリに任意のけい線パターン
を書き込む方式とけい線の種類にそれぞれコード
を割付け普通の文字の表示と同様に行なうコード
リフレツシユ方式の2種類が考えられている。前
者の方式は任意の位置に任意のけい線が書き込め
る利点はあるものの、メモリ容量が大きくなるこ
と、表示内容の書き換えに時間がかかるという欠
点があり、後者のコードリフレツシユ方式が用い
られて来た。このコードリフレツシユ方式におい
てもけい線等のパターンを表示されている文字と
文字の間、行と行の間に表示しなければならない
ため、すべての文字に対して1文字分として記憶
すべきパターンのドツト数が、文字そのもののパ
ターンドツト数より大容量のものが必要となり、
キヤラクタジエネレータが大きくなるという欠点
があつた。
[Description of the prior art and its problems] Conventionally, when displaying lines, etc. on the display screen of a display device such as a cathode ray tube (hereinafter referred to as CRT), a method of writing an arbitrary line pattern in a refresh memory and the type of line lines have been proposed. Two types of code refresh methods are being considered, in which a code is assigned to each character and the display is performed in the same way as normal character display. Although the former method has the advantage of being able to write arbitrary lines at arbitrary positions, it has the disadvantages of increasing memory capacity and taking time to rewrite the display contents, so the latter code refresh method has been used. Ta. Even in this code refresh method, patterns such as ruled lines must be displayed between displayed characters and between lines, so patterns that should be stored as one character for every character are required. The number of dots required is larger than the number of pattern dots of the letters themselves,
The drawback was that the character generator became large.

[問題点を解決するための手段及び作用] 本発明は上記のこの種の表示装置が持つ欠点を
解決する表示装置を提供するものである。
[Means and effects for solving the problems] The present invention provides a display device that solves the drawbacks of this type of display device described above.

本発明の他の目的はけい線表示の情報で、
CRTの電子ビームの走査方向と一致する方向の
けい線は、キヤラクタジエネレータから得られた
パターンの一部を変化させないように制御するこ
とによつて、走査方向と一致しない方向のけい線
の場合はキヤラクタジエネレータへのラスタアド
レスを制御することによつて、1文字そのもの分
のドツトパターンしかもたない小容量のキヤラク
タジエネレータで表示画面上にけい線やグラフ等
の表示を可能にする表示装置を提供するものであ
る。
Another object of the present invention is to provide information on the marking line display.
By controlling a part of the pattern obtained from the character generator so as not to change, the skeleton in the direction that coincides with the scanning direction of the CRT's electron beam can be adjusted to In this case, by controlling the raster address to the character generator, it is possible to display lines, graphs, etc. on the display screen using a small-capacity character generator that only has a dot pattern for one character. The present invention provides a display device that displays

[実施例] 第1図は、本発明による1実施例のブロツク図
である。
[Embodiment] FIG. 1 is a block diagram of an embodiment according to the present invention.

1は、CRT装置に情報を表示させるのに必要
な同期信号、表示画面と対応し表示させる文字等
のコードや表示情報を格納してあるリフレツシユ
メモリ2のアドレス信号及び文字列1行分の1走
査線のアドレス信号(ラスタアドレス信号)等を
発生させる同期信号発生回路で例えば1チツプ化
されたものでは日立のHD46505Sがある。3はリ
フレツシユメモリの内容を書き換えるために処理
部CPUからのアドレス信号と前記同期信号発生
回路1から出力される表示用アドレス信号とを切
り換えるアドレスマルチプレクサである。4は文
字パターン等が格納されているキヤラクタジエネ
レータで、文字コードとラスタアドレス信号の入
力によつてパターンの1行分のパターンが得られ
る。5はパラレル−シリアル変換をする変換回路
で、キヤラクタジエネレータ4から得られたパタ
ーンをシリアルのドツト信号に変換する。この変
換回路5は1文字の横方向のドツト数(本実施例
では5個)以上のフリツプフロツプ5−1〜5−
5から構成されロード信号によつてパラレルで入
力された信号をフリツプフロツプ5−5→5−4
→5−3→5−2→5−1のようにドツトクロツ
クによつてシフトさせる。フリツプフロツプ5−
5にはキヤラクタジエネレータ4からの信号の他
にアンド回路6からも信号が入力される。このア
ンド回路6はフリツプフロツプ5−5の出力及
び、リフレツシユメモリから出力される表示情報
からけい線を表示することを検出する回路の出力
が入力される。7はけい線検出回路で、普通の文
字表示のとき0の信号を出力し、けい線表示のと
き1の信号を出力する。8は同期信号発生回路1
から出力されるラスタアドレスから行間を検出す
る回路である。9はラスタアドレス変更回路で、
CRTの電子ビームが横方向へ一走査されるごと
にカウントアツプされるラスタアドレスを行間検
出回路8で行間であることが検出されけい線表示
するとき、ある特定のラスタアドレスに変更する
ものである。例えば同期信号発生回路のラスタア
ドレスが7,8,9のとき出力を6に変更させる
と、キヤラクタジエネレータ4から得られるパタ
ーンは1文字ドツトパターンの一番下のパターン
が出力されることになる。このラスタアドレス変
更回路9は、例えば、入力されるラスタアドレス
1,2,3,4,5,6,7,8,9の夫々に対
応して、出力すべきラスタアドレス1,2,3,
4,5,6,6,6,6の夫々が記憶されたメモ
リにより構成できる。10はインバータ、11は
ナンド回路、12はアンド回路である。13は表
示器で、例えばCRTである。
1 is a synchronization signal necessary for displaying information on a CRT device, an address signal for a refresh memory 2 which stores codes and display information such as characters to be displayed corresponding to the display screen, and a character string for one line. For example, Hitachi's HD46505S is a synchronizing signal generating circuit that generates an address signal for one scanning line (raster address signal), etc., and is integrated into one chip. Reference numeral 3 denotes an address multiplexer which switches between the address signal from the processing unit CPU and the display address signal output from the synchronization signal generation circuit 1 in order to rewrite the contents of the refresh memory. Reference numeral 4 denotes a character generator in which character patterns and the like are stored, and a pattern for one line can be obtained by inputting a character code and a raster address signal. Reference numeral 5 denotes a conversion circuit for parallel-to-serial conversion, which converts the pattern obtained from the character generator 4 into a serial dot signal. This conversion circuit 5 has flip-flops 5-1 to 5-5 which have a number of dots in the horizontal direction of one character (5 in this embodiment) or more.
5, the signal input in parallel by the load signal is sent to the flip-flop 5-5 → 5-4.
-> 5-3 -> 5-2 -> 5-1 using the dot clock. Flip Flop 5-
In addition to the signal from the character generator 4, a signal from the AND circuit 6 is also input to 5. The AND circuit 6 receives the output of the flip-flop 5-5 and the output of a circuit for detecting the display of a contour line from the display information output from the refresh memory. 7 is a marker line detection circuit which outputs a signal of 0 when a normal character is displayed, and outputs a signal of 1 when a marker line is displayed. 8 is the synchronization signal generation circuit 1
This circuit detects the line spacing from the raster address output from the . 9 is a raster address change circuit;
The raster address, which is counted up each time the CRT's electron beam scans in the horizontal direction, is changed to a specific raster address when the line spacing detection circuit 8 detects that there is a spacing between lines and displays the line spacing. . For example, if the raster addresses of the synchronization signal generation circuit are 7, 8, and 9, and the output is changed to 6, the pattern obtained from the character generator 4 will be the bottom pattern of the one-character dot pattern. Become. This raster address changing circuit 9, for example, outputs raster addresses 1, 2, 3, 3, 3, 3, 3, 4, 5, 6, 7, 8, 9 corresponding to input raster addresses 1, 2, 3, 4, 5, 6, 7, 8, 9, respectively.
4, 5, 6, 6, 6, and 6 can be configured by a memory storing each of them. 10 is an inverter, 11 is a NAND circuit, and 12 is an AND circuit. 13 is a display device, for example a CRT.

以上の構成から成る実施例の作動を説明する。 The operation of the embodiment having the above configuration will be explained.

通常の文字表示においてはけい線検出回路7の
出力が“0”であるためフリツプフロツプ5−5
には“0”が入りフリツプフロツプ5−1からの
出力は5個のドツトクロツクの後“0”を出力す
ることになり、第1図の表示例の“A5”のよう
に字と字の間には何も表示されない。けい線を表
示する時は検出回路7の出力が“1”となり、フ
リツプフロツプ5−5の出力が“1”の場合に
は、フリツプフロツプ5−5には“1”が入力さ
れ、5個のドツトクロツクの後には“1”が変換
器5から出力され、字と字の間には横線が表示さ
れることになる。この時フリツプフロツプ5−5
の出力が“0”の場合には何も表示されないこと
になり横方向の字と字の間には第1図のような表
示となる。
Since the output of the marker line detection circuit 7 is "0" in normal character display, the flip-flop 5-5
The output from the flip-flop 5-1 will be "0" after 5 dot clocks, and the output will be "0" between the characters as in "A5" in the display example in Figure 1. nothing is displayed. When displaying a horizontal line, the output of the detection circuit 7 becomes "1", and when the output of the flip-flop 5-5 is "1", "1" is input to the flip-flop 5-5, and the five dot clocks are After that, "1" is output from the converter 5, and a horizontal line is displayed between the characters. At this time flip-flop 5-5
If the output is "0", nothing will be displayed, and the space between the characters in the horizontal direction will be displayed as shown in Figure 1.

一方通常の文字表示の場合の行間はナンド回路
11の出力が“0”になるため、アンド回路12
は“0”となり何も表示されないけい線表示の場
合はナンド回路11の出力が“1”となり変換回
路5の出力がそのまま表示器13に送られ行間に
は縦線が表示される。
On the other hand, in the case of normal character display, the output of the NAND circuit 11 is "0", so the AND circuit 12
is "0" and in the case of a vertical line display in which nothing is displayed, the output of the NAND circuit 11 becomes "1", the output of the conversion circuit 5 is sent as is to the display 13, and vertical lines are displayed between the lines.

本実施例ではラスタアドレス変更回路にけい線
検出回路の出力を入力しているが、入力しなくて
も第1図のような表示を得ることができる。
In this embodiment, the output of the contour line detection circuit is input to the raster address changing circuit, but the display as shown in FIG. 1 can be obtained even without inputting the output.

また本実施例ではけい線の表示の例について説
明したが、棒グラフ等の簡易表示も本発明によつ
て少ない容量のキヤラクタジエネレータで表示す
ることができる。
Further, in this embodiment, an example of display of a contour line has been described, but a simple display such as a bar graph can also be displayed using a small capacity character generator according to the present invention.

[本発明の効果] 以上説明した様に、本発明の表示装置におい
て、けい線等の表示を行なわせる場合、字間や行
間分を含めたパターンをキヤラクタジエネレータ
にもつ必要がなく1文字分のパターンを持つだけ
で良いためキヤラクタジエネレータの容量を大幅
に減少させることができる。
[Effects of the present invention] As explained above, in the display device of the present invention, when displaying lines or the like, it is not necessary to have a pattern including character spacing and line spacing in the character generator. Since it is only necessary to have a pattern for 100 minutes, the capacity of the character generator can be significantly reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による1実施例を示すブロツク
図、第2図はその作動を説明する図である。 5−1〜5−5……フリツプフロツプ、6……
アンド回路。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a diagram explaining its operation. 5-1 to 5-5... flip-flop, 6...
AND circuit.

Claims (1)

【特許請求の範囲】 1 文字パターンの表示配列に沿つて、罫線パタ
ーンを表示する表示装置において、 表示すべき文字コード情報及び罫線コード情報
を記憶するコード情報記憶手段と、 前記コード情報記憶手段に記憶された文字コー
ド情報及び罫線コード情報に対応する文字パター
ン及び罫線パターンを記憶するパターン記憶手段
と、 列方向に罫線パターンを表示するとき、罫線パ
ターンの行間を検出する行間検出手段と、 行方向に罫線パターンを表示するとき、罫線パ
ターンの列間を検出する列間検出手段と、 前記行間検出手段によつて罫線パターンの行間
が検出されたとき、当該行間に隣接して表示され
る列方向の罫線パターンの一部を前記パターン記
憶手段から読み出して罫線パターンとして補間表
示し、前記列間検出手段によつて罫線パターンの
列間が検出されたとき、当該列間に隣接して表示
される行方向の罫線パターンの一部を前記パター
ン記憶手段から読み出して罫線パターンとして補
間表示するパターン補間表示手段と、 から構成された表示装置。
[Scope of Claims] 1. A display device that displays a ruled line pattern along a display arrangement of character patterns, comprising: code information storage means for storing character code information and ruled line code information to be displayed; and said code information storage means. pattern storage means for storing character patterns and ruled line patterns corresponding to the stored character code information and ruled line code information; line spacing detection means for detecting the line spacing of the ruled line pattern when displaying the ruled line pattern in the column direction; When displaying a ruled line pattern, a column-interval detection means for detecting the distance between the columns of the ruled-line pattern, and when the line-spacing detection means detects the row-spacing of the ruled-line pattern, a column direction that is displayed adjacent to the line-interval is provided. A part of the ruled line pattern is read from the pattern storage means and interpolated and displayed as a ruled line pattern, and when an interval between columns of the ruled line pattern is detected by the inter-column detection means, the ruled line pattern is displayed adjacently between the columns. A display device comprising: pattern interpolation display means for reading a part of the ruled line pattern in the row direction from the pattern storage means and interpolating and displaying it as a ruled line pattern.
JP13023280A 1980-09-18 1980-09-18 KYARAKUTADEI SUPUREISOCHI Granted JPS5753787A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13023280A JPS5753787A (en) 1980-09-18 1980-09-18 KYARAKUTADEI SUPUREISOCHI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13023280A JPS5753787A (en) 1980-09-18 1980-09-18 KYARAKUTADEI SUPUREISOCHI

Publications (2)

Publication Number Publication Date
JPS5753787A JPS5753787A (en) 1982-03-30
JPH042958B2 true JPH042958B2 (en) 1992-01-21

Family

ID=15029259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13023280A Granted JPS5753787A (en) 1980-09-18 1980-09-18 KYARAKUTADEI SUPUREISOCHI

Country Status (1)

Country Link
JP (1) JPS5753787A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940690A (en) * 1982-08-30 1984-03-06 株式会社ピーエフユー Associated character pattern generation system
JPS6268195U (en) * 1985-10-16 1987-04-28
JPS6268194U (en) * 1985-10-16 1987-04-28
JPS6370289A (en) * 1986-09-12 1988-03-30 富士ゼロックス株式会社 Font generation circuit
JP2609614B2 (en) * 1987-07-30 1997-05-14 株式会社東芝 Character pattern display control method

Also Published As

Publication number Publication date
JPS5753787A (en) 1982-03-30

Similar Documents

Publication Publication Date Title
US4129859A (en) Raster scan type CRT display system having an image rolling function
US3921164A (en) Character generator for a high resolution dot matrix display
JPS5836783B2 (en) display device
JPH042958B2 (en)
US4146877A (en) Character generator for video display
JPH0570832B2 (en)
US3827041A (en) Display apparatus with visual segment indicia
JPS599059B2 (en) Display device character code extension method and device
JPS6140996B2 (en)
JPS5845715B2 (en) Graphics Hiyoji Souchi
JPS6230436B2 (en)
JP2694942B2 (en) Display device
KR870001797Y1 (en) Character size control circuit in crt monitor
JPS58194090A (en) Display unit
JPH03192294A (en) Display controller
JPS632117B2 (en)
JPS6154231B2 (en)
SU715567A1 (en) Device for displaying graphical information
JPS5836787B2 (en) display address generator
JPH0395595A (en) Character display device
JPS6078481A (en) Character display
JPS6140998B2 (en)
JPH05313643A (en) Character attribute synthesizing device of character display device
JPH0631933B2 (en) Display device
JPS62113195A (en) Italic character display unit