JPS6140998B2 - - Google Patents

Info

Publication number
JPS6140998B2
JPS6140998B2 JP52004338A JP433877A JPS6140998B2 JP S6140998 B2 JPS6140998 B2 JP S6140998B2 JP 52004338 A JP52004338 A JP 52004338A JP 433877 A JP433877 A JP 433877A JP S6140998 B2 JPS6140998 B2 JP S6140998B2
Authority
JP
Japan
Prior art keywords
data
character
format
memory
horizontal scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52004338A
Other languages
Japanese (ja)
Other versions
JPS5389627A (en
Inventor
Yoshikuni Tatara
Keiji Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP433877A priority Critical patent/JPS5389627A/en
Publication of JPS5389627A publication Critical patent/JPS5389627A/en
Publication of JPS6140998B2 publication Critical patent/JPS6140998B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、リフレツシユメモリを備えるラスタ
スキヤン方式の文字表示装置に関し、特にいわゆ
るタイプライタとしてミスインプツトの迅速な回
復、編集の柔軟性を目的とした高性能文書機能を
備えたワードプロセツサ等のシステムに用いられ
る文字表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a raster scan type character display device equipped with a refresh memory, and in particular, as a so-called typewriter, it is equipped with a high-performance document function for quick recovery from misinputs and flexibility in editing. The present invention relates to a character display device used in systems such as word processors.

文字表示装置を用いて編集作業等の文書処理を
行なう場合、文字位置を示す目盛、タブ、左右の
クリテイカルポイント等の各種フオーマツト情報
が文字と同時に画面上に表示されるのが望まし
い。また、このフオーマツト情報の種類および表
示形態は、必要に応じて任意にかつ柔軟に変更・
選択できるものでなければならない。
When performing document processing such as editing using a character display device, it is desirable that various format information such as scales indicating character positions, tabs, left and right critical points, etc. be displayed on the screen simultaneously with the characters. In addition, the type and display form of this format information can be changed arbitrarily and flexibly as needed.
It has to be a choice.

したがつて本発明の目的は、文書編集作業等に
供するに適する文字表示装置を提供することにあ
る。本発明の他の目的は、フオーマツト情報の表
示様態の自由な変更を許容しつつ、リフレツシユ
メモリおよびその周辺回路の簡略化を図つた文字
表示装置を提供することにある。
Accordingly, an object of the present invention is to provide a character display device suitable for use in document editing work and the like. Another object of the present invention is to provide a character display device that allows the display mode of format information to be freely changed while simplifying the refresh memory and its peripheral circuits.

上記目的を達成するために、本発明にあつて
は、リフレツシユメモリとしてランダムアクセス
メモリを用い、このメモリに文字データとフオー
マツトデータとをアドレスを互に対応づけて格納
し、画面を構成する水平走査線のうちフオーマツ
ト表示用の水平走査期間にフオーマツトデータを
上記メモリから読出し、文字表示用の水平走査線
期間に文字データを上記メモリから読出し、以つ
て画面上に文字とフオーマツト情報とを対応づけ
て同時に表示するように構成する。フオーマツト
情報の変更は、リフレツシユメモリのフオーマツ
トエリアに格納されているフオーマツトデータを
書替えることにより、文字データと独立に行なう
ことができるものである。またフオーマツトデー
タと文字データとの画面上での位置関係は、両デ
ータのリフレツシユメモリ内の格納アドレスの対
応関係によつて一義的に決まり、リフレツシユメ
モリの読出し方法はフオーマツトデータの変更に
かかわりなく一定でよい。
In order to achieve the above object, in the present invention, a random access memory is used as a refresh memory, and character data and format data are stored in this memory by correlating addresses with each other to form a screen. Format data is read from the memory during the horizontal scanning period for format display among the horizontal scanning lines, character data is read from the memory during the horizontal scanning line period for character display, and characters and format information are displayed on the screen. Configure so that they are associated and displayed at the same time. The format information can be changed independently of the character data by rewriting the format data stored in the format area of the refresh memory. Furthermore, the positional relationship between format data and character data on the screen is uniquely determined by the correspondence between the storage addresses of both data in the refresh memory, and the method of reading the refresh memory is by changing the format data. It can be constant regardless of the

以下、本発明による文字表示装置の一実施例に
ついて添付図面を参照して詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a character display device according to the present invention will be described in detail below with reference to the accompanying drawings.

第1図は、表示文字数128語の本発明に係る1
ライン文字表示装置を示すブロツク図である。な
お、図中の( )内に示した数字は信号線本数を
示す。
FIG.
1 is a block diagram showing a line character display device; FIG. Note that the numbers in parentheses in the figure indicate the number of signal lines.

以下、第2図ないし第4図を参照しつつ構成な
らびに動作を説明する。
The configuration and operation will be explained below with reference to FIGS. 2 to 4.

表示データ(文字データとフオーマツトデー
タ)は、CPU(Central Processing Unit)から
バツフア1を介してリフレツシユメモリとしての
ランダムアクセスメモリ(RAMと記す)2に取
り込まれる。この際、CPUは書込みか読出しか
を指定するR/W信号とCPU側システムクロツ
クを供給する。RAM2に表示データを書込む時
は、R/W信号がバツフア1、書込タイミングゲ
ート3および256進カウンタ4をイネイブルす
る。カウンタ4はCPUクロツクをカウントし、
その出力(8ビツト)は書込アドレスコードとし
て書込タイミングゲート3およびオアゲート5を
介してRAM2に供給される。RAM2は、本実施
例では2048ビツト(256語×8ビツト)であり、
0番地から127番地まではフオーマツトデータの
格納に割り当てられており、128番地から255番地
までは文字データの格納に割り当てられている
(第2図参照)。
Display data (character data and format data) is taken in from a CPU (Central Processing Unit) via a buffer 1 to a random access memory (referred to as RAM) 2 as a refresh memory. At this time, the CPU supplies an R/W signal specifying writing or reading and a CPU-side system clock. When writing display data to RAM 2, the R/W signal enables buffer 1, write timing gate 3, and 256-base counter 4. Counter 4 counts the CPU clock,
Its output (8 bits) is supplied to RAM 2 via write timing gate 3 and OR gate 5 as a write address code. In this embodiment, RAM2 is 2048 bits (256 words x 8 bits),
Addresses 0 to 127 are assigned to store format data, and addresses 128 to 255 are assigned to store character data (see Figure 2).

CPUから送られてくるフオーマツトデータ
は、CPUクロツクに同期してバツフア1を介し
て取り込まれ、カウンタ4から供給される書込み
アドレスコードによつて示されるRAM2内の0
番地から127番地に順番に書込まれる。ついで
CPUから送られる文字データは上記と同様にし
てRAM2内の128番地から255番地に順番に書込
まれる。
The format data sent from the CPU is taken in via buffer 1 in synchronization with the CPU clock, and is written to 0 in RAM 2 indicated by the write address code supplied from counter 4.
They are written in order from address 127. Then
Character data sent from the CPU is sequentially written from address 128 to address 255 in RAM 2 in the same manner as above.

RAM2内に格納された表示データの表示は、
ジエネレータ6から出される基本クロツクに同期
して行なわれる。カウンタ7はデコーダ8と協働
して6進カウンタとして動作するもので、デコー
ダ8は基本クロツクからビツトパルスt1〜t5およ
びデイジツトパルスt6を出力する(第4図参
照)。本実施例においては、1文字を横5ドツト
で表示しまた文字間に1ドツト分のスペースを設
けるようにしており、各ビツトパルスt1〜t5は1
文字を構成する各ドツトに対応し、またデイジツ
トパルスt6は各文字間のスペースに対応してい
る。
To display the display data stored in RAM2,
This is done in synchronization with the basic clock output from the generator 6. Counter 7 operates as a hexadecimal counter in cooperation with decoder 8, which outputs bit pulses t1 to t5 and digit pulse t6 from the basic clock (see FIG. 4). In this embodiment, one character is displayed with five horizontal dots, and a space of one dot is provided between characters, and each bit pulse t 1 to t 5 is 1 dot.
The digit pulse t6 corresponds to each dot forming a character, and the digit pulse t6 corresponds to a space between each character.

デコーダ8から出力されるデイジツトパルスt6
は、カウンタ9およびデコーダ10から成る129
進カウンタのクロツクとなる。デコーダ10は1
水平走査毎にトリガパルスT129を出力するも
ので、このトリガパルスT129によつてCRT
(Cathode Ray Tuke)11に水平偏向電流を供
給する水平走査回路12がトリガされる。
Digit pulse t6 output from decoder 8
consists of a counter 9 and a decoder 10 129
Serves as the clock for the advance counter. Decoder 10 is 1
It outputs a trigger pulse T129 for each horizontal scan, and this trigger pulse T129 causes the CRT to
The horizontal scanning circuit 12 which supplies horizontal deflection current to (Cathode Ray Tuke) 11 is triggered.

128進カウンタ13は、129進カウンタ9の出力
をカウントしてRAM2の読出アドレスコードの
下位7ビツトA1〜A7を出力する(第3図参
照)。また、12進カウンタ14はデコーダ10か
ら出されるトリガパルスT129をカウントす
る。すなわちこの12進カウンタ14の内容は、水
平走査線番号(第4図のL2〜L12)を示すも
のである。CRT11に垂直偏向電流を供給する
垂直走査回路15は、最終の水平走査線L12の
終了時点で12進カウンタ14の出力によつてトリ
ガされる。また12進カウンタ14は、RAM2の
読出アドレスコードの最上位ビツトA8(第3図
参照)を供給する。本実施例は水平走査線L2〜
L4の期間でフオーマツトデータを表示し、また
水平走査線L6〜L12の期間で文字データを表
示するようになつている。したがつて、読出アド
レスコードの最上位ビツトA8は、水平走査線L
2〜L4に対しては“0”、水平走査線L6〜L
12に対しては“1”になる。しかして、128進
カウンタ13および12進カウンタ14から出され
る読出アドレスコードA1〜A8は、表示タイミ
ングゲート16とオアゲート5を介してRAM2
に供給される。なおこのときは、読出タイミング
ゲート16はインバータ17の出力によりイネー
ブル状態にある。
The 128-decimal counter 13 counts the output of the 129-decimal counter 9 and outputs the lower 7 bits A1 to A7 of the read address code of the RAM 2 (see FIG. 3). Further, the hexadecimal counter 14 counts the trigger pulse T129 output from the decoder 10. That is, the contents of the hexadecimal counter 14 indicate horizontal scanning line numbers (L2 to L12 in FIG. 4). A vertical scanning circuit 15 that supplies a vertical deflection current to the CRT 11 is triggered by the output of the hexadecimal counter 14 at the end of the final horizontal scanning line L12. The hexadecimal counter 14 also supplies the most significant bit A8 (see FIG. 3) of the read address code of the RAM 2. In this embodiment, the horizontal scanning line L2~
Format data is displayed during the period L4, and character data is displayed during the period L6 to L12 of horizontal scanning lines. Therefore, the most significant bit A8 of the read address code is the horizontal scanning line L.
“0” for 2 to L4, horizontal scanning lines L6 to L
For 12, it becomes "1". Therefore, the read address codes A1 to A8 output from the 128-decimal counter 13 and the 12-decimal counter 14 are sent to the RAM 2 through the display timing gate 16 and the OR gate 5.
is supplied to Note that at this time, the read timing gate 16 is in an enabled state by the output of the inverter 17.

しかして、水平走査線L2〜L4の各走査期間
には、RAM2内の0番地から127番地に格納され
ている8ビツト並列のフオーマツトデータが順次
読出される。フオーマツトジエネレータ(FG)
18は、読出されたフオーマツトデータおよび走
査線解読器19からの走査線番号指定信号を受け
て、各水平走査線L2〜L4に対応するフオーマ
ツトパターン信号(フオーマツトデータ1語に対
して5ビツト)を発生する。このフオーマツトパ
ターン信号はオアゲート20を介して並−直変換
器21に送られる。並−直変換器21は、5ビツ
ト並列のフオーマツトパターン信号をビツトパル
スt1〜t5でストローブし、直列のフオーマツトド
ツトパルス列(第4図参照)に変換してZ軸増幅
器22に供給する。
Thus, during each scanning period of horizontal scanning lines L2 to L4, the 8-bit parallel format data stored at addresses 0 to 127 in RAM 2 is sequentially read out. Formats Generator (FG)
18 receives the read format data and the scanning line number designation signal from the scanning line decoder 19, and outputs a format pattern signal (5 bits per word of format data) corresponding to each horizontal scanning line L2 to L4. bit). This format pattern signal is sent to a parallel-to-serial converter 21 via an OR gate 20. The parallel-to-serial converter 21 strobes the 5-bit parallel format pattern signal with bit pulses t1 to t5 , converts it into a serial format dot pulse train (see FIG. 4), and supplies it to the Z-axis amplifier 22. .

同様に、水平走査線L6〜L12の各走査期間
には、RAM2内の128番地から255番地に格納さ
れている8ビツト並列の文字データが順次読出さ
れる。キヤラクタジエネレータ(CG)23は、
読出された文字データと走査線解読器24からの
走査線番号指定信号を受けて、各水平走査線L6
〜L12に対応する文字パターン信号(文字デー
タ1語に対して5ビツト)を発生する。この文字
パターン信号は並−直変換器21によつてビツト
パルスt1〜t5に同期した文字ドツトパルス列(第
4図参照)に変換されてZ軸増幅器22に供給さ
れる。
Similarly, during each scanning period of horizontal scanning lines L6 to L12, 8-bit parallel character data stored at addresses 128 to 255 in RAM 2 is sequentially read out. The character generator (CG) 23 is
In response to the read character data and the scanning line number designation signal from the scanning line decoder 24, each horizontal scanning line L6
A character pattern signal (5 bits for one word of character data) corresponding to ~L12 is generated. This character pattern signal is converted by a parallel-to-serial converter 21 into a character dot pulse train (see FIG. 4) synchronized with bit pulses t 1 to t 5 and supplied to a Z-axis amplifier 22 .

このようにして、文字データおよびフオーマツ
トデータは、第4図に模式的に示されるように、
CRT11上に横5ドツト、縦3ドツト(フオー
マツトデータの場合)または縦7ドツト(文字デ
ータの場合)のドツトマトリクスとして表示され
る。
In this way, character data and format data are processed as shown schematically in FIG.
It is displayed on the CRT 11 as a dot matrix of 5 dots horizontally and 3 dots vertically (for format data) or 7 dots vertically (for character data).

本発明の文字表示装置は以上に詳述した如くで
あり、フオーマツトデータと文字データとを同時
に表示できるものであり、しかもリフレツシユメ
モリとしてランダムアクセスメモリを用いている
ため、フオーマツトデータならびに文字データと
をそれぞれ別個に任意に変更・書換えでき、また
フオーマツトデータと文字データとを互に対応づ
けられたアドレスに格納するようにしたため、文
字とフオーマツト情報の表示位置は一義的に対応
づけられ、リフレツシユメモリの周辺回路等の構
成が簡略化できる等の利点を有し、文書編集処理
等の用途に最適である。
The character display device of the present invention is as described in detail above, and is capable of displaying format data and character data at the same time.Moreover, since a random access memory is used as a refresh memory, it is possible to display format data and character data simultaneously. Since the format data and character data can be changed and rewritten separately, and the format data and character data are stored in addresses that are associated with each other, the display positions of characters and format information are uniquely associated. , it has the advantage of simplifying the configuration of peripheral circuits of the refresh memory, etc., and is ideal for applications such as document editing processing.

なお前記実施例は1ラインの文字表示装置であ
るが、フルラインの文字表示装置も容易に実現で
きることは勿論である。また前記実施例では、画
面上に表示できる語数を文字もフオーマツト情報
も同数としたが、両者の語数を違えてもよい。こ
の場合でも、文字データとフオーマツトデータの
格納アドレスを対応づけるようにすれば、リフレ
ツシユメモリの周辺回路(読出回路)は何等複雑
になるものではない。
Although the above embodiment is a one-line character display device, it goes without saying that a full-line character display device can be easily realized. Further, in the above embodiment, the number of words that can be displayed on the screen is the same for both characters and format information, but the number of words for both may be different. Even in this case, if the storage addresses of character data and format data are associated with each other, the peripheral circuit (readout circuit) of the refresh memory will not be complicated at all.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による文字表示装置の一実施例
を示すブロツク図、第2図はリフレツシユメモリ
内の文字データとフオーマツトデータの格納エリ
アを説明する図、第3図はリフレツシユメモリの
アドレスとアドレスコードの対応を示す図、第4
図は第1図の装置の動作を説明するためのタイム
チヤートである。 2……リフレツシユメモリ(ランダムアクセス
メモリ)、3……書込タイミングゲート、4……
書込アドレス発生用カウンタ、11……CRT、
12……水平走査回路、13,14……読出アド
レス発生用カウンタ、15……垂直走査回路、1
6……読出タイミングゲート、18……フオーマ
ツトジエネレータ、19,24……走査線解読
器、21……並−直変換器、23……キヤラクタ
ジエネレータ。
FIG. 1 is a block diagram showing an embodiment of the character display device according to the present invention, FIG. 2 is a diagram explaining the storage area of character data and format data in the refresh memory, and FIG. 3 is a diagram showing the storage area of the refresh memory. Diagram showing the correspondence between addresses and address codes, 4th
The figure is a time chart for explaining the operation of the apparatus shown in FIG. 2... Refresh memory (random access memory), 3... Write timing gate, 4...
Write address generation counter, 11...CRT,
12...Horizontal scanning circuit, 13, 14...Read address generation counter, 15...Vertical scanning circuit, 1
6...Read timing gate, 18...Format generator, 19, 24...Scanning line decoder, 21...Parallel-to-direct converter, 23...Character generator.

Claims (1)

【特許請求の範囲】[Claims] 1 リフレツシユメモリを備えるラスタスキヤン
方式の文字表示装置において、上記リフレツシユ
メモリをランダムアクセスメモリとし、当該メモ
リに一画面分の文字データとフオーマツトデータ
とをアドレスを互に対応づけて格納し、画面を構
成する水平走査線のうちフオーマツト表示用の水
平走査線期間に上記フオーマツトデータを上記メ
モリから読出し、文字表示用の水平走査線期間に
上記データを上記メモリから読出し、以て画面上
に文字とフオーマツト情報とを位置を対応づけて
同時に表示するようにしたことを特徴とする文字
表示装置。
1. In a raster scan type character display device equipped with a refresh memory, the refresh memory is a random access memory, and character data and format data for one screen are stored in the memory with addresses associated with each other, Of the horizontal scanning lines that make up the screen, the format data is read from the memory during the horizontal scanning line period for format display, the data is read from the memory during the horizontal scanning line period for character display, and then displayed on the screen. A character display device characterized by displaying characters and format information at the same time by associating their positions.
JP433877A 1977-01-18 1977-01-18 Character display unit Granted JPS5389627A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP433877A JPS5389627A (en) 1977-01-18 1977-01-18 Character display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP433877A JPS5389627A (en) 1977-01-18 1977-01-18 Character display unit

Publications (2)

Publication Number Publication Date
JPS5389627A JPS5389627A (en) 1978-08-07
JPS6140998B2 true JPS6140998B2 (en) 1986-09-12

Family

ID=11581645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP433877A Granted JPS5389627A (en) 1977-01-18 1977-01-18 Character display unit

Country Status (1)

Country Link
JP (1) JPS5389627A (en)

Also Published As

Publication number Publication date
JPS5389627A (en) 1978-08-07

Similar Documents

Publication Publication Date Title
US4742344A (en) Digital display system with refresh memory for storing character and field attribute data
US4075620A (en) Video display system
US4486856A (en) Cache memory and control circuit
ES8507708A1 (en) Display selection in a raster scan display system.
US4489317A (en) Cathode ray tube apparatus
US4011556A (en) Graphic display device
EP0140555B1 (en) Apparatus for displaying images defined by a plurality of lines of data
US3827041A (en) Display apparatus with visual segment indicia
JPS6140998B2 (en)
JPS599059B2 (en) Display device character code extension method and device
JPH042958B2 (en)
JPS6326913B2 (en)
US6642937B2 (en) Screen display system
JPS632117B2 (en)
JPS6327713B2 (en)
JPH0631933B2 (en) Display device
JPS5836782B2 (en) Hiyoujiyoumemorino Jibunkatsuriyouhou
JPS6138473B2 (en)
JP2568716B2 (en) CRT display circuit
JPS595903B2 (en) display device
JPS58194090A (en) Display unit
JPS6142683A (en) Crt display unit
JPS645310B2 (en)
JPS61275885A (en) Character pattern generation
JPS5995589A (en) Crt display