JPH0572129B2 - - Google Patents
Info
- Publication number
- JPH0572129B2 JPH0572129B2 JP62253488A JP25348887A JPH0572129B2 JP H0572129 B2 JPH0572129 B2 JP H0572129B2 JP 62253488 A JP62253488 A JP 62253488A JP 25348887 A JP25348887 A JP 25348887A JP H0572129 B2 JPH0572129 B2 JP H0572129B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal
- follower means
- active
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000005405 multipole Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は能動フイルタ装置、特に広帯域集積回
路（IC）用の能動フイルタ装置に関する。
路（IC）用の能動フイルタ装置に関する。
IC化回路にはしばしばフイルタを必要とする。
ある場合には斯る回路を作るにはIC外部に固定
のインダクタやコンデンサを用いて構成する必要
がある。この従来構成では高価なハイブリツド回
路技法を必要とし、しかもIC自体に付加インタ
ーフエース回路を設ける必要がある。IC上又は
その外部にある演算増幅器を含む能動フイルタの
場合には、演算増幅器の帯域幅が狭いという欠点
がある。
ある場合には斯る回路を作るにはIC外部に固定
のインダクタやコンデンサを用いて構成する必要
がある。この従来構成では高価なハイブリツド回
路技法を必要とし、しかもIC自体に付加インタ
ーフエース回路を設ける必要がある。IC上又は
その外部にある演算増幅器を含む能動フイルタの
場合には、演算増幅器の帯域幅が狭いという欠点
がある。
回路に依つては、多くのフイルタを含み、命令
により選択的にこれを信号路内に挿入する。スイ
ツチング型フイルタの他の問題としては、低周波
利得に差があるという点である。信号路中に次々
とフイルタを挿入すると、その利得差は通過帯域
内の出力信号振幅を変化させるという欠点があつ
た。
により選択的にこれを信号路内に挿入する。スイ
ツチング型フイルタの他の問題としては、低周波
利得に差があるという点である。信号路中に次々
とフイルタを挿入すると、その利得差は通過帯域
内の出力信号振幅を変化させるという欠点があつ
た。
従つて、本発明の目的はIC内の能動素子のト
ランジシヨン周波数のかなりの部分を占める帯域
のIC化した能動フイルタを提供することである。
ランジシヨン周波数のかなりの部分を占める帯域
のIC化した能動フイルタを提供することである。
本発明の他の目的は斯るフイルタの簡単な設計
を提供することである。
を提供することである。
本発明の更に他の目的は各々同じ低周波利得を
有する多数の能動フイルタを信号路中に切換え挿
入する能動フイルタ装置を提供することである。
有する多数の能動フイルタを信号路中に切換え挿
入する能動フイルタ装置を提供することである。
本発明の別の目的は、電圧利得が１の能動フイ
ルタ装置を提供することである。
ルタ装置を提供することである。
本発明の更に別の目的は、複数の特性のフイル
タを切り替える際に電子スイツチ等を用いること
なく、切り替えが容易にできる能動フイルタ装置
を提供することである。
タを切り替える際に電子スイツチ等を用いること
なく、切り替えが容易にできる能動フイルタ装置
を提供することである。
本発明の更に別の目的は、能動フイルタのエミ
ツタフオロワにより通過信号に生じる位相遅れを
相殺し、位相特性の良好な能動フイルタ装置を提
供することである。
ツタフオロワにより通過信号に生じる位相遅れを
相殺し、位相特性の良好な能動フイルタ装置を提
供することである。
本発明の能動フイルタは入力信号を所定帯域で
通過させフイルタするフイルタ手段及び通過した
信号をアイソレートしてフイルタ手段に帰還する
フオロワ手段を具えている。通過信号は入力信号
に位相シフトを生じ、フイルタのポールを所望位
置にずらせる。フオロワ手段に結合したブートス
トラツプ手段が設けられ、通過した信号をアイソ
レートしてフオロワ手段に帰還して通過信号に関
するフオロワ手段の容量性効果を低減する。
通過させフイルタするフイルタ手段及び通過した
信号をアイソレートしてフイルタ手段に帰還する
フオロワ手段を具えている。通過信号は入力信号
に位相シフトを生じ、フイルタのポールを所望位
置にずらせる。フオロワ手段に結合したブートス
トラツプ手段が設けられ、通過した信号をアイソ
レートしてフオロワ手段に帰還して通過信号に関
するフオロワ手段の容量性効果を低減する。
本発明の一実施例に依ると、フイルタ手段は低
域通過（LP）抵抗コンデンサ（RC）構成であ
り、フオロワ手段はエミツタフオロワである。
域通過（LP）抵抗コンデンサ（RC）構成であ
り、フオロワ手段はエミツタフオロワである。
本発明の能動フイルタ装置では、本発明による
能動フイルタを複数個信号路両端に接続し、その
うちの１つを選択的に信号路内に挿入する。各能
動フイルタは同じ利得を生じるように設計されて
いるので、信号路内にフイルタを挿入しても出力
信号の通過帯域内では利得変化を生じることがな
い。
能動フイルタを複数個信号路両端に接続し、その
うちの１つを選択的に信号路内に挿入する。各能
動フイルタは同じ利得を生じるように設計されて
いるので、信号路内にフイルタを挿入しても出力
信号の通過帯域内では利得変化を生じることがな
い。
〔実施例〕
図は本発明による能動フイルタ装置１０の一実
施例を示す。図の左側を参照すると、入力信号電
圧Viを装置１０の入力端子１２に受ける。この
入力端子１２には多数の能動フイルタ（図中では
１つのみを示す）が結合され、これは全通過フイ
ルタ増幅器を含む。このフイルタ増幅器はエミツ
タフオロワ１４及びフイルタ段１８ａ−１８ｂと
直列に利得１のバツフア１６より成る多（マル
チ）ポール型低域通過フイルタ（LPF）を含ん
でいる。別のフイルタは信号路２２と２４の延長
で示す如く信号路に並列に結合される。この信号
路２２は入力信号Viを伝達し、信号路２４は選
択されたフイルタからの出力信号Voを出力端子
２５に伝える。後述する如く、一時には信号路に
ただ１つのフイルタのみがスイツチング挿入さ
れ、Viが選択されたフイルタを通り出力Voを生
じる。
施例を示す。図の左側を参照すると、入力信号電
圧Viを装置１０の入力端子１２に受ける。この
入力端子１２には多数の能動フイルタ（図中では
１つのみを示す）が結合され、これは全通過フイ
ルタ増幅器を含む。このフイルタ増幅器はエミツ
タフオロワ１４及びフイルタ段１８ａ−１８ｂと
直列に利得１のバツフア１６より成る多（マル
チ）ポール型低域通過フイルタ（LPF）を含ん
でいる。別のフイルタは信号路２２と２４の延長
で示す如く信号路に並列に結合される。この信号
路２２は入力信号Viを伝達し、信号路２４は選
択されたフイルタからの出力信号Voを出力端子
２５に伝える。後述する如く、一時には信号路に
ただ１つのフイルタのみがスイツチング挿入さ
れ、Viが選択されたフイルタを通り出力Voを生
じる。
多ポール型LPFを更に詳細に検討すると、そ
の初段は利得１（単位利得）のバツフア１６より
成り、エミツタフオロワ２６のベースに入力信号
を受けてバツフアの出力端２８に単位電圧利得で
Viを再現する。バツフア１６は主に次段のフイ
ルタ段１８ａ，１８ｂのインピーダンスによる
Viの負荷を防止する作用をする。単位利得はト
ランジスタ３０、ダイオード３２及び３４を含む
ブートストラツプ回路により保証される。トラン
ジスタ３０は入力信号をエミツタフオロワ２６の
コレクタに印加してエミツタフオロワ２６の利得
を改善する。第１ダイオード３２は入力電圧信号
のバイアスレベルを持ち上げてフイルタ段の入出
力間の電圧降下を最小にする。第２ダイオード３
４は入力信号電圧のDCバイアス電圧を上方にシ
フトしてトランジスタ３０のバイアスを行う。バ
ツフア１６の電流は上方電流源２９及び下方電流
源３５から供給される。電流源２９はダイオード
３２，３４とトランジスタ３０のバイアスを行
う。電流源３５はバツフア１６からの電流路を完
成する。
の初段は利得１（単位利得）のバツフア１６より
成り、エミツタフオロワ２６のベースに入力信号
を受けてバツフアの出力端２８に単位電圧利得で
Viを再現する。バツフア１６は主に次段のフイ
ルタ段１８ａ，１８ｂのインピーダンスによる
Viの負荷を防止する作用をする。単位利得はト
ランジスタ３０、ダイオード３２及び３４を含む
ブートストラツプ回路により保証される。トラン
ジスタ３０は入力信号をエミツタフオロワ２６の
コレクタに印加してエミツタフオロワ２６の利得
を改善する。第１ダイオード３２は入力電圧信号
のバイアスレベルを持ち上げてフイルタ段の入出
力間の電圧降下を最小にする。第２ダイオード３
４は入力信号電圧のDCバイアス電圧を上方にシ
フトしてトランジスタ３０のバイアスを行う。バ
ツフア１６の電流は上方電流源２９及び下方電流
源３５から供給される。電流源２９はダイオード
３２，３４とトランジスタ３０のバイアスを行
う。電流源３５はバツフア１６からの電流路を完
成する。
ノード２８の電圧信号はフイルタの為にフイル
タ段１８ａに流れる。フイルタ１８ａは抵抗器３
６，３８とコンデンサ４２，４４のRC構成等に
よるフイルタ手段より成る。エミツタフオロワ４
６のベースはRC構成に接続されて通過した信号
を設け、この通過信号をコンデンサ４２に帰還す
る。通過信号は入力信号に位相シフトを生じさせ
る。RC構成もまた抵抗器４７をコンデンサ４４
と直列に含み、エミツタフオロワ４６の不完全性
により通過信号に生じる位相遅れを相殺する。
タ段１８ａに流れる。フイルタ１８ａは抵抗器３
６，３８とコンデンサ４２，４４のRC構成等に
よるフイルタ手段より成る。エミツタフオロワ４
６のベースはRC構成に接続されて通過した信号
を設け、この通過信号をコンデンサ４２に帰還す
る。通過信号は入力信号に位相シフトを生じさせ
る。RC構成もまた抵抗器４７をコンデンサ４４
と直列に含み、エミツタフオロワ４６の不完全性
により通過信号に生じる位相遅れを相殺する。
エミツタフオロワ４６もまた回路にコレクタ・
ベース接合容量を持ち込み、これがViの振幅を
変化する。このキヤパシタンスの影響を低減して
フイルタ段１８ａの帯域幅を増加する為に、通過
した入力信号をブートストラツプする手段が設け
られる。この実施例では、ブートストラツプ回路
は、ベースが１対のダイオード５２，５４を介し
てエミツタフオロワ４６のエミツタに結合された
トランジスタ４８を有する。トランジスタ４８の
エミツタは、エミツタフオロワ４６のコレクタに
供給されて通過した入力信号をコレクタに伝達す
る。トランジスタ４６のコレクタ信号はベースの
信号と同相であり、コレクタ・ベース接合の容量
を低減する。単位利得のバツフア１６と同様に、
トランジスタ４８とエミツタフオロワ４６によ
り、フイルタ段１８ａの出力ノード５５における
信号電圧に単位電圧利得が与えられる。ダイオー
ド３２と同様に、ダイオード５４はバイアス電圧
を上方へシフトさせてフイルタ段の入力から出力
への電圧シフトを最小にする。またダイオード３
４と同様に、ダイオード５２は電圧信号DCバイ
アス電圧を上方にレベルシフトしてブートストラ
ツプ・トランジスタ４８をバイアスする。バツフ
ア１６の電流源と同様に、フイルタ段１８ａの電
流は上方電流源５６と下方電流源５７とにより供
給される。
ベース接合容量を持ち込み、これがViの振幅を
変化する。このキヤパシタンスの影響を低減して
フイルタ段１８ａの帯域幅を増加する為に、通過
した入力信号をブートストラツプする手段が設け
られる。この実施例では、ブートストラツプ回路
は、ベースが１対のダイオード５２，５４を介し
てエミツタフオロワ４６のエミツタに結合された
トランジスタ４８を有する。トランジスタ４８の
エミツタは、エミツタフオロワ４６のコレクタに
供給されて通過した入力信号をコレクタに伝達す
る。トランジスタ４６のコレクタ信号はベースの
信号と同相であり、コレクタ・ベース接合の容量
を低減する。単位利得のバツフア１６と同様に、
トランジスタ４８とエミツタフオロワ４６によ
り、フイルタ段１８ａの出力ノード５５における
信号電圧に単位電圧利得が与えられる。ダイオー
ド３２と同様に、ダイオード５４はバイアス電圧
を上方へシフトさせてフイルタ段の入力から出力
への電圧シフトを最小にする。またダイオード３
４と同様に、ダイオード５２は電圧信号DCバイ
アス電圧を上方にレベルシフトしてブートストラ
ツプ・トランジスタ４８をバイアスする。バツフ
ア１６の電流源と同様に、フイルタ段１８ａの電
流は上方電流源５６と下方電流源５７とにより供
給される。
ノード５５の電圧信号はフイルタ１８ａと同様
設計の第２フイルタ段１８ｂを介して伝達され
る。抵抗器９１，９２及び９５とコンデンサ９３
及び９４は抵抗器３６，３８、コンデンサ４２，
４４と異なる値として標準フイルタ設計技法によ
りフイルタの周波数特性をあつらえてもよい。主
な相違点はダイオード５８の位置である。フイル
タ１８ａのダイオード５４の位置と異なり、ダイ
オード５８はフイルタの出力ノード６０と第２ダ
イオード６２間に結合される。ダイオードのこの
位置は多ポールLPFの出力バイアス電圧を低下
させて、エミツタフオロワ１４のそれに合わせ
る。多ポールフイルタの総合利得はエミツタフオ
ロワ１４より成る全帯域通過増幅器の低周波利得
と一致する。また、エミツタフオロワ６４は出力
信号路２４を低インピーダンスとして、この信号
路による多ポールフイルタの負荷を最小にする。
フイルタ段１８ａと同様に、フイルタ段１８ｂは
上方電流源６５と下方電流源６６とを有する。
設計の第２フイルタ段１８ｂを介して伝達され
る。抵抗器９１，９２及び９５とコンデンサ９３
及び９４は抵抗器３６，３８、コンデンサ４２，
４４と異なる値として標準フイルタ設計技法によ
りフイルタの周波数特性をあつらえてもよい。主
な相違点はダイオード５８の位置である。フイル
タ１８ａのダイオード５４の位置と異なり、ダイ
オード５８はフイルタの出力ノード６０と第２ダ
イオード６２間に結合される。ダイオードのこの
位置は多ポールLPFの出力バイアス電圧を低下
させて、エミツタフオロワ１４のそれに合わせ
る。多ポールフイルタの総合利得はエミツタフオ
ロワ１４より成る全帯域通過増幅器の低周波利得
と一致する。また、エミツタフオロワ６４は出力
信号路２４を低インピーダンスとして、この信号
路による多ポールフイルタの負荷を最小にする。
フイルタ段１８ａと同様に、フイルタ段１８ｂは
上方電流源６５と下方電流源６６とを有する。
多ポールLPFの電流源は電流源駆動回路（ド
ライバ）６７−６８で駆動される。ドライバ６７
は夫々単位利得バツフア１６及びフイルタ１８
ａ，１８ｂの上方電流源２９，５６及び６５にベ
ース電流を供給する。他方、ドライバ６８はベー
ス電流を夫々下方電流源３５，５７及び６６に供
給する。電流ドライバ６８は信号入力７０により
選択的にイネーブルされる。信号入力７０は多ポ
ールフイルタを選択する為のデジタルスイツチン
グ信号を受ける。スイツチング信号が高レベルで
あると、正確な直流電流が入力７０に流れ、電流
ドライバ６７をイネーブルすると共にフイルタを
選択する。電流ドライバ６８は電流ドライバ６７
を制御する。電流ドライバ６８がデイスエーブル
されると、下方電流源３５，５７及び６６もデイ
スエーブルされて多ポールフイルタはオフにスイ
ツチングされる。プルダウン抵抗器７２により多
ポールフイルタが選択されないとき、下方電流源
トランジスタのベース・エミツタ接合が順バイア
スされないようにする。しかし、電流ドライバ６
７は抵抗器７４を流れる漏洩電流の為に完全には
オフとならない。この電流はドライバ６７のベー
ス電流をセツトアツプして、上方電流源２９，５
６及び６５に伝達される。上方電流源２９からの
電流は、エミツタフオロワ２６のコレクタ電圧を
接地から固定電圧だけ上にクランプするダイオー
ド７６を介して流れる。この電圧はエミツタフオ
ロワ２６のコレクタ・ベース接合を逆バイアス
し、これによりエミツタフオロワ２６が入力信号
路２２に負荷されないようにする。
ライバ）６７−６８で駆動される。ドライバ６７
は夫々単位利得バツフア１６及びフイルタ１８
ａ，１８ｂの上方電流源２９，５６及び６５にベ
ース電流を供給する。他方、ドライバ６８はベー
ス電流を夫々下方電流源３５，５７及び６６に供
給する。電流ドライバ６８は信号入力７０により
選択的にイネーブルされる。信号入力７０は多ポ
ールフイルタを選択する為のデジタルスイツチン
グ信号を受ける。スイツチング信号が高レベルで
あると、正確な直流電流が入力７０に流れ、電流
ドライバ６７をイネーブルすると共にフイルタを
選択する。電流ドライバ６８は電流ドライバ６７
を制御する。電流ドライバ６８がデイスエーブル
されると、下方電流源３５，５７及び６６もデイ
スエーブルされて多ポールフイルタはオフにスイ
ツチングされる。プルダウン抵抗器７２により多
ポールフイルタが選択されないとき、下方電流源
トランジスタのベース・エミツタ接合が順バイア
スされないようにする。しかし、電流ドライバ６
７は抵抗器７４を流れる漏洩電流の為に完全には
オフとならない。この電流はドライバ６７のベー
ス電流をセツトアツプして、上方電流源２９，５
６及び６５に伝達される。上方電流源２９からの
電流は、エミツタフオロワ２６のコレクタ電圧を
接地から固定電圧だけ上にクランプするダイオー
ド７６を介して流れる。この電圧はエミツタフオ
ロワ２６のコレクタ・ベース接合を逆バイアス
し、これによりエミツタフオロワ２６が入力信号
路２２に負荷されないようにする。
エミツタフオロワ１４より成る全帯域増幅器は
入力信号のほぼ全周波数帯域成分をフイルタ装置
１０の出力端子２５に通過させる。エミツタフオ
ロワ１４は電流源７８のイネーブリングで選択さ
れ、エミツタフオロワをバイアスする。電流源７
８は全帯域通過増幅器を選択するデジタルスイツ
チング信号を受ける信号入力８２で選択的にイネ
ーブルされる。スイツチング信号が論理高レベル
であれば、電流源７８がイネーブルされる。全帯
域通過増幅器はまたプルアツプ抵抗器８３を含ん
でおり、エミツタフオロワ１４のエミツタ電圧を
プルアツプし且つエミツタフオロワ１４が選択さ
れないときはそのベース・エミツタ接合を逆バイ
アスする。
入力信号のほぼ全周波数帯域成分をフイルタ装置
１０の出力端子２５に通過させる。エミツタフオ
ロワ１４は電流源７８のイネーブリングで選択さ
れ、エミツタフオロワをバイアスする。電流源７
８は全帯域通過増幅器を選択するデジタルスイツ
チング信号を受ける信号入力８２で選択的にイネ
ーブルされる。スイツチング信号が論理高レベル
であれば、電流源７８がイネーブルされる。全帯
域通過増幅器はまたプルアツプ抵抗器８３を含ん
でおり、エミツタフオロワ１４のエミツタ電圧を
プルアツプし且つエミツタフオロワ１４が選択さ
れないときはそのベース・エミツタ接合を逆バイ
アスする。
装置全体の動作を説明する。フイルタ装置１０
のフイルタ群の１つが選択されて、入力端子１２
から出力端子２５への入力信号をフイルタする。
入力信号電圧とエミツタフオロワ１４，２６等の
バイアスの為に、選択されたフイルタの出力電圧
信号は信号路２４の電圧に対して負電圧である。
もし多ポールフイルタが選択されないと、その出
力電圧は信号路２４に対して正になり、その値は
フイルタ段１８ａでは電流源５６とエミツタフオ
ロワ４６により設定され、フイルタ段１８ｂでは
電流源６５とエミツタフオロワ６４により設定さ
れる。エミツタフオロワ１４から成る全帯域通過
増幅器では、増幅器の出力電圧は接地レベルとな
り、これは信号路２４の電圧に対してまだ正であ
る。選択されなかつたフイルタをアイソレートす
る為に、スイツチングダイオード８４が全帯域増
幅器に結合され、またスイツチングダイオード８
６が多ポールLFPに結合されている。これらダ
イオード８４，８６は電流源８８によりバイアス
されている。１つのフイルタが選択されると、ス
イツチングダイオードのカソード電圧が下がり、
電流源８８が各ダイオードを順バイアスされて電
圧信号がダイオードを介して信号路２４に通過す
る。フイルタが選択されないと、ダイオードのカ
ソード電位が出力信号路２４の電圧以上に上昇す
る。この高電圧がスイツチングダイオードをオフ
としてフイルタをもオフとする。
のフイルタ群の１つが選択されて、入力端子１２
から出力端子２５への入力信号をフイルタする。
入力信号電圧とエミツタフオロワ１４，２６等の
バイアスの為に、選択されたフイルタの出力電圧
信号は信号路２４の電圧に対して負電圧である。
もし多ポールフイルタが選択されないと、その出
力電圧は信号路２４に対して正になり、その値は
フイルタ段１８ａでは電流源５６とエミツタフオ
ロワ４６により設定され、フイルタ段１８ｂでは
電流源６５とエミツタフオロワ６４により設定さ
れる。エミツタフオロワ１４から成る全帯域通過
増幅器では、増幅器の出力電圧は接地レベルとな
り、これは信号路２４の電圧に対してまだ正であ
る。選択されなかつたフイルタをアイソレートす
る為に、スイツチングダイオード８４が全帯域増
幅器に結合され、またスイツチングダイオード８
６が多ポールLFPに結合されている。これらダ
イオード８４，８６は電流源８８によりバイアス
されている。１つのフイルタが選択されると、ス
イツチングダイオードのカソード電圧が下がり、
電流源８８が各ダイオードを順バイアスされて電
圧信号がダイオードを介して信号路２４に通過す
る。フイルタが選択されないと、ダイオードのカ
ソード電位が出力信号路２４の電圧以上に上昇す
る。この高電圧がスイツチングダイオードをオフ
としてフイルタをもオフとする。
上述の如く本発明による能動フイルタ装置によ
ると入力信号を受動（RC）フイルタ素子に入力
してその出力をブートストラツプ構成の能動素子
を含むフオロワ手段でアイソレートすると共にリ
アクテイブ素子Ｃを介してフイルタ素子へ帰還す
る構成としている。従つて、入出力間のDC及び
直流利得は１であり、またブートストラツプ構成
によりフオロワ手段のエミツタフオロワ入力トラ
ンジスタのベース・コレクタ接合容量がフイルタ
素子に与える影響を最小にすることにより高精度
高安定の能動フイルタが得られる。斯る能動フイ
ルタを多段構成（即ち縦続接続）とすることによ
り所望のフイルタ特性が得られる。更に、入出力
間に複数の能動フイルタを並列接続して、その能
動フイルタのエミツタフオロワの電流源を選択的
に動作させることにより、複数のフイルタ特性が
容易に選択可能である。更にまた、エミツタフオ
ロワ等の広帯域または全帯域通過増幅器と組合せ
使用することにより広帯域或いはLPFの選択が
可能となり、例えば広帯域オシロスコープの垂直
又はトリガ増幅回路に使用してその周波数帯域を
選択する所謂BANDWIDTH LIMIT回路に使用
することが可能である。また回路全体をIC化す
ることが可能である。また、能動フイルタのエミ
ツタフオロワにより通過信号に生じる位相遅れを
相殺し、位相特性の良好な能動フイルタ装置を提
供することができる。
ると入力信号を受動（RC）フイルタ素子に入力
してその出力をブートストラツプ構成の能動素子
を含むフオロワ手段でアイソレートすると共にリ
アクテイブ素子Ｃを介してフイルタ素子へ帰還す
る構成としている。従つて、入出力間のDC及び
直流利得は１であり、またブートストラツプ構成
によりフオロワ手段のエミツタフオロワ入力トラ
ンジスタのベース・コレクタ接合容量がフイルタ
素子に与える影響を最小にすることにより高精度
高安定の能動フイルタが得られる。斯る能動フイ
ルタを多段構成（即ち縦続接続）とすることによ
り所望のフイルタ特性が得られる。更に、入出力
間に複数の能動フイルタを並列接続して、その能
動フイルタのエミツタフオロワの電流源を選択的
に動作させることにより、複数のフイルタ特性が
容易に選択可能である。更にまた、エミツタフオ
ロワ等の広帯域または全帯域通過増幅器と組合せ
使用することにより広帯域或いはLPFの選択が
可能となり、例えば広帯域オシロスコープの垂直
又はトリガ増幅回路に使用してその周波数帯域を
選択する所謂BANDWIDTH LIMIT回路に使用
することが可能である。また回路全体をIC化す
ることが可能である。また、能動フイルタのエミ
ツタフオロワにより通過信号に生じる位相遅れを
相殺し、位相特性の良好な能動フイルタ装置を提
供することができる。
第１図は本発明による能動フイルタ装置の一実
施例の回路図である。 ３８，４７，４４，９２，９４，９６……フイ
ルタ素子、４６，４８，５２，５４，５６，５
７，６３，６４，６２，５８，６５，６６……フ
オロワ手段、４２，９３……リアクタンス素子、
１６……バツフア段増幅器、１８ａ，１８ｂ……
フイルタ段。
施例の回路図である。 ３８，４７，４４，９２，９４，９６……フイ
ルタ素子、４６，４８，５２，５４，５６，５
７，６３，６４，６２，５８，６５，６６……フ
オロワ手段、４２，９３……リアクタンス素子、
１６……バツフア段増幅器、１８ａ，１８ｂ……
フイルタ段。
Claims (1)
- 【特許請求の範囲】 １ 入力信号の通過帯域を選択する受動フイルタ
と、該受動フイルタの出力側に接続され上記受動
フイルタを出力端子から分離すると共に、通過信
号を上記受動フイルタの一部を形成するリアクタ
ンス素子を介して上記受動フイルタに帰還するブ
ートストラツプ構成のフオロワ手段と、該フオロ
ワ手段を差動させるために上記フオロワ手段に接
続された電流源とで各々が構成される複数のフイ
ルタ特性の異なつた能動フイルタを、入力端子及
び出力端子間に並列に接続して成り、 上記電流源を選択的に作動させることにより、
上記フオロワ手段を選択的に作動させて異なるフ
イルタ特性を選択できるようにしたことを特徴と
する能動フイルタ装置。 ２ 特許請求の範囲第１項記載の能動フイルタ装
置において、上記受動フイルタは、上記入力端子
及び上記フオロワ手段の入力端間に直列接続され
た第１及び第２抵抗と、該第１及び第２抵抗の接
続点に上記通過信号を帰還する上記リアクタンス
素子としての第１コンデンサと、上記フオロワ手
段の入力端及び基準電位源間に直列接続された第
３抵抗及び第２コンデンサとを有し、上記第３抵
抗は上記フオロワ手段による出力信号の位相遅れ
を補償することを特徴とする能動フイルタ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US917,626 | 1978-06-21 | ||
| US06/917,626 US4713627A (en) | 1986-10-10 | 1986-10-10 | Active filter with bootstrapping |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63103506A JPS63103506A (ja) | 1988-05-09 |
| JPH0572129B2 true JPH0572129B2 (ja) | 1993-10-08 |
Family
ID=25439074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62253488A Granted JPS63103506A (ja) | 1986-10-10 | 1987-10-07 | 能動フィルタ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4713627A (ja) |
| EP (1) | EP0264161B1 (ja) |
| JP (1) | JPS63103506A (ja) |
| DE (1) | DE3782800T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2298982B (en) * | 1995-03-15 | 1998-11-18 | Plessey Semiconductors Ltd | Controllable filter arrangement |
| GB2307626B (en) * | 1995-11-24 | 2000-06-07 | Nokia Mobile Phones Ltd | A signal receiver |
| US5673003A (en) * | 1996-03-29 | 1997-09-30 | Motorola, Inc. | Amplifier circuit having a variable bandwidth |
| JP6824134B2 (ja) * | 2017-09-29 | 2021-02-03 | 日本電信電話株式会社 | 可変帯域増幅器 |
| US11649371B2 (en) * | 2017-11-30 | 2023-05-16 | Axalta Coating Systems Ip Co., Llc | Method of forming a coating composition for application to a substrate utilizing a high transfer efficiency applicator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3501709A (en) * | 1968-08-14 | 1970-03-17 | Baldwin Co D H | Transistor r-c filters |
| CA1024239A (en) * | 1972-04-17 | 1978-01-10 | Rca Limited | Low noise detector amplifier |
| US4575650A (en) * | 1983-07-29 | 1986-03-11 | Rca Corporation | Signal translating circuit with compensated transient response |
-
1986
- 1986-10-10 US US06/917,626 patent/US4713627A/en not_active Expired - Lifetime
-
1987
- 1987-02-24 EP EP87301559A patent/EP0264161B1/en not_active Expired
- 1987-02-24 DE DE8787301559T patent/DE3782800T2/de not_active Expired - Lifetime
- 1987-10-07 JP JP62253488A patent/JPS63103506A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63103506A (ja) | 1988-05-09 |
| EP0264161B1 (en) | 1992-11-25 |
| DE3782800D1 (de) | 1993-01-07 |
| EP0264161A2 (en) | 1988-04-20 |
| US4713627A (en) | 1987-12-15 |
| EP0264161A3 (en) | 1989-01-04 |
| DE3782800T2 (de) | 1993-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736899A (en) | Fully differential voltage controlled operational transconductance amplifier | |
| US4994774A (en) | Integrated low-pass filter arrangement | |
| US4940949A (en) | High efficiency high isolation amplifier | |
| US6650199B2 (en) | RF A/B switch with substantial isolation | |
| JPH0572129B2 (ja) | ||
| EP0732807B1 (en) | Controllable filter arrangement | |
| US6255857B1 (en) | Signal level shifting circuits | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| JPH0239888B2 (ja) | ||
| US4354161A (en) | H.F. Broadband amplifier | |
| EP0433896B1 (en) | Low-noise preamplifier stage, in particular for magnetic heads | |
| JP3225527B2 (ja) | 遅延回路 | |
| JPS63227106A (ja) | 増幅器 | |
| US5075582A (en) | Integratable bandpass filter circuit | |
| US5929698A (en) | Filter circuit arrangement | |
| US7098719B2 (en) | Multiplexer with clock suppression | |
| JPH04230113A (ja) | チューナの範囲切換用回路装置 | |
| JPS628972B2 (ja) | ||
| GB2349758A (en) | On-chip filtered voltage reference for an amplifier | |
| JPH06209237A (ja) | 記憶セル | |
| JPH06224692A (ja) | インピーダンスを得るための方法及び回路、並びにインピーダンス回路 | |
| JPH0540456Y2 (ja) | ||
| JP2674518B2 (ja) | 切換回路 | |
| JPH0621733A (ja) | レベルシフト回路 | |
| JPH10247846A (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |