JPH057131A - 切替えキヤパシタ回路のキヤパシタ切替方法 - Google Patents
切替えキヤパシタ回路のキヤパシタ切替方法Info
- Publication number
- JPH057131A JPH057131A JP3016789A JP1678991A JPH057131A JP H057131 A JPH057131 A JP H057131A JP 3016789 A JP3016789 A JP 3016789A JP 1678991 A JP1678991 A JP 1678991A JP H057131 A JPH057131 A JP H057131A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitor
- contact
- contact point
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】 （修正有）
【目的】切替えキャパシタ回路のキャパシタ切替方法に
おいて、切替えプロセスで生成される信号依存歪みを減
少させることである。 【構成】２個の接点とコモンとを有する第１と第２のス
イッチ１１，１２と、２つのスイッチ１１，１２のコモ
ン間に接続されるキャパシタ１３と、第１スイッチ１１
の１つの接点に接続される第１、第２の信号ソース１
４，１５と、第２スイッチの１つの接点に接続される仮
想接地入力を有するアンプ１６とを有する切替えキャパ
シタ回路のキャパシタ切替方法において、第１と第２の
スイッチ１１，１２を各スイッチの１つの接点から他の
接点に直接交互に切替える。ここでは、スイッチ１１，
１２のいずれも、他のスイッチが動作中は、中間（フロ
ーテイング）状態にはない。
おいて、切替えプロセスで生成される信号依存歪みを減
少させることである。 【構成】２個の接点とコモンとを有する第１と第２のス
イッチ１１，１２と、２つのスイッチ１１，１２のコモ
ン間に接続されるキャパシタ１３と、第１スイッチ１１
の１つの接点に接続される第１、第２の信号ソース１
４，１５と、第２スイッチの１つの接点に接続される仮
想接地入力を有するアンプ１６とを有する切替えキャパ
シタ回路のキャパシタ切替方法において、第１と第２の
スイッチ１１，１２を各スイッチの１つの接点から他の
接点に直接交互に切替える。ここでは、スイッチ１１，
１２のいずれも、他のスイッチが動作中は、中間（フロ
ーテイング）状態にはない。
Description
【０００１】
【産業上の利用分野】本発明は、切替えキャパシタ回路
に関し、特に、ハイファイ(ＨｉＦｉ）装置の応用に使
用される切替えキャパシタフィルタに関する。
に関し、特に、ハイファイ(ＨｉＦｉ）装置の応用に使
用される切替えキャパシタフィルタに関する。
【０００２】
【従来の技術】切替えキャパシタ（Ｓ−Ｃ）回路は、種
々の応用分野で使用されている。例えば、フィルタ、Δ
−Σアナログ−デジィタル変換器、デジィタル−アナロ
グ変換器に使用されている。これらの回路は他の回路に
簡単に組み込まれて、ＶＬＳＩ応用で有効に利用されて
いる。特に、ディジタル応用のＳ−Ｃ回路の使用は、よ
り少ないチップ上により多くの機能を組込むことによ
り、ＩＣコストの低下の手段として注目されている。し
かし、従来のＳ−Ｃ回路は、ディジタルオーディオのよ
うなＨｉ−Ｆｉ・ローノイズ応用には不向きであった。
即ち、Ｓ−Ｃ回路の信号歪みと自己生成ノイズが、ディ
ジタルオーディオ技術のダイナミックレンジとローノイ
ズを支配してしまう。
々の応用分野で使用されている。例えば、フィルタ、Δ
−Σアナログ−デジィタル変換器、デジィタル−アナロ
グ変換器に使用されている。これらの回路は他の回路に
簡単に組み込まれて、ＶＬＳＩ応用で有効に利用されて
いる。特に、ディジタル応用のＳ−Ｃ回路の使用は、よ
り少ないチップ上により多くの機能を組込むことによ
り、ＩＣコストの低下の手段として注目されている。し
かし、従来のＳ−Ｃ回路は、ディジタルオーディオのよ
うなＨｉ−Ｆｉ・ローノイズ応用には不向きであった。
即ち、Ｓ−Ｃ回路の信号歪みと自己生成ノイズが、ディ
ジタルオーディオ技術のダイナミックレンジとローノイ
ズを支配してしまう。
【０００３】
【発明が解決しようとする課題】この歪みの１つは、ク
ロックフィードスルーとチャージ注入であり、スイッチ
を駆動するクロック信号が、スイッチを接続し、必要な
信号を破壊する。他の歪みの例としては、通常「信号依
存歪み」と称される信号レベルに依存するものがある。
ロックフィードスルーとチャージ注入であり、スイッチ
を駆動するクロック信号が、スイッチを接続し、必要な
信号を破壊する。他の歪みの例としては、通常「信号依
存歪み」と称される信号レベルに依存するものがある。
【０００４】本発明の目的は、切替えキャパシタ回路の
キャパシタ切替方法において、切替えプロセスで生成さ
れる信号依存歪みを減少させることである。
キャパシタ切替方法において、切替えプロセスで生成さ
れる信号依存歪みを減少させることである。
【０００５】
【発明が解決しようとする課題】上記の目的を達成する
ために、本発明においては、２個の接点とコモン（接
点）とを有する第１と第２のスイッチ（１１）と、２つ
のスイッチのコモン間に接続されるキャパシタ（１３）
と、第１スイッチの１つの接点に接続される第１信号ソ
ース（１４）と、第２スイッチの１つの接点に接続され
る仮想接地入力を有する第一アンプ（１６）とを有する
切替えキャパシタ回路のキャパシタ切替方法において、
第１と第２のスイッチを各スイッチの１つの接点から他
の接点に直接交互に切替えることを特徴とする。
ために、本発明においては、２個の接点とコモン（接
点）とを有する第１と第２のスイッチ（１１）と、２つ
のスイッチのコモン間に接続されるキャパシタ（１３）
と、第１スイッチの１つの接点に接続される第１信号ソ
ース（１４）と、第２スイッチの１つの接点に接続され
る仮想接地入力を有する第一アンプ（１６）とを有する
切替えキャパシタ回路のキャパシタ切替方法において、
第１と第２のスイッチを各スイッチの１つの接点から他
の接点に直接交互に切替えることを特徴とする。
【０００６】
【実施例】本発明でのキャパシタの切替えに使用される
スイッチは、単極双投型である。即、各スイッチは、２
個の接点とコモン接点を有する。スイッチが切替えられ
ると、即、動作すると、コモンは、１つの接点から他の
接点に接続される。図２で説明するように、このスイッ
チは、ｂｒｅａｋ−ｂｅｆｏｒｅ−ｍａｋｅで、即、ス
イッチが動作するとき、接点間には意図しない導通パス
は存在しない。この導通は、中間（ノーメイク）状態、
即ち、フローティング状態と称される。コモンがいずれ
かの接点に接続するとき、わずかな時間があり、この時
間の長さは必要により、変えられる。
スイッチは、単極双投型である。即、各スイッチは、２
個の接点とコモン接点を有する。スイッチが切替えられ
ると、即、動作すると、コモンは、１つの接点から他の
接点に接続される。図２で説明するように、このスイッ
チは、ｂｒｅａｋ−ｂｅｆｏｒｅ−ｍａｋｅで、即、ス
イッチが動作するとき、接点間には意図しない導通パス
は存在しない。この導通は、中間（ノーメイク）状態、
即ち、フローティング状態と称される。コモンがいずれ
かの接点に接続するとき、わずかな時間があり、この時
間の長さは必要により、変えられる。
【０００７】Ｓ−Ｃ回路１０のキャパシタの切替えの新
規な方法の一実施例が、図１ないし４に示されている。
Ｓ−Ｃ回路１０は接点Ａ，Ｂを有する第１スイッチ１１
と接点Ｃ，Ｄを有する第２スイッチ１２とを有する。第
１スイッチ１１と第２スイッチ１２のコモンはキャパシ
タ１３に接続されている。ＡＣ接地（必要により、定常
電圧レベルでもよい）に接続された非反転（仮想接地）
入力とフィードバックキャパシタ１７を介して出力に接
続された反転入力とを有する。スイッチ１１，１２によ
る信号依存歪みを減らすために、各スイッチ１１，１２
は、他のスイッチが動作する前に、１つの接点から他の
接点への切替えを完了するよう、交互に動作する。
規な方法の一実施例が、図１ないし４に示されている。
Ｓ−Ｃ回路１０は接点Ａ，Ｂを有する第１スイッチ１１
と接点Ｃ，Ｄを有する第２スイッチ１２とを有する。第
１スイッチ１１と第２スイッチ１２のコモンはキャパシ
タ１３に接続されている。ＡＣ接地（必要により、定常
電圧レベルでもよい）に接続された非反転（仮想接地）
入力とフィードバックキャパシタ１７を介して出力に接
続された反転入力とを有する。スイッチ１１，１２によ
る信号依存歪みを減らすために、各スイッチ１１，１２
は、他のスイッチが動作する前に、１つの接点から他の
接点への切替えを完了するよう、交互に動作する。
【０００８】図１において、初期状態は、キャパシタ１
３が第１信号ソース１４とスイッチ１２の接点Ｄ（接
地）との間に接続されている。次に、図２において、ス
イッチ１２は、接地されている接点Ｄからアンプ１６の
仮想接地入力に接続している接点Ｃに切替えられる。ス
イッチ１２がその動作を完了すると、スイッチ１１は、
キャパシタ１３を第２信号ソース１５に切替える（図
３）。次に、スイッチ１２は、接地されている接点Ｄに
戻り（図４）、切替えキャパシタ回路の切替えサイクル
を完了する。ここでは、スイッチ１１，１２のいずれ
も、他のスイッチが動作中は、中間（フローティング）
状態にはない。
３が第１信号ソース１４とスイッチ１２の接点Ｄ（接
地）との間に接続されている。次に、図２において、ス
イッチ１２は、接地されている接点Ｄからアンプ１６の
仮想接地入力に接続している接点Ｃに切替えられる。ス
イッチ１２がその動作を完了すると、スイッチ１１は、
キャパシタ１３を第２信号ソース１５に切替える（図
３）。次に、スイッチ１２は、接地されている接点Ｄに
戻り（図４）、切替えキャパシタ回路の切替えサイクル
を完了する。ここでは、スイッチ１１，１２のいずれ
も、他のスイッチが動作中は、中間（フローティング）
状態にはない。
【０００９】回路１０のスイッチ１１，１２の動作シー
ケンをより良く理解するために、図５に、スイッチ１
１，１２とキャパシタ１３の具体例を示す。図６は、上
記のシーケンスを実行するための図２のトランジスタを
駆動するのに使用されるクロック信号の図である。
ケンをより良く理解するために、図５に、スイッチ１
１，１２とキャパシタ１３の具体例を示す。図６は、上
記のシーケンスを実行するための図２のトランジスタを
駆動するのに使用されるクロック信号の図である。
【００１０】スイッチ１１，１２の具体例が図２に示さ
れている。一対のトランジスタ（番号は付さず、１つは
ＣＭＯＳを実行するＮチャネルＦＥＴで、他方はＰチャ
ネルＦＥＴで）は、コモンとスイッチ１１，１２の２つ
の接点（Ａ，ＢとＣ，Ｄ）間を接続する。各トランジス
タは、逆位相クロック信号対（Φ1 ，INΦ1 −Φ4 ，IN
Φ4 ここでINは反転（上付きバー）を意味する、以下同
じ）の対応する１つにより駆動される。このトランジス
タ対は、それにより接続される低インピーダンスパスを
提供する。ＮＭＯＳまたはＰＭＯＳを実行するために、
単一のトランジスタがスイッチとして使用される。
れている。一対のトランジスタ（番号は付さず、１つは
ＣＭＯＳを実行するＮチャネルＦＥＴで、他方はＰチャ
ネルＦＥＴで）は、コモンとスイッチ１１，１２の２つ
の接点（Ａ，ＢとＣ，Ｄ）間を接続する。各トランジス
タは、逆位相クロック信号対（Φ1 ，INΦ1 −Φ4 ，IN
Φ4 ここでINは反転（上付きバー）を意味する、以下同
じ）の対応する１つにより駆動される。このトランジス
タ対は、それにより接続される低インピーダンスパスを
提供する。ＮＭＯＳまたはＰＭＯＳを実行するために、
単一のトランジスタがスイッチとして使用される。
【００１１】図６において、クロック信号対Φ1 ，INΦ
1 −Φ4 ，INΦ4 の代表的なクロック信号が、図の１−
４に応じて、回路１０（図１）の４個の状態を表す。簡
単のため、正のクロック信号（これらは図２のＮチャネ
ルトランジスタに接続されている）のみが、示されてい
る。クロック信号が「ハイ」の時、スイッチ１１，１２
（図２）の対応するトランジスタ対は、「オン」、即
ち、導通状態にある。逆に、クロック信号が「ロウ」の
時、対応するトランジスタ対は、「オフ」、即ち、非導
通状態にある。更に、この４個の状態は説明のため、誇
張して描かれている。スイッチ１１，１２のbreak-befo
re-make 動作を確定するために、非オーバーラップ特徴
が除去されている。
1 −Φ4 ，INΦ4 の代表的なクロック信号が、図の１−
４に応じて、回路１０（図１）の４個の状態を表す。簡
単のため、正のクロック信号（これらは図２のＮチャネ
ルトランジスタに接続されている）のみが、示されてい
る。クロック信号が「ハイ」の時、スイッチ１１，１２
（図２）の対応するトランジスタ対は、「オン」、即
ち、導通状態にある。逆に、クロック信号が「ロウ」の
時、対応するトランジスタ対は、「オフ」、即ち、非導
通状態にある。更に、この４個の状態は説明のため、誇
張して描かれている。スイッチ１１，１２のbreak-befo
re-make 動作を確定するために、非オーバーラップ特徴
が除去されている。
【００１２】クロック信号Φ1 −Φ4 は、スイッチ１１
のコモンを接点Ｂに接続し、スイッチ１２のコモンを接
点Ｄに接続する初期状態を表す。この状態は、図１の回
路１０の状態に相当する。次に、図２に応答して、スイ
ッチ１２が動作し、接点Ｄから接点Ｃに接続する。その
直後、スイッチ１１は、動作して、接点Ｂから接点Ａに
接続する。図３に応答して、回路１０は、比較的長い
間、この状態にあり、回路１０の電圧を安定化させる。
スイッチ１２は、再度動作して、接点Ｃから接点Ｄに接
続する（図４）。その直後、スイッチ１１は、動作し
て、接点Ｂに戻す〓（図１）。これで切替えスイクルを
完了する。図１の状態の間隔は図３の状態の間隔とほぼ
同じである。同様に、図２の状態の間隔は図４の状態の
間隔とほぼ同じである。
のコモンを接点Ｂに接続し、スイッチ１２のコモンを接
点Ｄに接続する初期状態を表す。この状態は、図１の回
路１０の状態に相当する。次に、図２に応答して、スイ
ッチ１２が動作し、接点Ｄから接点Ｃに接続する。その
直後、スイッチ１１は、動作して、接点Ｂから接点Ａに
接続する。図３に応答して、回路１０は、比較的長い
間、この状態にあり、回路１０の電圧を安定化させる。
スイッチ１２は、再度動作して、接点Ｃから接点Ｄに接
続する（図４）。その直後、スイッチ１１は、動作し
て、接点Ｂに戻す〓（図１）。これで切替えスイクルを
完了する。図１の状態の間隔は図３の状態の間隔とほぼ
同じである。同様に、図２の状態の間隔は図４の状態の
間隔とほぼ同じである。
【００１３】上記のＳ−Ｃ回路１０は、仮想接地入力を
有する１個のアンプ１６のみを説明したが、仮想接地入
力を有する別のアンプがスイッチ１１の接点Ｄに接続す
る接地に代えてもよい。更に、回路が二重になり、並列
動作する全く異なる方式でもよい。
有する１個のアンプ１６のみを説明したが、仮想接地入
力を有する別のアンプがスイッチ１１の接点Ｄに接続す
る接地に代えてもよい。更に、回路が二重になり、並列
動作する全く異なる方式でもよい。
【００１４】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。尚、特許請求の範囲に記載した参
照番号は、発明の容易なる理解のためのもので、その技
術的範囲を制限するよう解釈されるべきものではない。
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。尚、特許請求の範囲に記載した参
照番号は、発明の容易なる理解のためのもので、その技
術的範囲を制限するよう解釈されるべきものではない。
【００１５】
【発明の効果】以上述べたごとく、本発明によれば、切
替えキャパシタ回路のキャパシタ切替方法において、切
替えプロセスで生成される信号依存歪みを減少させるこ
とができる。
替えキャパシタ回路のキャパシタ切替方法において、切
替えプロセスで生成される信号依存歪みを減少させるこ
とができる。
【図１】本発明の一実施例によるキャパシタの切替え方
法を示す切替えキャパシタのブロック図である。
法を示す切替えキャパシタのブロック図である。
【図２】本発明の一実施例によるキャパシタの切替え方
法を示す切替えキャパシタのブロック図である。
法を示す切替えキャパシタのブロック図である。
【図３】本発明の一実施例によるキャパシタの切替え方
法を示す切替えキャパシタのブロック図である。
法を示す切替えキャパシタのブロック図である。
【図４】本発明の一実施例によるキャパシタの切替え方
法を示す切替えキャパシタのブロック図である。
法を示す切替えキャパシタのブロック図である。
【図５】図１−４のスイッチ１１，１２とキャバシタ１
３のブロック図である。
３のブロック図である。
【図６】本発明の一実施例によるスイッチ１１，１２の
動作タイミング図である。
動作タイミング図である。
１０ キャパシタ切替え回路
１１ スイッチ
１２ スイッチ
１３ キャパシタ
１４ 第１信号ソース
１５ 第２信号ソース
１６ 増幅器（アンプ）
１７ キャパシタ
Claims (4)
- 【請求項１】２個の接点とコモンとを有する第１と第２
のスイッチ（１１）と、２つのスイッチのコモン間に接
続されるキャパシタ（１３）と、第１スイッチの１つの
接点に接続される第１信号ソース（１４）と、第２スイ
ッチの１つの接点に接続される仮想接地入力を有する第
一アンプ（１６）と を有する切替えキャパシタ回路の
キャパシタ切替方法において、第１と第２のスイッチを
各スイッチの１つの接点から他の接点に直接交互に切替
えるステップを有することを特徴とする切替えキャパシ
タ回路のキャパシタ切替方法。 - 【請求項２】前記切替えステップは、第１のスイッチを
その１つの接点から他の接点に直接切替えるステップ
と、第２のスイッチをその１つの接点から他の接点に直
接切替えるステップと、を有することを特徴とする請求
項１の方法。 - 【請求項３】第２信号ソース（１５）が、第１スイッチ
の他の接点に接続されることを特徴とする請求項１の方
法。 - 【請求項４】第２スイッチの他の接点は、基準電圧に接
続されることを特徴とする請求項１の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/471,170 US5039963A (en) | 1990-01-26 | 1990-01-26 | Method for reducing signal-dependent distortion in switched-capacitor filters or the like |
| US471170 | 1990-01-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH057131A true JPH057131A (ja) | 1993-01-14 |
Family
ID=23870531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3016789A Pending JPH057131A (ja) | 1990-01-26 | 1991-01-18 | 切替えキヤパシタ回路のキヤパシタ切替方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5039963A (ja) |
| EP (1) | EP0439276A3 (ja) |
| JP (1) | JPH057131A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4950120A (en) * | 1989-02-27 | 1990-08-21 | Burndy Corporation | Apparatus and method for feeding card edge connectors and connector magazines |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3337241B2 (ja) * | 1991-07-26 | 2002-10-21 | テキサス インスツルメンツ インコーポレイテツド | 改良型多重チャンネル・センサーインターフェース回路とその製造方法 |
| FI93684C (fi) * | 1993-04-23 | 1995-05-10 | Nokia Mobile Phones Ltd | Menetelmä signaalin käsittelemiseksi ja menetelmän mukainen signaalinkäsittelypiiri |
| EP0678980B1 (en) * | 1994-04-21 | 1999-08-04 | STMicroelectronics S.r.l. | Low distortion circuit with switched capacitors |
| US5790064A (en) * | 1996-04-10 | 1998-08-04 | Oasis Design, Inc. | Apparatus and method for switching capacitors within a switched capacitor circuit at times selected to avoid data dependent loading upon reference voltage supplies |
| DE19630416C1 (de) | 1996-07-26 | 1997-10-23 | Sgs Thomson Microelectronics | SC-Filter mit intrinsischer Anti-Aliasing-Funktion sowie damit ausgerüsteter Audiosignalprocessor |
| JP4674976B2 (ja) * | 2001-01-29 | 2011-04-20 | ローム株式会社 | 音質調整装置 |
| US7513779B2 (en) * | 2003-06-04 | 2009-04-07 | Hewlett-Packard Development Company, L.P. | Connector having a bypass capacitor and method for reducing the impedance and length of a return-signal path |
| US7147514B2 (en) * | 2004-02-05 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | Connector providing capacitive coupling |
| US8810975B2 (en) * | 2010-07-17 | 2014-08-19 | Lsi Corporation | Input capacitor protection circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140478A (ja) * | 1983-12-27 | 1985-07-25 | Toshiba Corp | スイツチド・キヤパシタ積分器 |
| JPS6449311A (en) * | 1987-08-19 | 1989-02-23 | Fujitsu Ltd | Clock generating circuit for switched capacitor filter |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4313096A (en) * | 1979-11-19 | 1982-01-26 | Bell Telephone Laboratories, Incorporated | Parasitic-free switched capacitor network |
| US4315227A (en) * | 1979-12-05 | 1982-02-09 | Bell Telephone Laboratories, Incorporated | Generalized switched-capacitor active filter |
| US4574250A (en) * | 1981-10-13 | 1986-03-04 | Intel Corporation | Switched capacitor filter utilizing a differential input and output circuit and method |
| JPS58125909A (ja) * | 1982-01-21 | 1983-07-27 | Nec Corp | スイツチドキヤパシタフイルタ |
| US4531106A (en) * | 1983-10-04 | 1985-07-23 | At&T Technologies, Inc. | Switched capacitor circuits |
| US4716388A (en) * | 1984-12-24 | 1987-12-29 | Jacobs Gordon M | Multiple output allpass switched capacitor filters |
| JPS62291214A (ja) * | 1986-06-11 | 1987-12-18 | Hitachi Ltd | スイツチドキヤパシタフイルタ |
| JPS63171014A (ja) * | 1987-01-09 | 1988-07-14 | Oki Electric Ind Co Ltd | スイツチドキヤパシタ回路 |
| JP2592449B2 (ja) * | 1987-02-27 | 1997-03-19 | 株式会社日立製作所 | 波形等化器 |
| IT1215374B (it) * | 1987-03-05 | 1990-02-08 | Sgs Microelettronica Spa | Filtro elettronico integrato attivo avente bassissima sensitivita' alle ariazioni dei componenti. |
| US4857860A (en) * | 1988-06-06 | 1989-08-15 | Linear Technology Corporation | Clock-sweepable low-pass filter having DC gain accuracy and reduced DC offset |
-
1990
- 1990-01-26 US US07/471,170 patent/US5039963A/en not_active Expired - Fee Related
-
1991
- 1991-01-17 EP EP19910300351 patent/EP0439276A3/en not_active Withdrawn
- 1991-01-18 JP JP3016789A patent/JPH057131A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140478A (ja) * | 1983-12-27 | 1985-07-25 | Toshiba Corp | スイツチド・キヤパシタ積分器 |
| JPS6449311A (en) * | 1987-08-19 | 1989-02-23 | Fujitsu Ltd | Clock generating circuit for switched capacitor filter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4950120A (en) * | 1989-02-27 | 1990-08-21 | Burndy Corporation | Apparatus and method for feeding card edge connectors and connector magazines |
Also Published As
| Publication number | Publication date |
|---|---|
| US5039963A (en) | 1991-08-13 |
| EP0439276A2 (en) | 1991-07-31 |
| EP0439276A3 (en) | 1992-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5745002A (en) | Low voltage, switched capacitance circuit employing switched operational amplifiers with maximized voltage swing | |
| US20020113724A1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
| JP3449830B2 (ja) | 低電圧集積電源回路のための電気スイッチ | |
| US4531106A (en) | Switched capacitor circuits | |
| US5331322A (en) | Current cell for digital-to-analog converter | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| JPH057131A (ja) | 切替えキヤパシタ回路のキヤパシタ切替方法 | |
| US6977544B2 (en) | Boosted sampling circuit and relative method of driving | |
| JP2004504738A5 (ja) | ||
| EP1252633A1 (en) | A switched-opamp technique for low-voltage switched-capacitor circuits | |
| US5973537A (en) | Common mode control circuit for a switchable fully differential Op-AMP | |
| JPH0685641A (ja) | マイクロ波スイッチ | |
| US5994960A (en) | High speed switched op-amp for low supply voltage applications | |
| US5638020A (en) | Switched capacitor differential circuits | |
| US4460953A (en) | Signal voltage dividing circuit | |
| US5923206A (en) | Charge injection cancellation technique | |
| JPH01136404A (ja) | 遅延回路の読出し回路 | |
| JP3396580B2 (ja) | Ｍｏｓスイッチング回路 | |
| JP3991350B2 (ja) | スイッチトキャパシタ回路 | |
| JP3083824B2 (ja) | スイッチトキャパシタフィルタ | |
| US4644291A (en) | Operational amplifier | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| JPH09162654A (ja) | 差動増幅回路を内蔵した半導体集積回路 | |
| JPH02186826A (ja) | レベルシフタ | |
| JPH0422479Y2 (ja) |