JPH0568912B2 - - Google Patents
Info
- Publication number
- JPH0568912B2 JPH0568912B2 JP59089700A JP8970084A JPH0568912B2 JP H0568912 B2 JPH0568912 B2 JP H0568912B2 JP 59089700 A JP59089700 A JP 59089700A JP 8970084 A JP8970084 A JP 8970084A JP H0568912 B2 JPH0568912 B2 JP H0568912B2
- Authority
- JP
- Japan
- Prior art keywords
- blanking
- pcm
- level
- video signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 101000609814 Dictyostelium discoideum Protein disulfide-isomerase 1 Proteins 0.000 description 1
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 1
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はデジタルビデオ信号処理装置に関し、
特にブランキング部分の処理技術に関する。
特にブランキング部分の処理技術に関する。
「従来技術」
テレビジヨン技術分野では、ビデオ信号をデジ
タル化（PCM）して扱うことが多くなつている
が、PCM化したビデオ信号に対してブランキン
グ部分を固定するいわゆるブランキングゲートを
行なうときに、従来は以下に述べる方法が用いら
れている。すなわち、PCMビデオ信号とPCM化
ブランキングデータをブランキング位置を示すパ
ルス（以下ブランキングパルス）により直接切り
替える方法（第１の方法）。あるいは、PCMビデ
オ信号及びブランキングパルス、ブランキングパ
ルスを１サンプル遅延させたパルス、ブランキン
グパルスを２サンプル遅延させたパルスをプログ
ラマブルリードオンリーメモリー（以下PROM）
のアドレスに入れ、ブランキングパルスとブラン
キングパルスを２サンプル遅延させたパルスの積
に相当する部分では、予めPROMに焼き込んで
おいたPCMブランキングテータをPROMより出
力し、これより１サンプル離れた位置ではPCM
ブランキングデータにPCMビデオ信号とPCMブ
ランキングデータの差の1/4だけ加算した値を
PROMより出力し、さらに２サンプル離れた位
置ではPCMブランキングデータにPCMビデオ信
号とPCMブランキングデータの差の3/4だけ加算
した値をPROMより出力し、３サンプル以上離
れた位置ではPCMビデオ信号をそのまま出力す
る方法（第２の方法）である。
タル化（PCM）して扱うことが多くなつている
が、PCM化したビデオ信号に対してブランキン
グ部分を固定するいわゆるブランキングゲートを
行なうときに、従来は以下に述べる方法が用いら
れている。すなわち、PCMビデオ信号とPCM化
ブランキングデータをブランキング位置を示すパ
ルス（以下ブランキングパルス）により直接切り
替える方法（第１の方法）。あるいは、PCMビデ
オ信号及びブランキングパルス、ブランキングパ
ルスを１サンプル遅延させたパルス、ブランキン
グパルスを２サンプル遅延させたパルスをプログ
ラマブルリードオンリーメモリー（以下PROM）
のアドレスに入れ、ブランキングパルスとブラン
キングパルスを２サンプル遅延させたパルスの積
に相当する部分では、予めPROMに焼き込んで
おいたPCMブランキングテータをPROMより出
力し、これより１サンプル離れた位置ではPCM
ブランキングデータにPCMビデオ信号とPCMブ
ランキングデータの差の1/4だけ加算した値を
PROMより出力し、さらに２サンプル離れた位
置ではPCMブランキングデータにPCMビデオ信
号とPCMブランキングデータの差の3/4だけ加算
した値をPROMより出力し、３サンプル以上離
れた位置ではPCMビデオ信号をそのまま出力す
る方法（第２の方法）である。
「発明が解決しようとする問題点」
しかしながら第１の方法ではPCMビデオ信号
とPCMブランキングデータを直接切り替えてい
るため、例えばPCMビデオ信号が８ビツト構成
でそのデータが全部“ハイ”で、PCMブランキ
ングデータが全部“ロー”であつたときには、切
り替え点ではレベルが１サンプルで大幅に変化す
る。このような場合切り替えた後の信号をＤ／Ａ
変換してアナログ信号に戻したときに帯域制限を
越えた変化となりリンギングを生じる。これは
PCMビデオ信号からPCMブランキングデータへ
の移り替わりのときにはブランキングレベルより
更に下へ下がるので特に問題であり、このＤ／Ａ
変換後のビデオ信号より同期分離を行なうときに
その動作を誤らせる大きな原因となる。
とPCMブランキングデータを直接切り替えてい
るため、例えばPCMビデオ信号が８ビツト構成
でそのデータが全部“ハイ”で、PCMブランキ
ングデータが全部“ロー”であつたときには、切
り替え点ではレベルが１サンプルで大幅に変化す
る。このような場合切り替えた後の信号をＤ／Ａ
変換してアナログ信号に戻したときに帯域制限を
越えた変化となりリンギングを生じる。これは
PCMビデオ信号からPCMブランキングデータへ
の移り替わりのときにはブランキングレベルより
更に下へ下がるので特に問題であり、このＤ／Ａ
変換後のビデオ信号より同期分離を行なうときに
その動作を誤らせる大きな原因となる。
第２の方法は、第１の方法を改良しPCMビデ
オ信号からブランキングデータへの移り替わりの
ときデータの補間を２回行なつてリンキングの発
生を理論的に無くしているが、ブランキングデー
タがPROMに焼き込まれているため、この値を
任意に変化させることができない、すなわち任意
にセツトアツプレベルを変化させることができな
い欠点がある。またPCMビデオ信号はデータ補
間中も変化するため、データ補間も必ずしも正確
に行なわれるとは限らず、稀にではあるが、Ｄ／
Ａ変換後のビデオ信号においてやはりリンギング
の生じることがある。
オ信号からブランキングデータへの移り替わりの
ときデータの補間を２回行なつてリンキングの発
生を理論的に無くしているが、ブランキングデー
タがPROMに焼き込まれているため、この値を
任意に変化させることができない、すなわち任意
にセツトアツプレベルを変化させることができな
い欠点がある。またPCMビデオ信号はデータ補
間中も変化するため、データ補間も必ずしも正確
に行なわれるとは限らず、稀にではあるが、Ｄ／
Ａ変換後のビデオ信号においてやはりリンギング
の生じることがある。
「発明の目的」
したがつて、本発明の目的は任意にセツトアツ
プレベルを変化させることができ、またブランキ
ングゲートのときＤ／Ａ変換後のアナログ信号に
おいてリンギングが生じることがないないデジタ
ルビデオ信号処理装置を提供することにある。
プレベルを変化させることができ、またブランキ
ングゲートのときＤ／Ａ変換後のアナログ信号に
おいてリンギングが生じることがないないデジタ
ルビデオ信号処理装置を提供することにある。
「発明の構成」
本発明によれば、Ｎビツト（Ｎ：自然数）の
PCMビデオ信号にブランキングレベル挿入を行
なうときに、外部より任意に設定できるブランキ
ングレベル設定用のDC電位をＮ＋１ビツト構成
の第１のPCM信号に変換するAD手段と、Ｎ＋１
ビツト構成の第１のPCM信号をラツチして第２
のPCM信号を得る第１のラツチ手段と、第１の
PCM信号と第２のPCM信号との差が±2LSB以
上であるとき第１の電気信号を発生させるウイン
ドウコンパレータ回路と、第１の電気信号により
第１のラツチ手段へのクロツクパルスの導通を制
御する第１のゲート手段とで、第２のPCM信号
と第１のPCM信号との差が±2LSB以上であると
きに第２のPCM信号の値を更新しこれをブラン
キングレベルのデータとし、また外部より供給さ
れるブランキング位置を示すブランキング信号の
エツヂでＮビツト構成のPCMビデオ信号をラツ
チしてブランキング直前及び直後のデータである
第２のPCMビデオ信号を得る第２のラツチ手段
と、第２のPCMビデオ信号と第2PCM信号の差
の1/4を算出し第３のPCM信号を得る第１の演算
手段と、第２のPCM信号に第３のPCM信号を加
算してブランキングレベルより第２のPCMビデ
オ信号の値までのブランキングレベル側より1/4
の値を持つ第４のPCM信号を得る第２の演算手
段と、第２のPCMビデオ信号より第３のPCM信
号を差し引いてブランキングレベルより第２の
PCMビデオ信号の値までの第２のPCMビデオ信
号側より1/4の値を持つ第５のPCM信号を得る第
３の演算手段と、Ｎビツト構成のPCMビデオ信
号を３サンプル分遅延させて第６のPCM信号を
得る第３のラツチ手段と、第２のPCM信号と第
４のPCM信号と第５のPCM信号と第６のPCM
信号をブランキングの後縁では表記の順序に前縁
では逆の順序で切り替えるセレクタ回路と、ブラ
ンキング信号とクロツクパルスによりセレクタ回
路を制御するパルスを発生させるパルス発生手段
とを持つデジタルビデオ処理装置が得られる。
PCMビデオ信号にブランキングレベル挿入を行
なうときに、外部より任意に設定できるブランキ
ングレベル設定用のDC電位をＮ＋１ビツト構成
の第１のPCM信号に変換するAD手段と、Ｎ＋１
ビツト構成の第１のPCM信号をラツチして第２
のPCM信号を得る第１のラツチ手段と、第１の
PCM信号と第２のPCM信号との差が±2LSB以
上であるとき第１の電気信号を発生させるウイン
ドウコンパレータ回路と、第１の電気信号により
第１のラツチ手段へのクロツクパルスの導通を制
御する第１のゲート手段とで、第２のPCM信号
と第１のPCM信号との差が±2LSB以上であると
きに第２のPCM信号の値を更新しこれをブラン
キングレベルのデータとし、また外部より供給さ
れるブランキング位置を示すブランキング信号の
エツヂでＮビツト構成のPCMビデオ信号をラツ
チしてブランキング直前及び直後のデータである
第２のPCMビデオ信号を得る第２のラツチ手段
と、第２のPCMビデオ信号と第2PCM信号の差
の1/4を算出し第３のPCM信号を得る第１の演算
手段と、第２のPCM信号に第３のPCM信号を加
算してブランキングレベルより第２のPCMビデ
オ信号の値までのブランキングレベル側より1/4
の値を持つ第４のPCM信号を得る第２の演算手
段と、第２のPCMビデオ信号より第３のPCM信
号を差し引いてブランキングレベルより第２の
PCMビデオ信号の値までの第２のPCMビデオ信
号側より1/4の値を持つ第５のPCM信号を得る第
３の演算手段と、Ｎビツト構成のPCMビデオ信
号を３サンプル分遅延させて第６のPCM信号を
得る第３のラツチ手段と、第２のPCM信号と第
４のPCM信号と第５のPCM信号と第６のPCM
信号をブランキングの後縁では表記の順序に前縁
では逆の順序で切り替えるセレクタ回路と、ブラ
ンキング信号とクロツクパルスによりセレクタ回
路を制御するパルスを発生させるパルス発生手段
とを持つデジタルビデオ処理装置が得られる。
「作用」
本発明においてはブランキングレベル挿入時の
データをPCMビデオ信号→PCMビデオ信号より
ブランキングまでのPCM信号側より1/4のレベル
→PCMビデオ信号よりブランキングまでのブラ
ンキング側より1/4のレベル→ブランキングレベ
ル→ブランキングよりPCMビデオ信号までのブ
ランキング側より1/4のレベル→ブランキングよ
りPCMビデオ信号までのPCMビデオ信号側より
の1/4のレベル→PCMビデオ信号というように２
個のデータ補間を置いて変化させているので、ブ
ランキング挿入後のPCMビデオ信号をDA変換し
てアナログ信号に戻しても、このときに制限帯域
を越えることは無くまたデータ補間中に演算手段
へ入力されるPCMデータに変化が無いので、理
論的にリンギングを生じない。しかも、ブランキ
ングレベルは自在に変化させることができ、その
AD変換器は、PCMビデオ信号に対して１ビツト
多い構成となつているため、これが冗長度となり
高安定である。
データをPCMビデオ信号→PCMビデオ信号より
ブランキングまでのPCM信号側より1/4のレベル
→PCMビデオ信号よりブランキングまでのブラ
ンキング側より1/4のレベル→ブランキングレベ
ル→ブランキングよりPCMビデオ信号までのブ
ランキング側より1/4のレベル→ブランキングよ
りPCMビデオ信号までのPCMビデオ信号側より
の1/4のレベル→PCMビデオ信号というように２
個のデータ補間を置いて変化させているので、ブ
ランキング挿入後のPCMビデオ信号をDA変換し
てアナログ信号に戻しても、このときに制限帯域
を越えることは無くまたデータ補間中に演算手段
へ入力されるPCMデータに変化が無いので、理
論的にリンギングを生じない。しかも、ブランキ
ングレベルは自在に変化させることができ、その
AD変換器は、PCMビデオ信号に対して１ビツト
多い構成となつているため、これが冗長度となり
高安定である。
「実施例」
次に本発明の一実施例を示した図面を参照して
本発明を詳細に説明する。第１図において、入力
は、ブランキング電位制御用の信号１、Ｎビツト
で構成されるPCMビデオ信号２、PCMビデオ信
号２の量子化サンプリングパルス３、ブランキン
グの位置を示すブランキングパルスBK（Ｏ）４
の四種があり、それぞれ入力端子１０１、入力端
子１０２、入力端子１０３、入力端子１０４に入
力されている。ブランキング電位制御用の信号１
はAD変換器１０５に入力されここでＮビツトで
構成されるPCMビデオ信号２より１ビツトだけ
ビツト数の多いＮ＋１ビツトのPCMブランキン
グレベル５に変換され、ラツチ回路（）１０６
とウインドコンパレータ回路１０７の一方の入力
に供給されている。ウインドコンパレータ回路１
０７は２系統のPCMデータ入力のレベル差が±
2LSB以上であるときに“HIGH”を出力する。
他方ラツチ回路（）１０６の出力PCMブラン
キングレベル６はウインドウコンパレータ回路１
０７の他方の入力へ供給されている。またウイン
ドウコンパレータ回路１０７の出力７は、AND
回路（）１０８へ入力されていて、AND回路
（）１０８のもう一方の入力である量子化サン
プリングパルス３をラツチ回路（）１０６のク
ロツク入力へ通ずるか否かを制御しているのでラ
ツチ回路（）１０６の出力は±2LSB以上ブラ
ンキングレベルが変化したときのみ、ウインドウ
コンパレータ回路１０７の出力は“HIGH”とな
つて量子化サンプリングパルス３によりPCMブ
ランキングレベル６をラツチ回路（）１０６に
おいてラツチして、データを更新することができ
る。またラツチ回路（）１０６のＮ＋１ビツト
出力より下位１ビツトを切り捨てたものが、
PCMブランキングレベル８として演算回路（）
１０９、演算回路（）１１０，セレクタ回路１
１１へと供給される。
本発明を詳細に説明する。第１図において、入力
は、ブランキング電位制御用の信号１、Ｎビツト
で構成されるPCMビデオ信号２、PCMビデオ信
号２の量子化サンプリングパルス３、ブランキン
グの位置を示すブランキングパルスBK（Ｏ）４
の四種があり、それぞれ入力端子１０１、入力端
子１０２、入力端子１０３、入力端子１０４に入
力されている。ブランキング電位制御用の信号１
はAD変換器１０５に入力されここでＮビツトで
構成されるPCMビデオ信号２より１ビツトだけ
ビツト数の多いＮ＋１ビツトのPCMブランキン
グレベル５に変換され、ラツチ回路（）１０６
とウインドコンパレータ回路１０７の一方の入力
に供給されている。ウインドコンパレータ回路１
０７は２系統のPCMデータ入力のレベル差が±
2LSB以上であるときに“HIGH”を出力する。
他方ラツチ回路（）１０６の出力PCMブラン
キングレベル６はウインドウコンパレータ回路１
０７の他方の入力へ供給されている。またウイン
ドウコンパレータ回路１０７の出力７は、AND
回路（）１０８へ入力されていて、AND回路
（）１０８のもう一方の入力である量子化サン
プリングパルス３をラツチ回路（）１０６のク
ロツク入力へ通ずるか否かを制御しているのでラ
ツチ回路（）１０６の出力は±2LSB以上ブラ
ンキングレベルが変化したときのみ、ウインドウ
コンパレータ回路１０７の出力は“HIGH”とな
つて量子化サンプリングパルス３によりPCMブ
ランキングレベル６をラツチ回路（）１０６に
おいてラツチして、データを更新することができ
る。またラツチ回路（）１０６のＮ＋１ビツト
出力より下位１ビツトを切り捨てたものが、
PCMブランキングレベル８として演算回路（）
１０９、演算回路（）１１０，セレクタ回路１
１１へと供給される。
ブランキングパルスBK（Ｏ）４はシフトレジ
スタ１１２とAND回路（）１１３，AND回路
（）１１４へ供給され、また量子化サンプリン
グパルス３をクロツクとするシフトレジスタ１１
２ではブランキングパルスBKO４を１クロツク
分シフトしたブランキングパルスBK（）９と
４クロツク分シフトしたブランキングパルスBK
（）１０を得る。まずブランキングパルスBK
（）９とブランキングパルスBK（）１０を排
他律論理和回路１１５に入力してカウントイネー
ブルパルス１１を発生させさらにカウントイネー
ブルパルス１１をAND回路（）１１３の残り
の入力へ供給して、カウントアツプパルス１２を
発生させ、次にAND回路（）１１４の残りの
入力へブランキングパルスBK（）１０を入力
してリセツトパルス１３を発生させる。カウンタ
回路１１６は量子化サンプリングパルス３をクロ
ツク入力とし、カウントイネーブルパルス１１、
カウントアツプパルス１２、リセツトパルス１３
により第２図のタイムチヤートに示すような動作
が行なわれる。すなわちリセツトパルスが
“HIGH”の間はカウンタ回路１１６の出力アド
レス１４は０（ゼロ）であり、次にブランキング
パルスBK（Ｏ）４が立下がると共にカウントイ
ネーブルパルス１１とカウントアツプパルス１２
が“HIGH”となり、出力アドレス１３は、１ク
ロツク毎に１，２，３とカウントアツプして行
き、３でカウントイネーブルパルス１１とカウン
トアツプパルス１２が“LOW”に戻るので、３
の状態が保持される。その後にブランキングパル
スBK（Ｏ）４が立上がると共にカウントイネー
ブルパルス１１が“HIGH”となるが今度は１ク
ロツク毎に３，２，１，０（ゼロ）とカウントダ
ウンして行き、０（ゼロ）の状態で、リセツトパ
ルス１３が“HIGH”になるので０（ゼロ）の状
態が続く。以上の動作を次々と繰り返す。なおこ
のカウンタ回路１１６の出力アドレス１４はセレ
クタ回路１１１へセレクト制御用信号として供給
されている。
スタ１１２とAND回路（）１１３，AND回路
（）１１４へ供給され、また量子化サンプリン
グパルス３をクロツクとするシフトレジスタ１１
２ではブランキングパルスBKO４を１クロツク
分シフトしたブランキングパルスBK（）９と
４クロツク分シフトしたブランキングパルスBK
（）１０を得る。まずブランキングパルスBK
（）９とブランキングパルスBK（）１０を排
他律論理和回路１１５に入力してカウントイネー
ブルパルス１１を発生させさらにカウントイネー
ブルパルス１１をAND回路（）１１３の残り
の入力へ供給して、カウントアツプパルス１２を
発生させ、次にAND回路（）１１４の残りの
入力へブランキングパルスBK（）１０を入力
してリセツトパルス１３を発生させる。カウンタ
回路１１６は量子化サンプリングパルス３をクロ
ツク入力とし、カウントイネーブルパルス１１、
カウントアツプパルス１２、リセツトパルス１３
により第２図のタイムチヤートに示すような動作
が行なわれる。すなわちリセツトパルスが
“HIGH”の間はカウンタ回路１１６の出力アド
レス１４は０（ゼロ）であり、次にブランキング
パルスBK（Ｏ）４が立下がると共にカウントイ
ネーブルパルス１１とカウントアツプパルス１２
が“HIGH”となり、出力アドレス１３は、１ク
ロツク毎に１，２，３とカウントアツプして行
き、３でカウントイネーブルパルス１１とカウン
トアツプパルス１２が“LOW”に戻るので、３
の状態が保持される。その後にブランキングパル
スBK（Ｏ）４が立上がると共にカウントイネー
ブルパルス１１が“HIGH”となるが今度は１ク
ロツク毎に３，２，１，０（ゼロ）とカウントダ
ウンして行き、０（ゼロ）の状態で、リセツトパ
ルス１３が“HIGH”になるので０（ゼロ）の状
態が続く。以上の動作を次々と繰り返す。なおこ
のカウンタ回路１１６の出力アドレス１４はセレ
クタ回路１１１へセレクト制御用信号として供給
されている。
ＮビツトのPCMビデオ信号２はラツチ回路
（）１１７とラツチ回路（）１１８に供給さ
れ、ラツチ回路（）１１７においてはカウント
イネーブルパルス１１の前縁においてラツチを行
ない、ブランキング直前やブランキング直後の
PCMビデオデータPDI１５を得る。このPCMビ
デオデータPDI１５を演算回路１０９に入力
し、PCMビデオデータPDI１５より前記のPCM
ブランキングレベル８を差し引いてその差を求め
さらにこれを1/4にしたPCMデータ１６を得る。
演算回路（）１１０においてはPCMデータ１
６とPCMブランキングレベル８を加算すること
により、PCMビデオデータPDI１５とPCMブラ
ンキングレベル８のレベル間のPCMブランキン
グレベル側より1/4のレベル１７を得てこれをセ
レクタ回路１１１の入力へ供給し、また演算回路
（）１１９においてはPCMビデオデータPDI１
５よりPCMデータ１６を差し引くことにより、
PCMビデオデータPDI１５とPCMブランキング
レベル８のレベル間のPCMビデオデータより1/4
のレベル１８を得て、これをセレクタ回路１１１
の入力へ供給する。またセレクタ回路１１１へは
ＮビツトのPCMビデオ回路２を量子化サンプル
グパルスによりラツチ回路（）１１８において
ラツチし、位相合わせのため３クロツク分シフト
したPCMビデオ信号１９を得る。セレクタ回路
１１１ではカウンタ回路１１６の出力アドレス１
４が０（ゼロ）のときにはPCMビデオ信号１９を
出力し、１のときにはビデオ信号とブランキング
レベル間のビデオ信号より1/4のレベル１７を出
力し、このときにはビデオ信号とブランキング間
のレベルのブランキングレベルより1/4のレベル
１６を出力し、３のときにはブランキングレベル
８を出力するので、セレクタ回路１１１の出力は
ブランキングパルスBK（Ｏ）４の前縁では、
PCMビデオデータ→ビデオ信号よりブランキン
グ方向へその差の1/4下がつたレベル→ビデオ信
号よりブランキング方向へ、その差の3/4下がつ
たレベル→ブランキングレベルへと１クロツク毎
に変化し、また後縁では逆の順序で１クロツク毎
に変化する。
（）１１７とラツチ回路（）１１８に供給さ
れ、ラツチ回路（）１１７においてはカウント
イネーブルパルス１１の前縁においてラツチを行
ない、ブランキング直前やブランキング直後の
PCMビデオデータPDI１５を得る。このPCMビ
デオデータPDI１５を演算回路１０９に入力
し、PCMビデオデータPDI１５より前記のPCM
ブランキングレベル８を差し引いてその差を求め
さらにこれを1/4にしたPCMデータ１６を得る。
演算回路（）１１０においてはPCMデータ１
６とPCMブランキングレベル８を加算すること
により、PCMビデオデータPDI１５とPCMブラ
ンキングレベル８のレベル間のPCMブランキン
グレベル側より1/4のレベル１７を得てこれをセ
レクタ回路１１１の入力へ供給し、また演算回路
（）１１９においてはPCMビデオデータPDI１
５よりPCMデータ１６を差し引くことにより、
PCMビデオデータPDI１５とPCMブランキング
レベル８のレベル間のPCMビデオデータより1/4
のレベル１８を得て、これをセレクタ回路１１１
の入力へ供給する。またセレクタ回路１１１へは
ＮビツトのPCMビデオ回路２を量子化サンプル
グパルスによりラツチ回路（）１１８において
ラツチし、位相合わせのため３クロツク分シフト
したPCMビデオ信号１９を得る。セレクタ回路
１１１ではカウンタ回路１１６の出力アドレス１
４が０（ゼロ）のときにはPCMビデオ信号１９を
出力し、１のときにはビデオ信号とブランキング
レベル間のビデオ信号より1/4のレベル１７を出
力し、このときにはビデオ信号とブランキング間
のレベルのブランキングレベルより1/4のレベル
１６を出力し、３のときにはブランキングレベル
８を出力するので、セレクタ回路１１１の出力は
ブランキングパルスBK（Ｏ）４の前縁では、
PCMビデオデータ→ビデオ信号よりブランキン
グ方向へその差の1/4下がつたレベル→ビデオ信
号よりブランキング方向へ、その差の3/4下がつ
たレベル→ブランキングレベルへと１クロツク毎
に変化し、また後縁では逆の順序で１クロツク毎
に変化する。
「発明の効果」
本発明は以上説明したよにブランキングレベル
をDC電圧で任意に可変でき、ブランキングゲー
トを行なうときにブランキング直前及び直後９値
をラツチ回路によつて固定した後の数値とブラン
キングレベルの間で演算を行なつて、２サンプル
の補間データを作り出しているので、理論上Ｄ／
Ａ変換後のリンギングは発生せず、またDC電圧
をPCMブランキングレベルに変換する時に実際
のブランキングデータより１ビツト多いビツト数
で変換し、最下位ビツトをモニターに使つている
ので、DC電圧やＡ／Ｄ変換器のドリフトやノイ
ズに対して高安定である。
をDC電圧で任意に可変でき、ブランキングゲー
トを行なうときにブランキング直前及び直後９値
をラツチ回路によつて固定した後の数値とブラン
キングレベルの間で演算を行なつて、２サンプル
の補間データを作り出しているので、理論上Ｄ／
Ａ変換後のリンギングは発生せず、またDC電圧
をPCMブランキングレベルに変換する時に実際
のブランキングデータより１ビツト多いビツト数
で変換し、最下位ビツトをモニターに使つている
ので、DC電圧やＡ／Ｄ変換器のドリフトやノイ
ズに対して高安定である。
第１図は本発明の一実施例を示すブロツク図で
あり、第２図は本発明を説明するためのタイムチ
ヤートである。 １……ブランキング電位制御用信号、２……Ｎ
ビツト構成のPCMビデオ信号、３……量子化サ
ンプリングパルス、４……ブランキングパルス
BKO，５……Ｎ＋１ビツト構成のPCMブランキ
ングレベル、６……ラツチ回路１０６出力のＮ
＋１ビツト構成ブランキングレベル、７……ウイ
ンドウコンパレータ回路１０７の出力、８……
PCMブランキングレベル（Ｎビツト構成）、９…
…ブランキングパルスBK（Ｏ）を１クロツクシ
フトしたパルスBK（）、１０……ブランキング
パルスBKOを４クロツクシフトしたパルスBK
（）、１１……カウントイネーブルパルス、１２
……カウントアツプパルス、１３……リセツトパ
ルス、１４……カウンタ回路１１６の出力アドレ
ス、１５……ブランキング直前及び直後のPCM
ビデオデータPDI，１６……PCMビデオデータ
PDI１５とPCMブランキングレベルの差の1/4、
１７……PCMブランキングレベルよりPCMビデ
オデータBDI１５からの差の1/4上がつたレベル、
１８……PCMビデオデータBDI１５よりPCMブ
ランキングレベルとの差の1/4下がつたレベル、
１９……PCMビデオ信号２を３クロツクシフト
したデータ、１０１〜１０４……入力端子、１０
５……AD変換器、１０６……ラツチ回路（）、
１０７……ウインドウコンパレータ回路、１０８
……AND回路（）、１０９……演算回路（）、
１１０……演算回路（）、１１１……セレクタ
回路、１１２……シフトレジスタ、１１３……
AND回路（）、１１４……AND回路（）、１
１５……排他律論理回路、１１６……カウンタ回
路、１１７……ラツチ回路（）、１１８……ラ
ツチ回路（）、１１９……演算回路（）。
あり、第２図は本発明を説明するためのタイムチ
ヤートである。 １……ブランキング電位制御用信号、２……Ｎ
ビツト構成のPCMビデオ信号、３……量子化サ
ンプリングパルス、４……ブランキングパルス
BKO，５……Ｎ＋１ビツト構成のPCMブランキ
ングレベル、６……ラツチ回路１０６出力のＮ
＋１ビツト構成ブランキングレベル、７……ウイ
ンドウコンパレータ回路１０７の出力、８……
PCMブランキングレベル（Ｎビツト構成）、９…
…ブランキングパルスBK（Ｏ）を１クロツクシ
フトしたパルスBK（）、１０……ブランキング
パルスBKOを４クロツクシフトしたパルスBK
（）、１１……カウントイネーブルパルス、１２
……カウントアツプパルス、１３……リセツトパ
ルス、１４……カウンタ回路１１６の出力アドレ
ス、１５……ブランキング直前及び直後のPCM
ビデオデータPDI，１６……PCMビデオデータ
PDI１５とPCMブランキングレベルの差の1/4、
１７……PCMブランキングレベルよりPCMビデ
オデータBDI１５からの差の1/4上がつたレベル、
１８……PCMビデオデータBDI１５よりPCMブ
ランキングレベルとの差の1/4下がつたレベル、
１９……PCMビデオ信号２を３クロツクシフト
したデータ、１０１〜１０４……入力端子、１０
５……AD変換器、１０６……ラツチ回路（）、
１０７……ウインドウコンパレータ回路、１０８
……AND回路（）、１０９……演算回路（）、
１１０……演算回路（）、１１１……セレクタ
回路、１１２……シフトレジスタ、１１３……
AND回路（）、１１４……AND回路（）、１
１５……排他律論理回路、１１６……カウンタ回
路、１１７……ラツチ回路（）、１１８……ラ
ツチ回路（）、１１９……演算回路（）。
Claims (1)
- １ デジタルビデオ信号のブランキング部分を所
定レベルに固定するとき、ブランキング部分の前
記所定レベルを変化可能に発生するブランキング
レベルの発生手段と、ブランキング部分とビデオ
部分との間で前記ブランキングレベルと前記デジ
タルビデオ信号のレベルからブランキングレベル
に近い第１の補間レベルとビデオ信号のレベルに
近い第２の補間レベルを作る手段と、前記デジタ
ルビデオ信号、ブランキングレベル及び第１及び
第２の補間レベルを入力し１つを選ぶ選択回路
と、ブランキング部分とビデオ部分とが切替わる
とき前記選択回路が前記ブランキングレベル、第
１の補間レベル、第２の補間レベル、ビデオ信号
と順次選択してゆくための選択制御信号を作る手
段とを具備することを特徴とするデジタルビデオ
信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59089700A JPS60234267A (ja) | 1984-05-04 | 1984-05-04 | デジタルビデオ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59089700A JPS60234267A (ja) | 1984-05-04 | 1984-05-04 | デジタルビデオ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60234267A JPS60234267A (ja) | 1985-11-20 |
| JPH0568912B2 true JPH0568912B2 (ja) | 1993-09-29 |
Family
ID=13978044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59089700A Granted JPS60234267A (ja) | 1984-05-04 | 1984-05-04 | デジタルビデオ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60234267A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01168177A (ja) * | 1987-12-23 | 1989-07-03 | Matsushita Electric Ind Co Ltd | ブランキング回路 |
| JPH02219374A (ja) * | 1989-02-20 | 1990-08-31 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
-
1984
- 1984-05-04 JP JP59089700A patent/JPS60234267A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60234267A (ja) | 1985-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450433A (en) | D/A Converting circuit having two D/A converters for decoding and converting a digital signal into an analog signal | |
| US6249235B1 (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency | |
| JP3041564B2 (ja) | サンプリングレートコンバータ | |
| US4937579A (en) | Method of converting analog signals into digital signals and system for carrying out the method | |
| US4763108A (en) | Digital-to-analog conversion system | |
| JPH0568912B2 (ja) | ||
| US4037226A (en) | Pulse code modulation compressor | |
| US4769706A (en) | Digital blanking reproducing circuit | |
| JPH0758912B2 (ja) | 高速セトリングｄ／ａ変換器 | |
| JPH0145254B2 (ja) | ||
| KR950014573B1 (ko) | 디지탈 리미터 | |
| KR900007931B1 (ko) | 아나로그/디지탈 변환기의 디지탈 데이타 오차 보정회로 | |
| JPH01229524A (ja) | Ｄ／ａ変換装置 | |
| KR20030017512A (ko) | 디지털 클럭 발생기 | |
| JPS6112123A (ja) | 逐次比較型アナログ・デジタル変換器 | |
| JPH10190464A (ja) | 逐次比較型ａ／ｄ変換器 | |
| KR870000672B1 (ko) | 디지탈-오디오테이프레코더의 뮤팅용 곱셈회로 | |
| JPH0730426A (ja) | Ｄ／ａ変換装置 | |
| JPH06125274A (ja) | Ａ／ｄコンバータの冗長性機能試験回路およびその方法 | |
| JPS5954321A (ja) | アナログ・デイジタル変換装置 | |
| JPH0555922A (ja) | Ａｄコンバータ回路 | |
| JP2000174622A (ja) | Ａ／ｄ変換回路 | |
| JPH04207714A (ja) | Ａ／ｄ変換処理装置およびその方法 | |
| JPH0137046B2 (ja) | ||
| JPH03267808A (ja) | ディジタル信号処理回路 |