JPH0566234A - 低インピーダンス過大電圧保護回路 - Google Patents
低インピーダンス過大電圧保護回路Info
- Publication number
- JPH0566234A JPH0566234A JP4035639A JP3563992A JPH0566234A JP H0566234 A JPH0566234 A JP H0566234A JP 4035639 A JP4035639 A JP 4035639A JP 3563992 A JP3563992 A JP 3563992A JP H0566234 A JPH0566234 A JP H0566234A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- voltage
- low impedance
- input signal
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/36—Overload-protection arrangements or circuits for electric measuring instruments
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 入力電圧に応じて、入出力端子間を低インピ
ーダンス又は高インピーダンスとして、出力端子に接続
された測定回路を保護する。 【構成】 入力信号が所望範囲内ならば、ＭＯＳＦＥＴ
２４及び４４が導通して、入力端子１０及び出力端子２
０間が低インピーダンスとなる。入力信号が正の所望最
大値を越えると、ＭＯＳＦＥＴ２４がオフ状態にバイア
スされて、高インピーダンスにより入力電流を制限し
て、入力信号を出力端子２０から除去する。入力信号が
負の所望最大値を越えると、同様にＭＯＳＦＥＴ４４が
オフ状態にバイアスされる。バイポーラ・トランジスタ
３０、４８がＭＯＳＦＥＴ２４及び４４のオフ状態への
変化を高速にする。
ーダンス又は高インピーダンスとして、出力端子に接続
された測定回路を保護する。 【構成】 入力信号が所望範囲内ならば、ＭＯＳＦＥＴ
２４及び４４が導通して、入力端子１０及び出力端子２
０間が低インピーダンスとなる。入力信号が正の所望最
大値を越えると、ＭＯＳＦＥＴ２４がオフ状態にバイア
スされて、高インピーダンスにより入力電流を制限し
て、入力信号を出力端子２０から除去する。入力信号が
負の所望最大値を越えると、同様にＭＯＳＦＥＴ４４が
オフ状態にバイアスされる。バイポーラ・トランジスタ
３０、４８がＭＯＳＦＥＴ２４及び４４のオフ状態への
変化を高速にする。
Description
【０００１】
【産業上の利用分野】本発明は、電子測定装置用の低イ
ンピーダンス過大電圧保護回路、特に、入力電圧が所望
範囲を越えた際に高インピーダンス状態に切り替える保
護回路に関する。
ンピーダンス過大電圧保護回路、特に、入力電圧が所望
範囲を越えた際に高インピーダンス状態に切り替える保
護回路に関する。
【０００２】
【従来の技術】電圧計の設計における問題は、感度及び
ノイズ耐性を許容レベルに維持しながら、過大な入力電
圧から回路を保護して、直流及び交流信号の電圧を正確
に測定できるようにすることである。電源サージ、ノイ
ズ又は測定プローブの誤使用により、電圧計は、ミリボ
ルト範囲の値を測定するかもしれないし、その後、電圧
計の入力端子に１０００ボルトの信号が存在する瞬間が
あるかもしれない。低電圧レベルを測定できる回路は、
典型的には、突然現われた高電圧（過大電圧）に対して
は、回路部品を破損することなく、耐えることができな
い。入力電圧に対して保護を行う従来方法は、ピーク電
流を制限する大きな値の抵抗器を入力信号と直列に用い
ると共に、正及び負電圧路と入力信号路との間にクラン
プ・ダイオードを用いることである。
ノイズ耐性を許容レベルに維持しながら、過大な入力電
圧から回路を保護して、直流及び交流信号の電圧を正確
に測定できるようにすることである。電源サージ、ノイ
ズ又は測定プローブの誤使用により、電圧計は、ミリボ
ルト範囲の値を測定するかもしれないし、その後、電圧
計の入力端子に１０００ボルトの信号が存在する瞬間が
あるかもしれない。低電圧レベルを測定できる回路は、
典型的には、突然現われた高電圧（過大電圧）に対して
は、回路部品を破損することなく、耐えることができな
い。入力電圧に対して保護を行う従来方法は、ピーク電
流を制限する大きな値の抵抗器を入力信号と直列に用い
ると共に、正及び負電圧路と入力信号路との間にクラン
プ・ダイオードを用いることである。
【０００３】図４は、従来の過大電圧保護回路の回路図
である。入力端子１０の入力信号を、入力抵抗器１２を
介して、ダイオード１４のカソード及びダイオード１６
のアノードに供給する。ダイオード１４のアノードは、
負のクランプ電圧−ＶＣを受け、ダイオード１６のカソ
ードは、正のクランプ電圧＋ＶＣを受ける。出力端子２
０は、抵抗器１２の入力側と反対側に接続される。抵抗
器１２がピーク電流を制限する一方、２個のダイオード
がピーク電圧を制限する。
である。入力端子１０の入力信号を、入力抵抗器１２を
介して、ダイオード１４のカソード及びダイオード１６
のアノードに供給する。ダイオード１４のアノードは、
負のクランプ電圧−ＶＣを受け、ダイオード１６のカソ
ードは、正のクランプ電圧＋ＶＣを受ける。出力端子２
０は、抵抗器１２の入力側と反対側に接続される。抵抗
器１２がピーク電流を制限する一方、２個のダイオード
がピーク電圧を制限する。
【０００４】通常動作において、入力端子１０からの入
力信号は、出力端子２０に通過するが、抵抗器１２の値
に比例した量だけ、電流が減少する。出力端子２０の電
圧が＋ＶＣ及び−ＶＣの間の場合、抵抗器１２からの電
流は、ダイオード１４及びダイオード１６に流れない。
すなわち、−ＶＣ＜＝ＶＯ＜＝＋ＶＣとなる。なお、Ｖ
Ｏは、出力端子２０の電圧である。出力端子２０の電圧
値からダイオード１６の電圧降下を引いた値が＋ＶＣよ
りも高ければ、ダイオード１６が順バイアスされ、この
順バイアス領域で導通し始めると共に、これ以上の電圧
の小さな増加に対して、ダイオード１６の電流が大幅に
増加する。これにより、出力端子２０の正電圧が、＋Ｖ
Ｃとダイオードの電圧降下の和に制限（クランプ）され
る。同様に、出力端子２０の電圧からダイオード１４の
電圧降下を引いた値が−ＶＣよりも低ければ、ダイオー
ド１４が順バイアスとなり、−ＶＣから出力端子２０に
電流が流れる。この電流が増加するにつれて、ダイオー
ド１４の電圧降下が一定となり、出力電圧値をクランプ
する。出力端子２０に結合した測定回路の条件に応じ
て、＋ＶＣ及び−ＶＣの値を選択することにより、出力
端子２０の最大電圧値は、この出力電圧を受ける素子を
破壊しない。
力信号は、出力端子２０に通過するが、抵抗器１２の値
に比例した量だけ、電流が減少する。出力端子２０の電
圧が＋ＶＣ及び−ＶＣの間の場合、抵抗器１２からの電
流は、ダイオード１４及びダイオード１６に流れない。
すなわち、−ＶＣ＜＝ＶＯ＜＝＋ＶＣとなる。なお、Ｖ
Ｏは、出力端子２０の電圧である。出力端子２０の電圧
値からダイオード１６の電圧降下を引いた値が＋ＶＣよ
りも高ければ、ダイオード１６が順バイアスされ、この
順バイアス領域で導通し始めると共に、これ以上の電圧
の小さな増加に対して、ダイオード１６の電流が大幅に
増加する。これにより、出力端子２０の正電圧が、＋Ｖ
Ｃとダイオードの電圧降下の和に制限（クランプ）され
る。同様に、出力端子２０の電圧からダイオード１４の
電圧降下を引いた値が−ＶＣよりも低ければ、ダイオー
ド１４が順バイアスとなり、−ＶＣから出力端子２０に
電流が流れる。この電流が増加するにつれて、ダイオー
ド１４の電圧降下が一定となり、出力電圧値をクランプ
する。出力端子２０に結合した測定回路の条件に応じ
て、＋ＶＣ及び−ＶＣの値を選択することにより、出力
端子２０の最大電圧値は、この出力電圧を受ける素子を
破壊しない。
【０００５】
【発明が解決しようとする課題】上述の方法の欠点の１
つは、ノイズである。すなわち、入力抵抗器１２の値が
大きくなると、発生するノイズの値も大きくなる。大き
な値の入力抵抗器は、トランス、表示器、デジタル回路
等の付近のノイズ源から拾ったノイズを導びく。また、
この過大電圧保護回路の他の欠点は、直流エラーであ
る。すなわち、出力端子２０に接続された増幅器からの
バイアス電流、又は、ダイオード１４及び１６からの漏
れ電流が、大きな値の入力抵抗器に流れ、エラー電圧を
発生する。例えば、バイアス電流規格が１７５ピコアン
ペアの入力増幅器は、１メグオームの抵抗器に１７５マ
イクロボルトの電圧降下を生じる。所望測定分解能が１
マイクロボルトの場合、このエラー電圧を許容できな
い。図４の入力保護回路に関連した他の大きな問題は、
交流信号を測定する際に生じる。すなわち、浮遊容量が
あるので、大きな値の入力抵抗器により、高周波におい
て測定エラーが生じる。例えば、存在する浮遊容量が１
０ピコファラッドならば、１メグオームの入力抵抗器に
より、正確な測定は、約１キロヘルツに制限される。
つは、ノイズである。すなわち、入力抵抗器１２の値が
大きくなると、発生するノイズの値も大きくなる。大き
な値の入力抵抗器は、トランス、表示器、デジタル回路
等の付近のノイズ源から拾ったノイズを導びく。また、
この過大電圧保護回路の他の欠点は、直流エラーであ
る。すなわち、出力端子２０に接続された増幅器からの
バイアス電流、又は、ダイオード１４及び１６からの漏
れ電流が、大きな値の入力抵抗器に流れ、エラー電圧を
発生する。例えば、バイアス電流規格が１７５ピコアン
ペアの入力増幅器は、１メグオームの抵抗器に１７５マ
イクロボルトの電圧降下を生じる。所望測定分解能が１
マイクロボルトの場合、このエラー電圧を許容できな
い。図４の入力保護回路に関連した他の大きな問題は、
交流信号を測定する際に生じる。すなわち、浮遊容量が
あるので、大きな値の入力抵抗器により、高周波におい
て測定エラーが生じる。例えば、存在する浮遊容量が１
０ピコファラッドならば、１メグオームの入力抵抗器に
より、正確な測定は、約１キロヘルツに制限される。
【０００６】上述の如く、従来形式の過大電圧保護回路
は、過大電圧及び電流の振動から測定装置（電圧計）を
保護するが、感度及びノイズの問題がある。入力抵抗器
の値が大きいと、ノイズを簡単に拾ってしまい、ノイズ
が発生し易くなると共に、高周波交流信号の測定にエラ
ーが生じる。例えば、上述のように、約１０ピコファラ
ッドの浮遊容量が結合した１メグオームの抵抗器によ
り、正確な測定は、約１キロヘルツに制限される。ま
た、１メグオームの抵抗器により、１３０ナノボルト／
ルート・ヘルツのサーマル・ノイズ（熱雑音）を生じ
る。電圧計の増幅器入力端からのバイアス電流又は過大
電圧保護ダイオードからの漏れ電流が、値の大きな入力
抵抗器を流れると、大きな直流エラーが生じる。よっ
て、入力端に大電圧が現れた際は、高インピーダンス状
態に切り替える一方、特定の電圧範囲内の信号に対して
は、低インピーダンス入力となるのが望ましい。
は、過大電圧及び電流の振動から測定装置（電圧計）を
保護するが、感度及びノイズの問題がある。入力抵抗器
の値が大きいと、ノイズを簡単に拾ってしまい、ノイズ
が発生し易くなると共に、高周波交流信号の測定にエラ
ーが生じる。例えば、上述のように、約１０ピコファラ
ッドの浮遊容量が結合した１メグオームの抵抗器によ
り、正確な測定は、約１キロヘルツに制限される。ま
た、１メグオームの抵抗器により、１３０ナノボルト／
ルート・ヘルツのサーマル・ノイズ（熱雑音）を生じ
る。電圧計の増幅器入力端からのバイアス電流又は過大
電圧保護ダイオードからの漏れ電流が、値の大きな入力
抵抗器を流れると、大きな直流エラーが生じる。よっ
て、入力端に大電圧が現れた際は、高インピーダンス状
態に切り替える一方、特定の電圧範囲内の信号に対して
は、低インピーダンス入力となるのが望ましい。
【０００７】したがって、本発明の目的は、改良された
低インピーダンス過大電圧保護回路の提供にある。
低インピーダンス過大電圧保護回路の提供にある。
【０００８】本発明の他の目的は、比較的ノイズに強い
改良された過大電圧保護回路の提供にある。
改良された過大電圧保護回路の提供にある。
【０００９】本発明の更に他の目的は、大きな直流エラ
ー電圧を発生しない過大電圧保護回路の提供にある。
ー電圧を発生しない過大電圧保護回路の提供にある。
【００１０】本発明の他の目的は、関心のある範囲内の
信号に対して、入力端子から出力端子までのインピーダ
ンス経路の値を低くすると共に、大信号に対して高イン
ピーダンス状態になって、高感度の回路を破損から防ぐ
改良された過大電圧保護回路の提供にある。
信号に対して、入力端子から出力端子までのインピーダ
ンス経路の値を低くすると共に、大信号に対して高イン
ピーダンス状態になって、高感度の回路を破損から防ぐ
改良された過大電圧保護回路の提供にある。
【００１１】本発明の他の目的は、最大入力電圧が任意
の所望範囲に適合するように改良された過大電圧保護回
路の提供にある。
の所望範囲に適合するように改良された過大電圧保護回
路の提供にある。
【００１２】
【課題を解決するための手段及び作用】本発明の低イン
ピーダンス過大電圧保護回路は、１対のフローティング
電圧源によりバイアスされた１対の金属酸化半導体電界
効果トランジスタ（ＭＯＳＦＥＴ）を具えており、回路
入力電圧が所望範囲内のときに、これらＭＯＳＦＥＴが
導通する。ＭＯＳＦＥＴ対は直列接続されているので、
入力信号は、第１ＭＯＳＦＥＴのドレイン端子からソー
ス端子に流れ、更に、第２ＭＯＳＦＥＴのドレイン端子
からソース端子に流れて、出力端子に流れる。一方のＭ
ＯＳＦＥＴは、入力電圧が正のピーク値を越えると、非
導通状態になる。また、他方のＭＯＳＦＥＴは、入力電
圧が負のピーク値を越えると、非導通状態に入る。入力
電圧が所定電圧範囲内である限り、フローティング電圧
源は、ＭＯＳＦＥＴのバイアスを維持する。
ピーダンス過大電圧保護回路は、１対のフローティング
電圧源によりバイアスされた１対の金属酸化半導体電界
効果トランジスタ（ＭＯＳＦＥＴ）を具えており、回路
入力電圧が所望範囲内のときに、これらＭＯＳＦＥＴが
導通する。ＭＯＳＦＥＴ対は直列接続されているので、
入力信号は、第１ＭＯＳＦＥＴのドレイン端子からソー
ス端子に流れ、更に、第２ＭＯＳＦＥＴのドレイン端子
からソース端子に流れて、出力端子に流れる。一方のＭ
ＯＳＦＥＴは、入力電圧が正のピーク値を越えると、非
導通状態になる。また、他方のＭＯＳＦＥＴは、入力電
圧が負のピーク値を越えると、非導通状態に入る。入力
電圧が所定電圧範囲内である限り、フローティング電圧
源は、ＭＯＳＦＥＴのバイアスを維持する。
【００１３】正及び負電圧路を、クランプ・ダイオード
を介して、夫々のフローティング電圧源に接続すること
により、ピーク電圧レベルを設定する。これらフローテ
ィング電圧源は、クランプ・ダイオードが設定するレベ
ルにフローティングされるだけである。そして、入力信
号が上昇すると、フローティング電圧源がこの設定レベ
ルに追従し、ＭＯＳＦＥＴのゲート及びソース間の電圧
が減少しはじめる。よって、入力電圧が更に上昇するこ
とにより、ＭＯＳＦＥＴが非導通となり、高インピーダ
ンスに切り替わる。また、本発明の保護回路は、高速ス
イッチング・バイポーラ・トランジスタも具えており、
ＭＯＳＦＥＴの容量の電荷が放電することにより、立ち
上がり時間が高速の入力信号によりＭＯＳＦＥＴが破損
されるのを防止する。これは、ＭＯＳＦＥＴの容量が、
回路の残りの部分を適時に大入力電圧から分離するのを
妨害するからである。
を介して、夫々のフローティング電圧源に接続すること
により、ピーク電圧レベルを設定する。これらフローテ
ィング電圧源は、クランプ・ダイオードが設定するレベ
ルにフローティングされるだけである。そして、入力信
号が上昇すると、フローティング電圧源がこの設定レベ
ルに追従し、ＭＯＳＦＥＴのゲート及びソース間の電圧
が減少しはじめる。よって、入力電圧が更に上昇するこ
とにより、ＭＯＳＦＥＴが非導通となり、高インピーダ
ンスに切り替わる。また、本発明の保護回路は、高速ス
イッチング・バイポーラ・トランジスタも具えており、
ＭＯＳＦＥＴの容量の電荷が放電することにより、立ち
上がり時間が高速の入力信号によりＭＯＳＦＥＴが破損
されるのを防止する。これは、ＭＯＳＦＥＴの容量が、
回路の残りの部分を適時に大入力電圧から分離するのを
妨害するからである。
【００１４】本発明の要旨を、本明細書、特に、特許請
求の範囲に指摘する。しかし、本発明の構成、動作方
法、利点及びその他の目的は、添付図を参照した以下の
説明より理解できよう。なお、添付図において、同じ参
照符号は、同じ素子を示す。
求の範囲に指摘する。しかし、本発明の構成、動作方
法、利点及びその他の目的は、添付図を参照した以下の
説明より理解できよう。なお、添付図において、同じ参
照符号は、同じ素子を示す。
【００１５】
【実施例】図１は、本発明の過大電圧保護回路の一実施
例の回路図である。入力端子１０の入力信号を、抵抗器
２２を介して、ｎチャンネルのエンハンス・モードＭＯ
ＳＦＥＴ２４のドレイン及びダイオード２６のアノード
に供給する。このダイオード２６のカソードを、抵抗器
２８を介して、ＭＯＳＦＥＴ２４のゲートに接続すると
共に、バイポーラｎｐｎトランジスタ３０のコレクタに
接続する。このトランジスタのベースを、ＭＯＳＦＥＴ
２４のソースに接続すると共に、抵抗器３２を介して、
トランジスタ３０のエミッタに接続する。ＭＯＳＦＥＴ
２４のゲートを、クランプ・ダイオード３４のアノード
に更に接続すると共に、抵抗器３６を介して、電圧源３
８の正ノード（端子）に結合する。電圧源３８の負ノー
ドは、出力端子２０に接続する。この電圧源３８は、電
位ＶＳ１を供給する。ダイオード３４のカソードには、
クランプ電圧値＋ＶＣを供給する。
例の回路図である。入力端子１０の入力信号を、抵抗器
２２を介して、ｎチャンネルのエンハンス・モードＭＯ
ＳＦＥＴ２４のドレイン及びダイオード２６のアノード
に供給する。このダイオード２６のカソードを、抵抗器
２８を介して、ＭＯＳＦＥＴ２４のゲートに接続すると
共に、バイポーラｎｐｎトランジスタ３０のコレクタに
接続する。このトランジスタのベースを、ＭＯＳＦＥＴ
２４のソースに接続すると共に、抵抗器３２を介して、
トランジスタ３０のエミッタに接続する。ＭＯＳＦＥＴ
２４のゲートを、クランプ・ダイオード３４のアノード
に更に接続すると共に、抵抗器３６を介して、電圧源３
８の正ノード（端子）に結合する。電圧源３８の負ノー
ドは、出力端子２０に接続する。この電圧源３８は、電
位ＶＳ１を供給する。ダイオード３４のカソードには、
クランプ電圧値＋ＶＣを供給する。
【００１６】トランジスタ３０のベース及びＭＯＳＦＥ
Ｔ２４のソースの共通接続点を、ダイオード４０のカソ
ードに結合する一方、このダイオードのアノードを、抵
抗器４２を介して、ｐチャンネルのエンハンスメント・
モードＭＯＳＦＥＴ４４のゲートに接続する。ＭＯＳＦ
ＥＴ４４のドレインは、トランジスタ３０のエミッタと
共通接続している。クランプ・ダイオード４６のカソー
ドをＭＯＳＦＥＴ４４のゲートに接続し、このダイオー
ドのアノードに電圧値−ＶＣを供給する。ｐｎｐバイポ
ーラ・トランジスタ４８のコレクタをＭＯＳＦＥＴ４４
のゲートに共通接続すると共に、トランジスタ４８のベ
ースをＭＯＳＦＥＴ４４のソースに接続する。トランジ
スタ４８のエミッタは、出力端子２０に接続すると共
に、抵抗器５０を介して、トランジスタ４８のベースに
接続する。ＭＯＳＦＥＴ４４のゲート及び電圧源５４の
負ノードの間に抵抗器５２を挿入し、電圧源５４の正ノ
ードを出力端子２０に接続する。電圧源５４は、電圧Ｖ
Ｓ２を供給する。クランプ・ダイオード５６のアノード
及びクランプ・ダイオード５８のカソードを夫々出力端
子２０に接続する。一方、ダイオード５６のカソードに
＋ＶＣ電圧を供給すると共に、ダイオード５８のアノー
ドに−ＶＣ電圧を供給する。信号出力は、端子２０より
得る。
Ｔ２４のソースの共通接続点を、ダイオード４０のカソ
ードに結合する一方、このダイオードのアノードを、抵
抗器４２を介して、ｐチャンネルのエンハンスメント・
モードＭＯＳＦＥＴ４４のゲートに接続する。ＭＯＳＦ
ＥＴ４４のドレインは、トランジスタ３０のエミッタと
共通接続している。クランプ・ダイオード４６のカソー
ドをＭＯＳＦＥＴ４４のゲートに接続し、このダイオー
ドのアノードに電圧値−ＶＣを供給する。ｐｎｐバイポ
ーラ・トランジスタ４８のコレクタをＭＯＳＦＥＴ４４
のゲートに共通接続すると共に、トランジスタ４８のベ
ースをＭＯＳＦＥＴ４４のソースに接続する。トランジ
スタ４８のエミッタは、出力端子２０に接続すると共
に、抵抗器５０を介して、トランジスタ４８のベースに
接続する。ＭＯＳＦＥＴ４４のゲート及び電圧源５４の
負ノードの間に抵抗器５２を挿入し、電圧源５４の正ノ
ードを出力端子２０に接続する。電圧源５４は、電圧Ｖ
Ｓ２を供給する。クランプ・ダイオード５６のアノード
及びクランプ・ダイオード５８のカソードを夫々出力端
子２０に接続する。一方、ダイオード５６のカソードに
＋ＶＣ電圧を供給すると共に、ダイオード５８のアノー
ドに−ＶＣ電圧を供給する。信号出力は、端子２０より
得る。
【００１７】動作において、ＭＯＳＦＥＴ２４及びＭＯ
ＳＦＥＴ４４は、通常状態で導通するように、電圧源３
８及び５４（ＶＳ１及びＶＳ２は、好適には５．１ボル
ト）によりバイアスされている。よって、所定電圧範囲
内の入力信号は、抵抗器２２、ＭＯＳＦＥＴ２４、抵抗
器３２、ＭＯＳＦＥＴ４４及び抵抗器５０を通過して、
出力端子２０に現われる。出力端子２０は、測定回路、
又は、任意の電子回路に結合している。なお、これら測
定回路、又は、電子回路は、高電圧レベルに対して敏感
である。オン（導通）状態のドレイン及びソース間のイ
ンピーダンスが、ｎチャンネル素子の場合に約３５オー
ムで、ｐチャンネル素子の場合に約７０オームであるＴ
Ｏ−９２・５００Ｖ型ＭＯＳＦＥＴを用いると、入力端
子１０から出力端子２０までの総合入力インピーダンス
は、Ｒ２２＋３５オーム＋Ｒ３２＋７０オーム＋Ｒ５０
である。代表的には、Ｒ２２は２００オームで、Ｒ３２
及びＲ５０は１０オームであるので、入力インピーダン
スが３２５オームになる。よって、大きな値の入力イン
ピーダンスに関連した通常のノイズ及び周波数問題が、
大幅に低減する。入力信号が正方向に立ち上がると、出
力端子２０の電圧も増加し、電圧源３８は、出力電圧の
増加に応じてフローティングする。ＭＯＳＦＥＴ２４の
ゲートは、出力電圧（及びＭＯＳＦＥＴ２４のソース電
圧）の増加に対して、相対的に正の値となり、ＭＯＳＦ
ＥＴ２４を導通状態に維持する。しかし、電圧源＋ＶＣ
が、この増加した電圧を制限する。すなわち、電圧が増
加し続けると、ダイオード３４が順バイアスとなり、導
通を開始する。よって、電圧源３８が出力信号以上に更
にフローティングするのを阻止する。代表的には９．１
ボルトである＋ＶＣにとって、入力信号値がＶＣ−ＶＳ
１（即ち、９．１ボルト−５．１ボルト＝４ボルト）に
なると、クランプ・ダイオード３４が導通し始め、ＭＯ
ＳＦＥＴ２４のゲートにおける電圧レベルを＋ＶＣにク
ランプする。入力信号が増加し続けると、ＭＯＳＦＥＴ
２４のゲートが＋ＶＣに維持され、ゲート及びソース間
の電圧差が５ボルト未満に下がり始める。ゲート電圧が
減少するにつれ、ドレイン及びソース間のインピーダン
スが増加し始め、ゲート及びソース間電圧が０になる
と、ＭＯＳＦＥＴ２４は最終的にオフ（非導通）なる。
ソース及びゲート間に充分な電位差がなければ、ＭＯＳ
ＦＥＴ２４は導通にバイアスされず、出力端子に対する
入力信号の低インピーダンス経路（低インピーダンス
段）がオフとなる。よって、入力信号を出力端子から除
去し、出力端子に接続された回路を破損から防止する。
ＳＦＥＴ４４は、通常状態で導通するように、電圧源３
８及び５４（ＶＳ１及びＶＳ２は、好適には５．１ボル
ト）によりバイアスされている。よって、所定電圧範囲
内の入力信号は、抵抗器２２、ＭＯＳＦＥＴ２４、抵抗
器３２、ＭＯＳＦＥＴ４４及び抵抗器５０を通過して、
出力端子２０に現われる。出力端子２０は、測定回路、
又は、任意の電子回路に結合している。なお、これら測
定回路、又は、電子回路は、高電圧レベルに対して敏感
である。オン（導通）状態のドレイン及びソース間のイ
ンピーダンスが、ｎチャンネル素子の場合に約３５オー
ムで、ｐチャンネル素子の場合に約７０オームであるＴ
Ｏ−９２・５００Ｖ型ＭＯＳＦＥＴを用いると、入力端
子１０から出力端子２０までの総合入力インピーダンス
は、Ｒ２２＋３５オーム＋Ｒ３２＋７０オーム＋Ｒ５０
である。代表的には、Ｒ２２は２００オームで、Ｒ３２
及びＲ５０は１０オームであるので、入力インピーダン
スが３２５オームになる。よって、大きな値の入力イン
ピーダンスに関連した通常のノイズ及び周波数問題が、
大幅に低減する。入力信号が正方向に立ち上がると、出
力端子２０の電圧も増加し、電圧源３８は、出力電圧の
増加に応じてフローティングする。ＭＯＳＦＥＴ２４の
ゲートは、出力電圧（及びＭＯＳＦＥＴ２４のソース電
圧）の増加に対して、相対的に正の値となり、ＭＯＳＦ
ＥＴ２４を導通状態に維持する。しかし、電圧源＋ＶＣ
が、この増加した電圧を制限する。すなわち、電圧が増
加し続けると、ダイオード３４が順バイアスとなり、導
通を開始する。よって、電圧源３８が出力信号以上に更
にフローティングするのを阻止する。代表的には９．１
ボルトである＋ＶＣにとって、入力信号値がＶＣ−ＶＳ
１（即ち、９．１ボルト−５．１ボルト＝４ボルト）に
なると、クランプ・ダイオード３４が導通し始め、ＭＯ
ＳＦＥＴ２４のゲートにおける電圧レベルを＋ＶＣにク
ランプする。入力信号が増加し続けると、ＭＯＳＦＥＴ
２４のゲートが＋ＶＣに維持され、ゲート及びソース間
の電圧差が５ボルト未満に下がり始める。ゲート電圧が
減少するにつれ、ドレイン及びソース間のインピーダン
スが増加し始め、ゲート及びソース間電圧が０になる
と、ＭＯＳＦＥＴ２４は最終的にオフ（非導通）なる。
ソース及びゲート間に充分な電位差がなければ、ＭＯＳ
ＦＥＴ２４は導通にバイアスされず、出力端子に対する
入力信号の低インピーダンス経路（低インピーダンス
段）がオフとなる。よって、入力信号を出力端子から除
去し、出力端子に接続された回路を破損から防止する。
【００１８】同様に、大きな負の入力信号が入力端子１
０に供給されると、ＭＯＳＦＥＴ４４がオフする。入力
信号が（よって、出力信号が）大幅に負になると、電源
５４が入力信号により負にフローティングするので、Ｍ
ＯＳＦＥＴ４４のゲートのバイアスが出力信号よりもＶ
Ｓ２ボルトだけ低く維持される。しかし、クランプ・ダ
イオード４６は、フローティング電源５４を低い範囲に
するので、出力端子２０の信号が−ＶＣ−ＶＳ２になる
と、ダイオード４６が導通して、ゲートを−ＶＣにクラ
ンプする。入力信号が負方向に更に増加すると、ＭＯＳ
ＦＥＴ４４のゲート電圧がソース電圧に対して０となる
ので、ゲート及びソース間電圧が充分に低くなり、ＭＯ
ＳＦＥＴ４４をオフにする。よって、素子２６、２８、
３４、３６、３８と素子４０、４２、４６、５２、５４
は、バイアス手段として作用する。
０に供給されると、ＭＯＳＦＥＴ４４がオフする。入力
信号が（よって、出力信号が）大幅に負になると、電源
５４が入力信号により負にフローティングするので、Ｍ
ＯＳＦＥＴ４４のゲートのバイアスが出力信号よりもＶ
Ｓ２ボルトだけ低く維持される。しかし、クランプ・ダ
イオード４６は、フローティング電源５４を低い範囲に
するので、出力端子２０の信号が−ＶＣ−ＶＳ２になる
と、ダイオード４６が導通して、ゲートを−ＶＣにクラ
ンプする。入力信号が負方向に更に増加すると、ＭＯＳ
ＦＥＴ４４のゲート電圧がソース電圧に対して０となる
ので、ゲート及びソース間電圧が充分に低くなり、ＭＯ
ＳＦＥＴ４４をオフにする。よって、素子２６、２８、
３４、３６、３８と素子４０、４２、４６、５２、５４
は、バイアス手段として作用する。
【００１９】ダイオード５６及び５８の機能は、図４を
参照して説明したクランプ・ダイオードと同様である。
保護回路がオフとなる過程やその後の短期間、ダイオー
ド５６及び５８は、出力電圧を＋／−ＶＣの範囲内に制
限して、出力端子２０に接続された機器の破損を防止す
る。
参照して説明したクランプ・ダイオードと同様である。
保護回路がオフとなる過程やその後の短期間、ダイオー
ド５６及び５８は、出力電圧を＋／−ＶＣの範囲内に制
限して、出力端子２０に接続された機器の破損を防止す
る。
【００２０】バイポーラ・トランジスタ３０及び４８
は、立ち上がり時間が高速の入力信号に対する保護を行
う。ＭＯＳＦＥＴ２４及び４８のゲート及びソース間の
容量は、６０ピコファラッドのオーダと大きいので、こ
の容量を放電して、ＭＯＳＦＥＴをオフにするには、充
分な時間が必要である。この時間は、高入力電圧がＭＯ
ＳＦＥＴや、出力端２０に接続された回路を破壊するの
に充分である。よって、バイポーラ・トランジスタ３０
及び４８を用いて、ＭＯＳＦＥＴをオン・バイアスに維
持するこの容量の電圧を急速に放電する。入力信号が高
速に立ち上がることにより、最終的にはオフとなるＭＯ
ＳＦＥＴ２４が、オン・バイアスに維持されようとす
る。しかし、充分な電流が抵抗器３２に流れて、トラン
ジスタ３０をオンにするのに充分な電圧降下（好適には
０．７ボルト）を発生する。ひとたび導通状態になる
と、トランジスタ３０がＭＯＳＦＥＴ２４のゲート容量
を急速に放電するので、このＭＯＳＦＥＴがオフになれ
る。同様に、負方向のピークに対して、抵抗器５０を流
れる電流は、トランジスタ４８を導通するのに充分であ
り、ＭＯＳＦＥＴ４４のゲート容量を放電して、このＭ
ＯＳＦＥＴを急速にオフにできる。これらバイポーラ・
トランジスタは、ゲート及びソース間容量を放電するこ
とにより電流制限を行う他に、ＭＯＳＦＥＴに対するゲ
ート／ソース保護も行う。これは、バイポーラ・トラン
ジスタのブレークダウン電圧がＭＯＳＦＥＴよりも低い
からである。
は、立ち上がり時間が高速の入力信号に対する保護を行
う。ＭＯＳＦＥＴ２４及び４８のゲート及びソース間の
容量は、６０ピコファラッドのオーダと大きいので、こ
の容量を放電して、ＭＯＳＦＥＴをオフにするには、充
分な時間が必要である。この時間は、高入力電圧がＭＯ
ＳＦＥＴや、出力端２０に接続された回路を破壊するの
に充分である。よって、バイポーラ・トランジスタ３０
及び４８を用いて、ＭＯＳＦＥＴをオン・バイアスに維
持するこの容量の電圧を急速に放電する。入力信号が高
速に立ち上がることにより、最終的にはオフとなるＭＯ
ＳＦＥＴ２４が、オン・バイアスに維持されようとす
る。しかし、充分な電流が抵抗器３２に流れて、トラン
ジスタ３０をオンにするのに充分な電圧降下（好適には
０．７ボルト）を発生する。ひとたび導通状態になる
と、トランジスタ３０がＭＯＳＦＥＴ２４のゲート容量
を急速に放電するので、このＭＯＳＦＥＴがオフになれ
る。同様に、負方向のピークに対して、抵抗器５０を流
れる電流は、トランジスタ４８を導通するのに充分であ
り、ＭＯＳＦＥＴ４４のゲート容量を放電して、このＭ
ＯＳＦＥＴを急速にオフにできる。これらバイポーラ・
トランジスタは、ゲート及びソース間容量を放電するこ
とにより電流制限を行う他に、ＭＯＳＦＥＴに対するゲ
ート／ソース保護も行う。これは、バイポーラ・トラン
ジスタのブレークダウン電圧がＭＯＳＦＥＴよりも低い
からである。
【００２１】入力電圧が、＋ＶＣ（にダイオード２６及
び３４の電圧降下を加算した値）を越すと、ＭＯＳＦＥ
Ｔ２４がオフなり、入力信号は、ダイオード２６、抵抗
器２８及びダイオード３４を流れる。抵抗器２８の値
は、比較的大きく、入力電流を制限する。ＭＯＳＦＥＴ
２４のゲートは、＋ＶＣに保持される。入力信号が＋Ｖ
Ｃ未満に下がると、ダイオード３４及び２６が非導通に
なり、フローティング電圧源３８がＭＯＳＦＥＴ２４の
ゲートを再充電する。抵抗器２８及び３６の値は比較的
大きい（好適には、夫々６６０キロオーム及び１．２メ
グオーム）なので、ゲートを低速に再充電する。ゲート
が充分に再充電された後、ＭＯＳＦＥＴ２４は、再び導
通して、入力信号が再び出力端に通過する。
び３４の電圧降下を加算した値）を越すと、ＭＯＳＦＥ
Ｔ２４がオフなり、入力信号は、ダイオード２６、抵抗
器２８及びダイオード３４を流れる。抵抗器２８の値
は、比較的大きく、入力電流を制限する。ＭＯＳＦＥＴ
２４のゲートは、＋ＶＣに保持される。入力信号が＋Ｖ
Ｃ未満に下がると、ダイオード３４及び２６が非導通に
なり、フローティング電圧源３８がＭＯＳＦＥＴ２４の
ゲートを再充電する。抵抗器２８及び３６の値は比較的
大きい（好適には、夫々６６０キロオーム及び１．２メ
グオーム）なので、ゲートを低速に再充電する。ゲート
が充分に再充電された後、ＭＯＳＦＥＴ２４は、再び導
通して、入力信号が再び出力端に通過する。
【００２２】入力信号が−ＶＣ未満のとき、ＭＯＳＦＥ
Ｔ４４は同様に動作し、信号がダイオード４０、抵抗器
４２及びダイオード４６を流れる。入力信号が−ＶＣ以
上に上がると、電圧源５４からの電流が抵抗器５２を流
れて、ゲートを再び充電する。
Ｔ４４は同様に動作し、信号がダイオード４０、抵抗器
４２及びダイオード４６を流れる。入力信号が−ＶＣ以
上に上がると、電圧源５４からの電流が抵抗器５２を流
れて、ゲートを再び充電する。
【００２３】ゲートの低速再充電と、これによりＭＯＳ
ＦＥＴを低速で導通状態に戻すことには、欠点がある。
すなわち、大振幅の高周波正弦波などを供給することに
より、回路が急速にオフとなるが、この回路は、オフに
なるのと同じように高速で元に戻れない。よって、入力
信号の変化により高速にオフ及びオンになるよりも高周
波の波形を供給する期間中、この回路は、非導通状態を
維持する。この回路の高速放電及び低速充電特性による
利点は、高周波入力信号により回路がオフ状態に維持さ
れて、流れる電流量を制限することである。電流を制限
することにより、入力信号源の電流制限を越えて、この
入力信号源が変動するのを防止する。この回路は、低周
波及び高周波の両方の入力信号に対して、ほぼ同じ電流
を流す。
ＦＥＴを低速で導通状態に戻すことには、欠点がある。
すなわち、大振幅の高周波正弦波などを供給することに
より、回路が急速にオフとなるが、この回路は、オフに
なるのと同じように高速で元に戻れない。よって、入力
信号の変化により高速にオフ及びオンになるよりも高周
波の波形を供給する期間中、この回路は、非導通状態を
維持する。この回路の高速放電及び低速充電特性による
利点は、高周波入力信号により回路がオフ状態に維持さ
れて、流れる電流量を制限することである。電流を制限
することにより、入力信号源の電流制限を越えて、この
入力信号源が変動するのを防止する。この回路は、低周
波及び高周波の両方の入力信号に対して、ほぼ同じ電流
を流す。
【００２４】フローティング電圧源３８及び５４を用い
ることにより、各ＭＯＳＦＥＴにかかるバイアス電圧を
安定させて、測定精度を高める。ＭＯＳＦＥＴのオン抵
抗値は、ゲート電圧の不安定さに応じて変動するが、Ｍ
ＯＳＦＥＴのバイアス電圧をフローティングすることに
より、信号の不安定さは、回路インピーダンスに影響し
ない。ＭＯＳＦＥＴは、低インピーダンスを与える他
に、オン態のときには完全な抵抗成分であり、高い精度
の直流信号測定を可能にする線形抵抗を与える。図１に
示す特定実施例は、＋／−５００ボルトの入力信号を扱
える。
ることにより、各ＭＯＳＦＥＴにかかるバイアス電圧を
安定させて、測定精度を高める。ＭＯＳＦＥＴのオン抵
抗値は、ゲート電圧の不安定さに応じて変動するが、Ｍ
ＯＳＦＥＴのバイアス電圧をフローティングすることに
より、信号の不安定さは、回路インピーダンスに影響し
ない。ＭＯＳＦＥＴは、低インピーダンスを与える他
に、オン態のときには完全な抵抗成分であり、高い精度
の直流信号測定を可能にする線形抵抗を与える。図１に
示す特定実施例は、＋／−５００ボルトの入力信号を扱
える。
【００２５】図２及び図３は、本発明の他の実施例の回
路図である（図２の回路の後段に図３の回路が接続す
る）。この実施例では、別のＭＯＳＦＥＴ段を付加し
て、取り扱い可能な最大入力電圧を増加している。入力
端子１０は、抵抗器２２と、抵抗器６０及びサーミスタ
６２の並列組み合せとを介して、ダイオード２６のアノ
ード及びｎチャンネルのエンハンスメント・モードＭＯ
ＳＦＥＴ２４のドレインに結合している。ダイオード２
６のカソードは、抵抗器２８の一端に接続しており、こ
の抵抗器の他端は、ＭＯＳＦＥＴ２４のゲートに接続し
ている。また、ＭＯＳＦＥＴ２４のゲートは、バイポー
ラｎｐｎトランジスタ６４のエミッタに結合しており、
このトランジスタのベースは、ＭＯＳＦＥＴ２４のソー
スに接続している。抵抗器３２は、ＭＯＳＦＥＴ２４の
ソースをトランジスタ６４のコレクタに接続する。これ
らコレクタ及び抵抗器の共通接続点を、ｐチャンネルの
エンハンスメント・モードＭＯＳＦＥＴ４４のドレイン
及びダイオード４０のカソードに接続する。ダイオード
４０のアノードは、抵抗器４２を介して、ＭＯＳＦＥＴ
４４のゲート及びｐｎｐバイポーラ・トランジスタ６６
のエミッタに結合する。ＭＯＳＦＥＴ４４のソース及び
トランジスタ６６のベースを共通接続し、抵抗器６８を
介して、トランジスタ６６のコレクタ及びｎチャンネル
のエンハンスメント・モードＭＯＳＦＥＴ７０のドレイ
ンに結合する。ＭＯＳＦＥＴ７０のゲートを、抵抗器７
２を介して、ＭＯＳＦＥＴ２４のゲートに接続する。Ｍ
ＯＳＦＥＴ７０のソースは、ｎｐｎバイポーラ・トラン
ジスタ７４のベースに接続すると共に、抵抗器７６を介
して、トランジスタ７４のコレクタ及びｐチャンネルの
エンハンスメント・モードＭＯＳＦＥＴ７８のドレイン
に接続する。
路図である（図２の回路の後段に図３の回路が接続す
る）。この実施例では、別のＭＯＳＦＥＴ段を付加し
て、取り扱い可能な最大入力電圧を増加している。入力
端子１０は、抵抗器２２と、抵抗器６０及びサーミスタ
６２の並列組み合せとを介して、ダイオード２６のアノ
ード及びｎチャンネルのエンハンスメント・モードＭＯ
ＳＦＥＴ２４のドレインに結合している。ダイオード２
６のカソードは、抵抗器２８の一端に接続しており、こ
の抵抗器の他端は、ＭＯＳＦＥＴ２４のゲートに接続し
ている。また、ＭＯＳＦＥＴ２４のゲートは、バイポー
ラｎｐｎトランジスタ６４のエミッタに結合しており、
このトランジスタのベースは、ＭＯＳＦＥＴ２４のソー
スに接続している。抵抗器３２は、ＭＯＳＦＥＴ２４の
ソースをトランジスタ６４のコレクタに接続する。これ
らコレクタ及び抵抗器の共通接続点を、ｐチャンネルの
エンハンスメント・モードＭＯＳＦＥＴ４４のドレイン
及びダイオード４０のカソードに接続する。ダイオード
４０のアノードは、抵抗器４２を介して、ＭＯＳＦＥＴ
４４のゲート及びｐｎｐバイポーラ・トランジスタ６６
のエミッタに結合する。ＭＯＳＦＥＴ４４のソース及び
トランジスタ６６のベースを共通接続し、抵抗器６８を
介して、トランジスタ６６のコレクタ及びｎチャンネル
のエンハンスメント・モードＭＯＳＦＥＴ７０のドレイ
ンに結合する。ＭＯＳＦＥＴ７０のゲートを、抵抗器７
２を介して、ＭＯＳＦＥＴ２４のゲートに接続する。Ｍ
ＯＳＦＥＴ７０のソースは、ｎｐｎバイポーラ・トラン
ジスタ７４のベースに接続すると共に、抵抗器７６を介
して、トランジスタ７４のコレクタ及びｐチャンネルの
エンハンスメント・モードＭＯＳＦＥＴ７８のドレイン
に接続する。
【００２６】抵抗器８０をＭＯＳＦＥＴ４４のゲート及
びＭＯＳＦＥＴ７８のゲート間に挿入すると共に、ＭＯ
ＳＦＥＴ７８のソースをｐｎｐバイポーラ・トランジス
タ８２のベース及び抵抗器８４の一端に接続する。トラ
ンジスタ８２のエミッタを、ＭＯＳＦＥＴ７８のゲート
に接続すると共に、抵抗器８６を介して、ｐチャンネル
のエンハンスメント・モードＭＯＳＦＥＴ８８のゲート
にも接続する。抵抗器８４の他端は、トランジスタ８２
のコレクタ及びｎチャンネルのエンハンスメント・モー
ドＭＯＳＦＥＴ９０のドレインに接続する。ＭＯＳＦＥ
Ｔ９０のゲートを、抵抗器９２を介してＭＯＳＦＥＴ７
０のゲートに接続すると共に、ｎｐｎバイポーラ・トラ
ンジスタ９４のエミッタに直接接続する。さらに、ＭＯ
ＳＦＥＴ９０のゲートを、抵抗器９６を介して、ｎチャ
ンネルのエンハンスメント・モードＭＯＳＦＥＴ９８の
ゲートに接続する。
びＭＯＳＦＥＴ７８のゲート間に挿入すると共に、ＭＯ
ＳＦＥＴ７８のソースをｐｎｐバイポーラ・トランジス
タ８２のベース及び抵抗器８４の一端に接続する。トラ
ンジスタ８２のエミッタを、ＭＯＳＦＥＴ７８のゲート
に接続すると共に、抵抗器８６を介して、ｐチャンネル
のエンハンスメント・モードＭＯＳＦＥＴ８８のゲート
にも接続する。抵抗器８４の他端は、トランジスタ８２
のコレクタ及びｎチャンネルのエンハンスメント・モー
ドＭＯＳＦＥＴ９０のドレインに接続する。ＭＯＳＦＥ
Ｔ９０のゲートを、抵抗器９２を介してＭＯＳＦＥＴ７
０のゲートに接続すると共に、ｎｐｎバイポーラ・トラ
ンジスタ９４のエミッタに直接接続する。さらに、ＭＯ
ＳＦＥＴ９０のゲートを、抵抗器９６を介して、ｎチャ
ンネルのエンハンスメント・モードＭＯＳＦＥＴ９８の
ゲートに接続する。
【００２７】ＭＯＳＦＥＴ９０のソースをトランジスタ
９４のベース及び抵抗器１００の一端に接続する。この
抵抗器１００の他端は、ＭＯＳＦＥＴ８８のドレイン及
びトランジスタ９４のコレクタに共通接続する。ＭＯＳ
ＦＥＴ８８のソースを、ｐｎｐバイポーラ・トランジス
タ１０２のベースに結合するとともに、抵抗器１０３を
介して、トランジスタ１０２のコレクタ及びＭＯＳＦＥ
Ｔ９８のドレインに結合する。トランジスタ１０２のエ
ミッタ及びＭＯＳＦＥＴ８８のゲートは、抵抗器１０４
を介して、ｎチャンネルのエンハンスメント・モードＭ
ＯＳＦＥＴ１０６のゲートに結合する。このＭＯＳＦＥ
Ｔ１０６のドレインは、ｎｐｎバイポーラ・トランジス
タ１０８のコレクタ及び抵抗器１１０の一端に共通接続
する。抵抗器１１０の他端及びトランジスタ１０８のベ
ースは、ＭＯＳＦＥＴ９８のソースに接続し、ＭＯＳＦ
ＥＴ９８のゲートは、トランジスタ１０８のエミッタに
接続する。
９４のベース及び抵抗器１００の一端に接続する。この
抵抗器１００の他端は、ＭＯＳＦＥＴ８８のドレイン及
びトランジスタ９４のコレクタに共通接続する。ＭＯＳ
ＦＥＴ８８のソースを、ｐｎｐバイポーラ・トランジス
タ１０２のベースに結合するとともに、抵抗器１０３を
介して、トランジスタ１０２のコレクタ及びＭＯＳＦＥ
Ｔ９８のドレインに結合する。トランジスタ１０２のエ
ミッタ及びＭＯＳＦＥＴ８８のゲートは、抵抗器１０４
を介して、ｎチャンネルのエンハンスメント・モードＭ
ＯＳＦＥＴ１０６のゲートに結合する。このＭＯＳＦＥ
Ｔ１０６のドレインは、ｎｐｎバイポーラ・トランジス
タ１０８のコレクタ及び抵抗器１１０の一端に共通接続
する。抵抗器１１０の他端及びトランジスタ１０８のベ
ースは、ＭＯＳＦＥＴ９８のソースに接続し、ＭＯＳＦ
ＥＴ９８のゲートは、トランジスタ１０８のエミッタに
接続する。
【００２８】ＭＯＳＦＥＴ９８のゲートは、更に、クラ
ンプ・ダイオード３４のアノードに接続する。このダイ
オードのカソードには、電圧＋ＶＣを供給する。ＭＯＳ
ＦＥＴ１０６のソースは、ｐｎｐバイポーラ・トランジ
スタ１１２のベース及び抵抗器１１４の一端が接続され
る。一方、この抵抗器の他端、トランジスタ１１２のコ
レクタ及びコンデンサ１１６の一端は、出力端子２０に
接続する。コンデンサ１１６の他端は、抵抗器３６を介
して、ダイオード３４のアノードに結合する。コンデン
サ１１６の他端は、バンド・ギャップ基準素子１２２と
直列となったバンド・ギャップ基準素子１２０のカソー
ドに接続し、バンド・ギャップ素子１２２のアノード
は、出力端子２０に接続する。
ンプ・ダイオード３４のアノードに接続する。このダイ
オードのカソードには、電圧＋ＶＣを供給する。ＭＯＳ
ＦＥＴ１０６のソースは、ｐｎｐバイポーラ・トランジ
スタ１１２のベース及び抵抗器１１４の一端が接続され
る。一方、この抵抗器の他端、トランジスタ１１２のコ
レクタ及びコンデンサ１１６の一端は、出力端子２０に
接続する。コンデンサ１１６の他端は、抵抗器３６を介
して、ダイオード３４のアノードに結合する。コンデン
サ１１６の他端は、バンド・ギャップ基準素子１２２と
直列となったバンド・ギャップ基準素子１２０のカソー
ドに接続し、バンド・ギャップ素子１２２のアノード
は、出力端子２０に接続する。
【００２９】出力端子２０を、クランプ・ダイオード５
６のアノード及びクランプ・ダイオード５８のカソード
に接続する。クランプ・ダイオード５６のカソードに＋
ＶＣを供給すると共に、ダイオード５８のアノードに−
ＶＣを供給する。トランジスタ１１２のエミッタ及びＭ
ＯＳＦＥＴ１０６のゲートをクランプ・ダイオード４６
のカソードに接続する。このダイオード４６のアノード
は、−ＶＣ電圧基準を受ける。抵抗器５２は、光起電力
スタックの負出力端、コンデンサ１２８の一端、及びバ
ンド・ギャップ基準素子１３０をダイオード４６に接続
する。バンド・ギャップ基準素子１３０をバンド・ギャ
ップ基準素子１３２と直列接続して、スタック１２６の
負出力端及び出力端子２０間に挿入する。コンデンサ１
２８は、この直列回路の両端に接続する。光起電力スタ
ック１２６の正出力端は、バンド・ギャップ基準素子１
２０のカソード、抵抗器３６の一端及びコンデンサ１１
６の一端の共通接続点に結合する。
６のアノード及びクランプ・ダイオード５８のカソード
に接続する。クランプ・ダイオード５６のカソードに＋
ＶＣを供給すると共に、ダイオード５８のアノードに−
ＶＣを供給する。トランジスタ１１２のエミッタ及びＭ
ＯＳＦＥＴ１０６のゲートをクランプ・ダイオード４６
のカソードに接続する。このダイオード４６のアノード
は、−ＶＣ電圧基準を受ける。抵抗器５２は、光起電力
スタックの負出力端、コンデンサ１２８の一端、及びバ
ンド・ギャップ基準素子１３０をダイオード４６に接続
する。バンド・ギャップ基準素子１３０をバンド・ギャ
ップ基準素子１３２と直列接続して、スタック１２６の
負出力端及び出力端子２０間に挿入する。コンデンサ１
２８は、この直列回路の両端に接続する。光起電力スタ
ック１２６の正出力端は、バンド・ギャップ基準素子１
２０のカソード、抵抗器３６の一端及びコンデンサ１１
６の一端の共通接続点に結合する。
【００３０】光起電力スタック１２６の内部要素は、光
放射ダイオード、即ち、電圧が供給されると光出力を発
生するダイオードと、この光放射ダイオードからの光
を、光パイプを介して受け、電圧出力を発生する光ダイ
オードとを具えている。光起電力スタック１２６、コン
デンサ１１６、１２８、バンド・ギャップ基準素子１２
０、１２２、１３０、１３２は、図１のフローティング
電圧源３８及び５４に対応する。
放射ダイオード、即ち、電圧が供給されると光出力を発
生するダイオードと、この光放射ダイオードからの光
を、光パイプを介して受け、電圧出力を発生する光ダイ
オードとを具えている。光起電力スタック１２６、コン
デンサ１１６、１２８、バンド・ギャップ基準素子１２
０、１２２、１３０、１３２は、図１のフローティング
電圧源３８及び５４に対応する。
【００３１】図２及び図３の実施例は、図１の実施例と
同様に動作するが、図１の実施例の４倍の入力電圧に耐
えることができる。各ＭＯＳＦＥＴ及びその関連部品が
耐えられる最大電圧は、本実施例において、５００ボル
トである。抵抗器２８、７２、９２及び９６と接続した
ＭＯＳＦＥＴ２４、７０、９０及び９８の組み合せによ
り、正のピーク電圧は約＋２０００ボルトが可能であ
り、抵抗器４２、８０、８６及び１０４に接続したＭＯ
ＳＦＥＴ４４、７８、８８及び１０６により、負のピー
ク電圧は約−２０００ボルトが可能である。
同様に動作するが、図１の実施例の４倍の入力電圧に耐
えることができる。各ＭＯＳＦＥＴ及びその関連部品が
耐えられる最大電圧は、本実施例において、５００ボル
トである。抵抗器２８、７２、９２及び９６と接続した
ＭＯＳＦＥＴ２４、７０、９０及び９８の組み合せによ
り、正のピーク電圧は約＋２０００ボルトが可能であ
り、抵抗器４２、８０、８６及び１０４に接続したＭＯ
ＳＦＥＴ４４、７８、８８及び１０６により、負のピー
ク電圧は約−２０００ボルトが可能である。
【００３２】動作期間中に、入力信号が増加するにつれ
て、ダイオード３４が導通し始めるまで、フローティン
グ電源（好適には５ボルト）が入力電圧の上にフローテ
ィングする。なお、ダイオード３４をオンするのに必要
な入力電圧は、＋ＶＣにダイオード３４の電圧降下を加
算し、フローティング電圧源の値を引いた値である。入
力電圧が更に増加すると、ＭＯＳＦＥＴのゲートの５ボ
ルトが減少し始め、ＭＯＳＦＥＴのオン抵抗が増加し始
める。このゲートの電圧が充分に低下すると、ＭＯＳＦ
ＥＴのインピーダンスが増加して、本質的にＭＯＳＦＥ
Ｔがオフになる。電圧が更に増加すると、ＭＯＳＦＥＴ
９８のゲート及びソース間電圧がほぼ０となり、このＭ
ＯＳＦＥＴは電流を流さない。ＭＯＳＦＥＴ９０、７０
及び２４がＭＯＳＦＥＴ９８と直列に結合しているの
で、これらにも電流が流れない。これらＭＯＳＦＥＴ
は、電流０のソース・フォロアとして動作する。この場
合、各ゲートの電圧は、要素２８、７２、９２及び９６
から成る抵抗器ストリングの分圧器により決まる。過大
電圧の入力信号が供給されると、抵抗器２８、７２、９
２及び９６（又は、負方向電圧に対して抵抗器４２、８
０、８６及び１０４）は、分圧器を構成する。この分圧
器は、４個のＭＯＳＦＥＴのかかる入力電圧を均一に分
圧して、各ＭＯＳＦＥＴは、全入力電圧の４分の１を受
ける。ＭＯＳＦＥＴのストリングを流れる電流は非常に
少ないので、各ＭＯＳＦＥＴのソース電圧は、そのゲー
ト電圧に追従する。これにより、ＭＯＳＦＥＴをオンに
するのに必要なしきい値レベル未満の小さな値に、ゲー
ト及びソース間電圧を維持する。抵抗器２８、７２、９
２及び９６と、抵抗器４２、８０、８６及び１０４は、
過大電圧状態の間、入力電流を制限する。
て、ダイオード３４が導通し始めるまで、フローティン
グ電源（好適には５ボルト）が入力電圧の上にフローテ
ィングする。なお、ダイオード３４をオンするのに必要
な入力電圧は、＋ＶＣにダイオード３４の電圧降下を加
算し、フローティング電圧源の値を引いた値である。入
力電圧が更に増加すると、ＭＯＳＦＥＴのゲートの５ボ
ルトが減少し始め、ＭＯＳＦＥＴのオン抵抗が増加し始
める。このゲートの電圧が充分に低下すると、ＭＯＳＦ
ＥＴのインピーダンスが増加して、本質的にＭＯＳＦＥ
Ｔがオフになる。電圧が更に増加すると、ＭＯＳＦＥＴ
９８のゲート及びソース間電圧がほぼ０となり、このＭ
ＯＳＦＥＴは電流を流さない。ＭＯＳＦＥＴ９０、７０
及び２４がＭＯＳＦＥＴ９８と直列に結合しているの
で、これらにも電流が流れない。これらＭＯＳＦＥＴ
は、電流０のソース・フォロアとして動作する。この場
合、各ゲートの電圧は、要素２８、７２、９２及び９６
から成る抵抗器ストリングの分圧器により決まる。過大
電圧の入力信号が供給されると、抵抗器２８、７２、９
２及び９６（又は、負方向電圧に対して抵抗器４２、８
０、８６及び１０４）は、分圧器を構成する。この分圧
器は、４個のＭＯＳＦＥＴのかかる入力電圧を均一に分
圧して、各ＭＯＳＦＥＴは、全入力電圧の４分の１を受
ける。ＭＯＳＦＥＴのストリングを流れる電流は非常に
少ないので、各ＭＯＳＦＥＴのソース電圧は、そのゲー
ト電圧に追従する。これにより、ＭＯＳＦＥＴをオンに
するのに必要なしきい値レベル未満の小さな値に、ゲー
ト及びソース間電圧を維持する。抵抗器２８、７２、９
２及び９６と、抵抗器４２、８０、８６及び１０４は、
過大電圧状態の間、入力電流を制限する。
【００３３】ＭＯＳＦＥＴのオン抵抗が、温度１度当た
り約１パーセントだけ変化するので、この回路の周波数
応答は、温度に応じて変化する。よって、サーミスタ６
２を抵抗器６０と並列に結合し、この並列回路を、信号
の入力／出力経路と直列接続する。周囲温度が上昇する
と、サーミスタ６２の抵抗が減少して、並列抵抗器対の
総合抵抗値が減少する一方、同時に、各ＭＯＳＦＥＴの
ドレイン及びソース間のインピーダンスが増加する。よ
って、抵抗器２２、抵抗器６０及びサーミスタ６２の組
み合せは、ＭＯＳＦＥＴの抵抗の変化を相殺するように
作用する。同様に、光起電力スタックの温度係数が悪い
ので、バンド・ギャップ基準素子１２０、１２２、１３
０及び１３２を付加して、フローティング電圧源を温度
変化に対して安定させている。コンデンサ１１６及び１
２８は、周波数応答を改善する。
り約１パーセントだけ変化するので、この回路の周波数
応答は、温度に応じて変化する。よって、サーミスタ６
２を抵抗器６０と並列に結合し、この並列回路を、信号
の入力／出力経路と直列接続する。周囲温度が上昇する
と、サーミスタ６２の抵抗が減少して、並列抵抗器対の
総合抵抗値が減少する一方、同時に、各ＭＯＳＦＥＴの
ドレイン及びソース間のインピーダンスが増加する。よ
って、抵抗器２２、抵抗器６０及びサーミスタ６２の組
み合せは、ＭＯＳＦＥＴの抵抗の変化を相殺するように
作用する。同様に、光起電力スタックの温度係数が悪い
ので、バンド・ギャップ基準素子１２０、１２２、１３
０及び１３２を付加して、フローティング電圧源を温度
変化に対して安定させている。コンデンサ１１６及び１
２８は、周波数応答を改善する。
【００３４】図２及び３の実施例は、図１の実施例と同
様に同じ原理で動作する。しかし、トランジスタ６４、
７４、９４、１０８と、６６、８２、１０２、１１２と
は、図１の対応トランジスタ３０と４８とは逆になって
いる点に留意されたい。すなわち、図２及び３のトラン
ジスタのエミッタ及びコレクタは、図１と接続が逆にな
っている。図２及び３では、トランジスタを逆の能動領
域で用いる。すなわち、コレクタをエミッタとして用
い、エミッタをコレクタとして用いて、ベース・エミッ
タ接合をツェナ・ダイオードとして利用できるようにす
る。図２及び３において、逆方向に動作するバイポーラ
・トランジスタは、順方向に動作するときと同じように
動作するが、利得が小さく、ベース・エミッタ・ブレー
クダウン（図２及び３において、実際にはベース・コレ
クタ・ブレークダウン）が低い。ブレークダウン電圧が
ＭＯＳＦＥＴのゲート・ソース・ブレークダウンよりも
低いトランジスタを選択して、ＭＯＳＦＥＴ素子を保護
する。特定の実施例において、トランジスタのブレーク
ダウン電圧は６ボルトであり、一方、ＭＯＳＦＥＴのブ
レークダウン電圧は２０ボルトである。さらに、このよ
うにトランジスタを用いることにより、ツェナ・ダイオ
ードを用いた場合よりも、漏れが小さく、容量も小さく
なる。
様に同じ原理で動作する。しかし、トランジスタ６４、
７４、９４、１０８と、６６、８２、１０２、１１２と
は、図１の対応トランジスタ３０と４８とは逆になって
いる点に留意されたい。すなわち、図２及び３のトラン
ジスタのエミッタ及びコレクタは、図１と接続が逆にな
っている。図２及び３では、トランジスタを逆の能動領
域で用いる。すなわち、コレクタをエミッタとして用
い、エミッタをコレクタとして用いて、ベース・エミッ
タ接合をツェナ・ダイオードとして利用できるようにす
る。図２及び３において、逆方向に動作するバイポーラ
・トランジスタは、順方向に動作するときと同じように
動作するが、利得が小さく、ベース・エミッタ・ブレー
クダウン（図２及び３において、実際にはベース・コレ
クタ・ブレークダウン）が低い。ブレークダウン電圧が
ＭＯＳＦＥＴのゲート・ソース・ブレークダウンよりも
低いトランジスタを選択して、ＭＯＳＦＥＴ素子を保護
する。特定の実施例において、トランジスタのブレーク
ダウン電圧は６ボルトであり、一方、ＭＯＳＦＥＴのブ
レークダウン電圧は２０ボルトである。さらに、このよ
うにトランジスタを用いることにより、ツェナ・ダイオ
ードを用いた場合よりも、漏れが小さく、容量も小さく
なる。
【００３５】好適な実施例において、各ＭＯＳＦＥＴが
５００ボルトに耐えられるので、これらの直列組み合せ
により、連続的な２０００ボルトに耐えられる。ＭＯＳ
ＦＥＴ対の数を増減して、所望の保護範囲を設定でき
る。
５００ボルトに耐えられるので、これらの直列組み合せ
により、連続的な２０００ボルトに耐えられる。ＭＯＳ
ＦＥＴ対の数を増減して、所望の保護範囲を設定でき
る。
【００３６】高電圧ｎチャンネル及びｐチャンネルのデ
プレション・モードＭＯＳＦＥＴを用いた回路では、構
成を簡単にできる。デプレション・モードＭＯＳＦＥＴ
は、通常オンであり、そのゲートに電圧を供給すること
により、これらＭＯＳＦＥＴが非導通状態になる。ＭＯ
ＳＦＥＴをデフォルトの導通状態に維持するのに、バイ
アス電圧を供給する回路は必要ない。さらに別な構成と
しては、過大電圧保護回路のバイポーラ・トランジスタ
をツェナ・ダイオードと交換して、これらツェナ・ダイ
オードを各ＭＯＳＦＥＴのゲート及びソース間に配置し
てもよい。しかし、上述の如く、ツェナ・ダイオードの
漏れ及び容量は、バイポーラ・トランジスタよりも大き
い。
プレション・モードＭＯＳＦＥＴを用いた回路では、構
成を簡単にできる。デプレション・モードＭＯＳＦＥＴ
は、通常オンであり、そのゲートに電圧を供給すること
により、これらＭＯＳＦＥＴが非導通状態になる。ＭＯ
ＳＦＥＴをデフォルトの導通状態に維持するのに、バイ
アス電圧を供給する回路は必要ない。さらに別な構成と
しては、過大電圧保護回路のバイポーラ・トランジスタ
をツェナ・ダイオードと交換して、これらツェナ・ダイ
オードを各ＭＯＳＦＥＴのゲート及びソース間に配置し
てもよい。しかし、上述の如く、ツェナ・ダイオードの
漏れ及び容量は、バイポーラ・トランジスタよりも大き
い。
【００３７】本発明の複数の実施例を図示し説明した
が、本発明の要旨を逸脱することなく、種々の変形及び
変更が可能なことが当業者には明らかであろう。例え
ば、入力端子及び出力端子間に挿入するＭＯＳＦＥＴは
１個として、正及び負の過大電圧の一方のみから、出力
端子に接続される回路を保護してもよい。よって、特許
請求の範囲は、本発明の要旨内のかかる変形及び変更の
総べてを包括する。
が、本発明の要旨を逸脱することなく、種々の変形及び
変更が可能なことが当業者には明らかであろう。例え
ば、入力端子及び出力端子間に挿入するＭＯＳＦＥＴは
１個として、正及び負の過大電圧の一方のみから、出力
端子に接続される回路を保護してもよい。よって、特許
請求の範囲は、本発明の要旨内のかかる変形及び変更の
総べてを包括する。
【００３８】
【発明の効果】上述の如く、本発明によれば、比較的ノ
イズに強く、大きな直流エラー電圧を発生しない過大電
圧保護回路を提供できる。また、関心のある範囲内の信
号に対して、入力端から出力端までのインピーダンス経
路を低くすると共に、大信号に対して高インピーダンス
状態になって、高感度の回路を破損から防ぐことができ
る。さらに、入力電圧範囲を所望に設定できる。
イズに強く、大きな直流エラー電圧を発生しない過大電
圧保護回路を提供できる。また、関心のある範囲内の信
号に対して、入力端から出力端までのインピーダンス経
路を低くすると共に、大信号に対して高インピーダンス
状態になって、高感度の回路を破損から防ぐことができ
る。さらに、入力電圧範囲を所望に設定できる。
【図１】本発明の低インピーダンス過大電圧保護回路の
好適な一実施例の回路図である。
好適な一実施例の回路図である。
【図２】本発明の低インピーダンス過大電圧保護回路の
好適な他の実施例の一部の回路図である。
好適な他の実施例の一部の回路図である。
【図３】本発明の低インピーダンス過大電圧保護回路の
好適な他の実施例の他の部分の回路図である。
好適な他の実施例の他の部分の回路図である。
【図４】従来の低インピーダンス過大電圧保護回路の回
路図である。
路図である。
１０ 入力端子 ２０ 出力端子 ２４、４４ ＭＯＳＦＥＴ ３４、４６ クランプ手段 ３８、５４ フローティング電源
Claims (15)
- 【請求項１】 通常状態で入力信号を出力端子に供給す
る低インピーダンス段と、 高インピーダンス手段と、 上記低インピーダンス段を高インピーダンス段に切り替
える手段と、 上記入力信号を上記高インピーダンス手段に供給する手
段とを具えた低インピーダンス過大電圧保護回路。 - 【請求項２】 直列配置された複数の別の低インピーダ
ンス段を更に具え、該別の低インピーダンス段の１つの
出力信号を次段の入力端に供給し、上記複数の別の低イ
ンピーダンス段がより高い電圧を扱えることを特徴とす
る請求項１の低インピーダンス過大電圧保護回路。 - 【請求項３】 上記低インピーダンス段は、ＭＯＳＦＥ
Ｔを有し、該ＭＯＳＦＥＴのドレインが上記入力信号を
受け、上記ＭＯＳＦＥＴのソースが上記出力端子に結合
したことを特徴とする請求項１の低インピーダンス過大
電圧保護回路。 - 【請求項４】 上記低インピーダンス段を高インピーダ
ンス段に切り替える上記手段は、バイアス手段を具え、
該バイアス手段は、上記入力信号に応答し、過大信号値
に対して、上記ＭＯＳＦＥＴをオフ状態にバイアスする
ことを特徴とする請求項３の低インピーダンス過大電圧
保護回路。 - 【請求項５】 上記低インピーダンス段は、第１及び第
２ＭＯＳＦＥＴを有し、上記第１ＭＯＳＦＥＴのドレイ
ンが上記入力信号を受け、上記第１ＭＯＳＦＥＴのソー
スが上記第２ＭＯＳＦＥＴのドレインに結合し、上記第
２ＭＯＳＦＥＴのソースが上記出力端子に結合している
ことを特徴とする請求項１の低インピーダンス過大電圧
保護回路。 - 【請求項６】 上記低インピーダンス段を高インピーダ
ンス段に切り替える手段は、バイアス手段を有し、該バ
イアス手段は上記入力信号に応答して、正の過大信号値
に対して上記第１ＭＯＳＦＥＴをオフ状態にバイアス
し、負の過大信号値に対して上記第２ＭＯＳＦＥＴをオ
フ状態にバイアスすることを特徴とする請求項５の低イ
ンピーダンス過大電圧保護回路。 - 【請求項７】 入力端子と、 出力端子と、 ドレインが上記入力端子に結合し、ソースが上記出力端
子に結合したＭＯＳＦＥＴと、 該ＭＯＳＦＥＴのドレイン及びゲート間に結合された抵
抗手段と、 該抵抗手段に結合し、上記ＭＯＳＦＥＴを通常の導通状
態にバイアスし、上記ＭＯＳＦＥＴの安定したバイアス
電圧を上記入力端子の所定電圧範囲にわたって維持する
バイアス手段と、 上記ＭＯＳＦＥＴのゲートに結合し、上記入力端子の上
記電圧範囲を越えた入力信号に応答して、上記ＭＯＳＦ
ＥＴのバイアスを切り替え、上記ＭＯＳＦＥＴの導通状
態を変えるクランプ手段とを具えた低インピーダンス過
大電圧保護回路。 - 【請求項８】 高速な立ち上がりの入力信号に応答し
て、上記ＭＯＳＦＥＴのゲート及びソース間の容量を放
電し、上記ＭＯＳＦＥＴを非導通状態に急速に変化させ
る手段を更に具えたことを特徴とする請求項７の低イン
ピーダンス過大電圧保護回路。 - 【請求項９】 上記バイアス手段は、上記回路の出力端
子に対してフローティングした電圧源を有することを特
徴とする請求項７の低インピーダンス過大電圧保護回
路。 - 【請求項１０】 インピーダンスが低く、入力信号を受
けて出力信号を発生し、非導通状態に切り替え可能な第
１コンダクタンス手段と、 インピーダンスが高い第２コンダクタンス手段と、 入力信号の電圧レベルに応答して、上記第１コンダクタ
ンス手段を非導通状態に切り替え、上記入力信号を上記
第２コンダクタンス手段に供給する手段とを具えた低イ
ンピーダンス過大電圧保護回路。 - 【請求項１１】 周囲温度の所定範囲にわたって回路イ
ンピーダンスを一定に維持する温度補償手段を更に具え
た請求項１０の低インピーダンス過大電圧保護回路。 - 【請求項１２】 上記第１コンダクタンス手段は、ＭＯ
ＳＦＥＴを有することを特徴とする請求項１０の低イン
ピーダンス過大電圧保護回路。 - 【請求項１３】 上記ＭＯＳＦＥＴを非導通状態に切り
替える上記手段は、立ち上がり時間が高速の入力信号に
応答して、上記ＭＯＳＦＥＴのゲート及びソース間容量
を急速の放電する手段を有することを特徴とする請求項
１２の低インピーダンス過大電圧保護回路。 - 【請求項１４】 上記ＭＯＳＦＥＴを切り替える上記手
段は、上記ＭＯＳＦＥＴを導通状態にバイアスし、入力
電圧の所定範囲にわたって上記ＭＯＳＦＥＴのバイアス
電圧を安定に維持するバイアス手段を有することを特徴
とする請求項１２の低インピーダンス過大電圧保護回
路。 - 【請求項１５】 上記ＭＯＳＦＥＴを切り替える手段
は、 入力信号電圧に対するフローティング・バイアス電圧を
上記ＭＯＳＦＥＴのゲートに供給するバイアス電圧供給
手段と、 該バイアス供給手段がフローティングする最大値を定め
るバイアス電圧クランプ手段とを有することを特徴とす
る請求項１２の低インピーダンス過大電圧保護回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/646,865 US5196980A (en) | 1991-01-28 | 1991-01-28 | Low impedance, high voltage protection circuit |
| US07/646865 | 1991-01-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0566234A true JPH0566234A (ja) | 1993-03-19 |
| JP2572697B2 JP2572697B2 (ja) | 1997-01-16 |
Family
ID=24594777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4035639A Expired - Fee Related JP2572697B2 (ja) | 1991-01-28 | 1992-01-27 | 低インピーダンス過大電圧保護回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5196980A (ja) |
| EP (1) | EP0497478B1 (ja) |
| JP (1) | JP2572697B2 (ja) |
| CN (1) | CN1030478C (ja) |
| DE (1) | DE69217680T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010197160A (ja) * | 2009-02-24 | 2010-09-09 | Daikin Ind Ltd | 電圧制限回路 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418450A (en) * | 1993-05-03 | 1995-05-23 | John Fluke Mfg. Co., Inc. | Coupling circuit for a measuring instrument |
| US5742463A (en) * | 1993-07-01 | 1998-04-21 | The University Of Queensland | Protection device using field effect transistors |
| FR2707397B1 (fr) * | 1993-07-05 | 1995-08-11 | Itt Composants Instr | Dispositif électronique de protection, notamment pour la protection d'un ohmmètre. |
| US5740213A (en) * | 1994-06-03 | 1998-04-14 | Dreyer; Stephen F. | Differential charge pump based phase locked loop or delay locked loop |
| US5559658A (en) * | 1994-09-06 | 1996-09-24 | Eldec Corporation | Solid-state high voltage crowbar circuit |
| ATE239326T1 (de) * | 1996-02-23 | 2003-05-15 | Carlo Gavazzi Services Ag | Schutzschaltung gegen elektromagnetisches rauschen |
| US6066979A (en) * | 1996-09-23 | 2000-05-23 | Eldec Corporation | Solid-state high voltage linear regulator circuit |
| US5815356A (en) * | 1996-09-26 | 1998-09-29 | Power Micro, Inc. | Integrated transient suppressor |
| US5781390A (en) * | 1996-12-21 | 1998-07-14 | Sgs-Thomson Microelectronics, Inc. | Integrated supply protection |
| US6163445A (en) * | 1999-03-11 | 2000-12-19 | Fluke Corporation | Low-voltage test signal path protection circuit with extended bandwidth, overvoltage and transient protection |
| US6008549A (en) * | 1999-03-19 | 1999-12-28 | Eldec Corporation | Solid-state high voltage switch and switching power supply |
| AUPS045702A0 (en) * | 2002-02-12 | 2002-03-07 | Fultech Pty Ltd | A protection device |
| DE10232941B4 (de) | 2002-07-19 | 2017-07-27 | Continental Automotive Gmbh | KFZ-Bordnetz mit einer Sensor-Schutzschaltung |
| US6970337B2 (en) * | 2003-06-24 | 2005-11-29 | Linear X Systems Inc. | High-voltage low-distortion input protection current limiter |
| US6856522B1 (en) * | 2003-09-13 | 2005-02-15 | Technical Witts, Inc. | Synchronous rectifier gate drive circuits for zero voltage switching power converters |
| US7233174B2 (en) * | 2004-07-19 | 2007-06-19 | Texas Instruments Incorporated | Dual polarity, high input voltage swing comparator using MOS input transistors |
| WO2006053025A2 (en) * | 2004-11-09 | 2006-05-18 | Fultec Semiconductor, Inc. | Apparatus and method for temperature-dependent transient blocking |
| US7369387B2 (en) * | 2004-11-09 | 2008-05-06 | Fultec Semiconductor, Inc. | Apparatus and method for temperature-dependent transient blocking |
| US20060158812A1 (en) * | 2005-01-14 | 2006-07-20 | Harris Richard A | Transient blocking unit having shunt for over-voltage protection |
| FR2886778B1 (fr) * | 2005-06-03 | 2007-09-07 | Schneider Electric Ind Sas | Dispositif de protection contre les surtensions et circuit electronique comportant un tel dispositif |
| US7576962B2 (en) | 2005-06-16 | 2009-08-18 | Bourns, Inc. | Transient blocking apparatus with reset |
| US7515391B2 (en) * | 2005-10-19 | 2009-04-07 | Littlefuse, Inc. | Linear low capacitance overvoltage protection circuit |
| US7751157B2 (en) * | 2006-11-21 | 2010-07-06 | Semiconductor Components Industries, Llc | Protection circuit and method therefor |
| US8120887B2 (en) * | 2007-02-28 | 2012-02-21 | Alpha & Omega Semiconductor, Ltd. | MOS transistor triggered transient voltage suppressor to provide circuit protection at a lower voltage |
| US8169763B2 (en) * | 2008-06-26 | 2012-05-01 | Bourns, Inc. | Transient blocking unit having an enhancement mode device in the primary current path |
| EP2327275B1 (en) * | 2008-08-19 | 2016-02-10 | Nxp B.V. | A surge protection circuit having serially connected series switches |
| EP2632047B1 (de) * | 2012-02-21 | 2014-07-02 | Siemens Aktiengesellschaft | Schutzschaltung und Automatisierungskomponente |
| JP6190204B2 (ja) * | 2012-09-25 | 2017-08-30 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| CN102931627B (zh) * | 2012-10-29 | 2016-06-08 | 华为技术有限公司 | 一种保护电路及保护方法 |
| US10122164B2 (en) * | 2013-05-14 | 2018-11-06 | Mitsubishi Electric Corporation | Protection device and protection method |
| DE102015016091B3 (de) * | 2015-12-11 | 2016-11-17 | Drägerwerk AG & Co. KGaA | Aktive Schutzschaltung für einen Messverstärker in einem Elektrodengürtel für einen elektrischen lmpedanztomographen |
| US10692854B2 (en) | 2017-03-28 | 2020-06-23 | Semtech Corporation | Method and device for electrical overstress and electrostatic discharge protection |
| FR3078593B1 (fr) * | 2018-03-05 | 2020-02-14 | Schneider Electric Industries Sas | Circuit de protection contre les surtensions et appareil electrique comportant au moins un tel circuit de protection |
| US11329481B2 (en) | 2020-05-18 | 2022-05-10 | Littelfuse, Inc. | Current limiting circuit arrangement |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183220A (ja) * | 1990-11-13 | 1992-06-30 | Nec Corp | 保護回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3760228A (en) * | 1972-10-05 | 1973-09-18 | Iwatsu Electric Co Ltd | Protecting circuit |
| US3886379A (en) * | 1972-12-13 | 1975-05-27 | Motorola Inc | Radiation triggered disconnect means |
| US4020395A (en) * | 1975-09-17 | 1977-04-26 | The United States Of America As Represented By The Secretary Of The Army | Transient voltage protection circuit for a DC power supply |
| US4405964A (en) * | 1982-03-29 | 1983-09-20 | Zenith Radio Corporation | Over voltage circuit for a switching regulator power supply |
| US4533970A (en) * | 1983-06-27 | 1985-08-06 | Motorola, Inc. | Series current limiter |
| US4658320A (en) * | 1985-03-08 | 1987-04-14 | Elecspec Corporation | Switch contact arc suppressor |
-
1991
- 1991-01-28 US US07/646,865 patent/US5196980A/en not_active Expired - Lifetime
-
1992
- 1992-01-17 DE DE69217680T patent/DE69217680T2/de not_active Expired - Fee Related
- 1992-01-17 EP EP92300420A patent/EP0497478B1/en not_active Expired - Lifetime
- 1992-01-27 JP JP4035639A patent/JP2572697B2/ja not_active Expired - Fee Related
- 1992-01-28 CN CN92100702.7A patent/CN1030478C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183220A (ja) * | 1990-11-13 | 1992-06-30 | Nec Corp | 保護回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010197160A (ja) * | 2009-02-24 | 2010-09-09 | Daikin Ind Ltd | 電圧制限回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69217680T2 (de) | 1998-05-14 |
| JP2572697B2 (ja) | 1997-01-16 |
| EP0497478B1 (en) | 1997-03-05 |
| CN1063942A (zh) | 1992-08-26 |
| US5196980A (en) | 1993-03-23 |
| DE69217680D1 (de) | 1997-04-10 |
| EP0497478A2 (en) | 1992-08-05 |
| EP0497478A3 (en) | 1993-03-31 |
| CN1030478C (zh) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2572697B2 (ja) | 低インピーダンス過大電圧保護回路 | |
| KR930010102B1 (ko) | 전류 검출 기능 부착 트랜지스터 | |
| US4885484A (en) | Voltage clamped differential to single ended converter circuit | |
| US4581540A (en) | Current overload protected solid state relay | |
| US4730228A (en) | Overtemperature detection of power semiconductor components | |
| US4885477A (en) | Differential amplifier and current sensing circuit including such an amplifier | |
| US5270660A (en) | Electrostatic voltmeter employing high voltage integrated circuit devices | |
| EP0596473A1 (en) | Circuit for monitoring the drain current of a MOSFET | |
| US4763028A (en) | Circuit and method for semiconductor leakage current compensation | |
| EP1028526B1 (en) | Switching device with weak-current detecting function | |
| US5561391A (en) | Clamp circuit and method for detecting an activation of same | |
| US4924344A (en) | Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits | |
| JP2735394B2 (ja) | 温度補償された過負荷トリップレベル半導体リレー | |
| KR950000432B1 (ko) | 트랜지스터 또는 반도체 장치를 시뮬레이팅할 수 있는 회로 및 포락선 검출기 | |
| US3694748A (en) | Peak-to-peak detector | |
| JPS59144208A (ja) | 集積回路の電力素子保護装置 | |
| US3995175A (en) | High impedance voltage probe | |
| US4906834A (en) | Infrared detector circuit having a resistor series connected to the detector to limit the current across the pn junction of the FET | |
| US6201320B1 (en) | Automatic power turn-on circuit for a battery-powered voltage measurement apparatus | |
| US6480038B1 (en) | Bipolar comparator | |
| JPH0327566A (ja) | サージ保護装置 | |
| JPH09213893A (ja) | 半導体装置 | |
| EP0569221A2 (en) | Integrated ultra low leakage high voltage protection circuit | |
| US5606481A (en) | Overvoltage protection for battery powered equipment | |
| JPH05241671A (ja) | 基準電圧発生装置および過電流防止機能付半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |