CN1030478C

CN1030478C - 低阻抗过电压保护电路

Info

Publication number: CN1030478C
Application number: CN92100702.7A
Authority: CN
Inventors: D·B·卡森
Original assignee: JOHN FLUKE Manufacturing Co Ltd
Current assignee: JOHN FLUKE Manufacturing Co Ltd; Fluke Corp
Priority date: 1991-01-28
Filing date: 1992-01-28
Publication date: 1995-12-06
Anticipated expiration: 2007-01-28
Also published as: DE69217680T2; DE69217680D1; US5196980A; EP0497478B1; JP2572697B2; CN1063942A; EP0497478A3; EP0497478A2; JPH0566234A

Abstract

低阻抗过电压保护电路，包括第一MOSFET，其漏极接输入信号，源极接第二MOSFET的漏极，第二MOSFET的源极接输出端。第一和第二MOFET的栅极接相对于输入信号值浮动的电压源，以保持各MOFET的栅极偏置到导通状态。浮动电压源浮动的最大和最小值由箝位二极管和箝位电压源确定。当输入信号超过所要求的正或负最大值时，第一或第二MOFET不再偏置到导通状态，于是相应的MOFET截止，将输入信号通过高阻抗分流，以限制输入电流并从输出端除去输入信号。

Description

本发明涉及电子测量装置的一种低输入阻抗电压保护系统，特别涉及一种输入电压超出要求范围时会转入高阻抗状态的系统。

电压表设计上的一个问题是使电压表的灵敏度和干扰抑制能力保持在容许程度的同时保护电压表线路免受输入过电压，以便精确测量直流和交流信号的电压值。由于电源波动、干扰或测量探针搞错等原因，电压表可能会在测量毫伏级的电压值时稍后在其输入端上又会出现1000伏的信号。低电压测量线路一般是不能在突然出现高电压输入时幸存下来同时保持其电路元件完整无损的。有一种已知的输入电压保护方法是采用一个与输入信号串联的大电阻来限制峰值电流。并在输入信号与正负电压干线之间采用一些箝位二极管来限制峰值输入电压的。虽然这种电路能保护测量装置免受过电压和电流摆动的影响，但却产生了灵敏度和干扰问题。大的输入电阻器不仅给噪音的交叉干扰和产生创造了条件，而且在测量高频交流信号时会产生误差。举例说，一兆欧的电阻器与大约10微微法的杂散电容耦合时会将精确测量值限制到1千赫左右。而且1兆欧的输入电阻还会产生130毫微伏/方根赫（nanovolts/root hertz）的热噪音。来自电压表放大器输入端的偏置电流或来自过电压保护二极管的漏泄电流流经大的输入端电阻器时会产生大的直流误差。因此，最好是在输入端出现高的电压电平时使某一特定电压范围内的信号的低阻抗输入端切换到高阻抗状态。

按照本发明的一个方面的低阻抗过电压保护电路，有一对金属氧化物半导体场效应晶体管（MOSFET），该对晶体管由一对浮动电压源提供偏压，使其在电路输入电压处于所要求的范围内时导通。该MOSFET对串联连接，因而输入信号从第一个MOSFET的漏极端流到源极端，然后从第二个MOSFET的漏极端流到源极端，再流到输出端。一个MOSFET元件系配置得使其在输入电压超出正峰值时进入不导通状态，另一个MOSFET元件则配置得使其在输入值超过负峰值时进入不导通状态。只要输入电压在预定的电压范围内，浮动电压源就保持该对MOSFET处于偏置状态。

各峰值电压电平是通过正负干线电压经一些箝位二极管连接到相应的浮动电压源设定的。各电压源只是向各箝位二极管所设定的电平浮动，而且随着输入信号增加使该浮动电压源达到该设定的电平，这时MOSFET控制极与源极间的电压开始下降，从而使输入电压进一步提高时促使MOSFET停止导通，转入高阻抗状态。保护电路还包括一些快速转换的双极晶体管，这些双极晶体管防止MOSFET因容性放电电荷引起的快速上升时间的输入信号而损坏，因为如果没有这些快速开关的双极晶体管，MOSFET的电容可能会妨碍保护电路及时将大输入电压与电路其余的元件隔离。

按照本发明的另一方面，为提供较高的处理最大电压的能力，可以将一系列MOSFET对和一些阻抗组合起来。可以将任意数量的MOSFET对和一些阻抗组合起来。可以将任意数量的MOSFET对串联连接，各MOSFET对能将最大电压处理能力提高到一定的程度。

本发明的目的是提供一种经改进的低阻抗过电压保护电路。

本发明的另一个目的是提供一种经改进的能相对地免受干扰影响的过电压保护电路。

本发明的又一个目的是提供一种经改进的不致产生大的直流误差电压的过电压保护电路。

本发明还有一个目的是提供这样一种经改进的过电压保护电路，该电路对有关范围的信号能提供从输入到输出的低阻抗通路，且对大信号表现出高阻抗状态，从而防止损及敏感的线路。

本发明的再一个目的是提供一种可改进得使其能隔开（Standoff）任何所要求的范围的最大输入电压的过电压保护电路。

本说明书的总结部分具体指出而且清楚地要求保护的本发明的主题。但要了解本发明的构成和工作方式连同其其它的优点和目的，最好参阅下面结合附图所作的说明;附图中，相同的编号表示相同的元件。

图1 是现有技术的过电压保护电路的原理图。

图2 是本发明的过电压保护电路的原理图。

图3 是本发明过电压保护电路第二实施例的原理图。

现在参看图1的现有技术的过电压保护电路的原理图。在输入端10的输入信号通过输入电阻器12加到二极管14的阴极和二极管16的阳极。二极管14阳极上供有电压-V箝位，同时二极管16的阴极上供有电压+V箝位。电路输出端20从电阻器12与输入端相对的另一端引出。电阻器12用以限制峰值电流，两个二极管则用以限制峰值电压。

正常工作时，输入信号从输入端10传到输出端20，使电流减少了正比电阻器12电阻值的电流量。输出线路20上的电压值在+V箝位与-V箝位之间（例如，-V箝位≤V输出≤+V箝位）时，来自电阻器12的电流不流经二极管14和二极管16。若输出线路20上的电压值减去二极管16两端的电压大于+V箝位，二极管16就处于正向偏置状态，于是开始在正向偏置区导通，同时电压只要稍微增加，流经二极管16的电流就大增。这一下将输出线路20上的正电压限制（箝位）到+V箝位加二极管16两端的电压降。与此类似，若线路20上的输出电压减去二极管14两端的电压降小-于-V箝位，则二极管14处于正偏置状态，电流就可以从-V箝位流到输出线路20上。流经线路20的电流增加时，二极管14两端的电压保持不变，对输出电压值起箝位作用。+V箝位与-V箝位的值是根据连接到输出线路 20的测量电路的要求选取的，使输出线路20上的最大电压值不致损及接收输出信号的各元件。

上述方法的一个缺点是噪音：输入电阻器12的电阻值越大，可能产生的噪音量就越大。输入电阻大还会招来来自附近诸如变压器、显示装置或数字电路之类的干扰源的交叉干扰。这种过电压保护电路的另一个缺点是直流误差：来自放大器接收输出端20的偏置电流或来自二极管14和16的漏泄电流会流经大的输入电阻，产生误差电压。例如，额定偏置电流为175微微安的输入放大器会在一个1兆欧的电阻器两端产生175微伏的电压降。若所要求的测试分解力为1微伏，则这个误差电压是不能容许的。测量交流信号时，图1的输入保护线路还可能产生另一个问题：由于大的输入电阻上耦合有杂散电容，在高频情况下会产生测量误差。举例说，若杂散电容为10微微法，则1兆欧的输入电阻会将精确测量值限制到1千赫左右。

图2是本发明过电压保护电路的原理图。端子10处的输入信号经电阻器22连接到n沟道增强型MOSFET 24的漏极和二极管26的阳极。二极管26的阴极经电阻器28连接到双极npn晶体管30的集电极，并连接到MOSFET 24的栅极上，双极npn晶体管30的基极接MOSFET 24的源极，并通过电阻器32连接到晶体管30的发射极上。MOSFET 24的栅极又连接到箝位二极管34的阳极，且通过电阻器36连接到电压源38的正节点上。电压源38提供一个VS1的电位，其负端子连接输出信号线路20。二极管34的阴极加有一个其值为+V箝位的电压。

晶体管30的基极与MOSFET 24的源极的接点连接到二极管40的阴极，二极管40的阳极则通过电阻器42连接到P沟道增强型MOSFET 44的栅极。MOSFET 44的漏极与晶体管30的发射极有一个公共连接点。箝位二极管46的阴极连接MOSFET 44的栅极，阳极加有其值为-V箝位的电压。pnp双极晶体管48的集电极与MOSFET 44的栅极连接在一起，晶体管48的基极则连接MOSFET 44的源极。晶体管48的发射极连接到输出信号线路上，并通过电阻器50接到自己的基极上。电阻器52安插在MOSFET 44的栅极与电压源54的负节点之间，电压源54的正端子则连接到输出信号线路上。电压源54提供其值为VS2的电压。箝位二极管56的阳极和箝位二极管58的阴极分别连接输出信号线路，二极管56的阴极接+V箝位，二极管58的阳极接-V箝位。信号输出从线路20引出。

工作时，MOSFET 24和MOSFET 44由电压源38和54提供偏压（VS1和VS2以5.1伏为宜），以便在正常情况下处于导通状态。这样，在预定电压范围的输入信号经电阻器22、MOSFET 24、电阻器32、MOSFET 44和电阻器50传送，从而出现在输出线路20上。输出线路20连接到可能对高压电平敏感的任何电气系统或测量线路上。采用TO-92 500V MOSFET（对于n沟道器件，“导通”状态下的漏极至源极的阻抗约为35欧，对于p沟道器件，“导通”状态下的漏极至源极的阻抗约为70欧）时，从输入线路10至输出线路20的总输入阻抗等于R22+35欧+R32+70欧+R50。一般说来，R22为200欧，R32与R50为10欧，因而输入阻抗为325欧。这样就大大地减少了通常与大输入阻抗有关的噪音和频率问题。输入信号开始往正的方向上升时，线路20上的电压也增加，这时电压源38随输出电压的升高而浮动。MOSFET 24的栅极保持相对于输出电压的上升（和MOSFET 24的源极）较正的值，使MOSFET 24保持导通状态。但上升中的电压受到电压源+V箝位的限制。随着电压的不断上升，二极管34进入正向偏置状态，于是开始导通，防止了电压源38进一步超出输出信号浮动。一般的+V箝位为9.1伏，输入信号值一旦等于V箝位-VS1（或9.1伏-5.1伏＝4伏），箝位二极管就开始导通，将MOSFET 24的栅极处的电压箝位到+V箝位。随着输入信号的不断增加，MOSFET 24的栅极保持在+V箝位上，于是栅极至源极的电压差开始降到5伏以下。栅极电压下降时，漏极至源极的阻抗开始增加，而当栅极至源极的电压趋近于零时，MOSFET 24最终进入截止状态。源极与栅极之间的电位差不足时，MOSFET 24是不会被偏置得导通起来的，而由于实际上从输出节点除去了信号从而避免损及连接到输出节点的各电路，因而切断了输入信号去输出节点的低阻抗的通路。

同样，如果往输入线路10上加上大的负输入信号，MOSFET 44会截止。随着输入端（因而输出端）变得越来越负，电压源54随输入端浮动得更低，使MOSFET 44的栅极上的VS2伏偏压保持低于输出信号。但箝位二极管46使浮动电压源54处在一个较低的范围，因而输出端20上的信号一旦等于-V箝位-VS2，二极管46就导通，将栅极箝位在-V箝位上。随着输入信号在负方向上增加，MOSFET 44上的栅极电压相对于源极电压趋近于零，于是栅极至源极的电压最终低得足以使MOSFET 44截止。

二极管56和58的作用与结合图1说明的箝位二极管的作用类似。在电路处于截止过程的一个短时间期间以及在此之后，二极管58和58将输出电压限制到±V箝位的范围，避免损及与线路20相连接的仪表。

双极晶体管30和48对具有快速上升时间的输入信号起保护作用。MOSFET 24和48的栅源电容相当大，约为60微微法，要使这个电容放电并使MOSFET截止需要相当的时间。输入电压大时，这段时间足以使大输入电压破坏各MOSFET以及输出端20后面的线路。因此采用双极晶体管30和48以便使保持各MOSFET处于偏置状态的容性电压快速放电。在输入信号正向快速上升的情况下，最终总要截止的MOSFET 24仍然处于偏置状态。但流经电阻器32的足够大电流产生足以使晶体管30导通的电压降（以0.7伏为宜）。晶体管30一经进入导通状态就快速将MOSFET 24上的栅极电容放电，从而使该MOSFET截止。同样，峰值为负时，流经电阻器50的电流使晶体管48导通，使MOSFET 44的栅极电容放电，并使该MOSFET快速截止。双极晶体管除通过使栅源电容放电起电流限制作用之外，由于其击穿电压低于MOSFET的，因而还对MOSFET栅极/源极起保护作用。

当输入电压超过V箝位（把二极管26和34也考虑进去时还加上二极管电压降）时，MOSFET 24截止，于是输入信号流经二极管26、电阻器28和二极管34。电阻器28较大，它起限制输入电流的作用。MOSFET 24的栅极保持在+V箝位上。输入信号一下降到+V箝位以下，二极管34和26停止导通，于是浮动电压源38开始使MOSFET 24的栅极重新充电。由于电阻器28和36较大（分别以660千欧和1.2兆欧为宜），栅极慢慢重新充电。栅极充分重新充电后，MOSFET再次开始导通，输入信号又可以传到输出端。

输入信号低于-V箝位时，MOSFET 44以类似的方式起作用，这时信号流经二极管40、电阻器42和二极管46。输入信号上升到-V箝位以上时，浮动电压源54使栅极通过电阻器52重新充电。

栅极缓慢重新充电和由此引起的MOSFET慢慢恢复导通状态有这样的好处，即加上大幅度的高频正弦波等会促使电路快速断开，但不会使电路象断开时那么快地重新导通。因此，电路在加高频波的过程中仍然处于不导通状态，而不是随输入信号变化快速断、通。电路快速放电、缓慢充电的特点有这样的好处：高频输入信号会保持电路处于断开状态，限制引出的电流量。限制电流是为了防止已超过其源电流极限值的输入信号源断路。输入信号无论是高频的还是低频的，电路所引出的电流大致相同。

采用浮动电压源38和54就可以通过稳定各MOSFET的偏压提高测量的精确度。MOSFET“导通”电阻可能会随栅极电压的波动而变化，但通过浮置MOSFET的偏压，信号的波动不会影响电路阻抗。MOSFET除提供低阻抗外，在“导通”状态时呈纯阻性，提供了得以高度精确测定直流信号的线性电阻。图2的具体实施例能处理±500伏的输入信号。

现在参看图3，这是本发明的另一个实施例的原理图，图中增设了一些附加的MOSFET级以提高最大输入电压的处理能力。输入端子10通过与并联连接的电阻器60和热敏电阻62串联连接的电阻器22连接到二极管26的阳极，并连接到n沟道增强型MOSFET 24的漏极上。二极管26的阴极连接电阻器28，电阻器28的另一端连接MOSFET24的栅极。MOSFET 24的栅极还连接双极npn晶体管64的发射极，晶体管64的基极连接MOSFET 24的源极。电阻器32将该MOSFET的源极接到晶体管64的集电极。该集电极-电阻器接点还与P沟道增强型MOSFET 44的漏极以及二极管40的阴极连接在一起。该二极管的阳极经电阻器42连接MOSFET 44的栅极并连接pnp双极晶体管66的发射极。MOSFET 44的源极和晶体管66的基极连接起来，然后通过电阻器68连接晶体管66的集电极和n沟道增强型MOSFET 70的漏极。MOSFET 70的栅极端经电阻器72接MOSFET 24的栅极。MOSFET 70的源极端连接npn双极晶体管74的基极，并通过电阻器76接晶体管74的集电极以及P沟道增强型MOSFET 78的漏极端。

电阻器80安插在MOSFET 44的栅极与MOSFET 78的栅极之间，MOSEFT78的源极端则连接pnp双极晶体管82的基极和电阻器84的一个端子。晶体管82的发射极连接MOSFET 78的栅极，并通过电阻器86连接P沟道增强型MOSFET 88的栅极。电阻器84的另一端子连接晶体管82的集电极以及n沟道增强型MOSFET 90的漏极。MOSFET 90的栅极经电阻器92连接MOSFET 70的栅极，同时连接npn双极晶体管94的发射极，并通过电阻器96连接n沟道增强型MSFET 98的栅极。

MOSFET 90的源极端连接晶体管94的基极，并连接电阻器100的一个端子，电阻器100的另一端子则与MOSFET 88的漏极以及晶体管94的集电极共同连接在一起。MOSFET 88的源极连接pnp双极晶体管102的基极，并经电阻器103连接晶体管102的集电极以及MOSFET 98的漏极。晶体管102的发射极和MOSFET 88的栅极通过电阻器104连接n沟道增强型MOSFET 106的栅极端，MOSFET 106的漏极端则与npn双极晶体管108连同电阻器110的一个端子连接在一起。电阻器110的另一端子和晶体管108的基极连接MOSFET98的源极，MOSFET 98的栅极连接晶体管108的发射极。

MOSFET 98的栅极还连接箝位二极管34的阳极，二极管34的阴极上供有电压+V箝位。MOSFET 106的源极接受pnp双极晶体管112基极的引线以及电阻器114的一个端子。电阻器114的另一端子、晶体管112的集电极和电容器16的一个端子连接输出端子20。电容器116的另一端子经电阻器36接二极管34的阳极。最后提到的电容器116的端子还连接与带隙基准（band gap reference）122串联的带隙基准120的阴极，带隙基准122的阳极连接输出端20。

输出端子20连接箝位二极管56的阳极，并连接箝位二极管58的阴极，箝位二极管56的阴极接+V箝位，同时二极管58的阳极接受-V箝位。晶体管112的发射极和MOSFET 106的栅极连接箝位二极管46的阴极，箝位二极管46的阳极接受-V箝位电压基准。电阻器52将光生伏打电池组126与电容器128的一个端子和带隙基准130的阳极连接在一起的负输出端连接到二极管46的阴极，串联连接的带隙基准130和132安插在电池组126的负输出端与输出端子20之间。电容器128并接到最后提到的串联电路两端。光生伏打电池组的正端子供电给将带隙基准120的阴极、电阻器36的一个引线和电容器116的一个端子连接在一起的节点。

光生伏打电池组的内部元件包括一个发光二极管或一些二极管，这些二极管被供以电源电压时产生通过光导管传送到光电二极管的光输出，以产生电压输出。光生伏打电池组126、电容器116和128以及带隙基准120、122、130和132相当于图2的浮动电压源38和54。

图3的实施例按图2实施例类似的方式工作，但能承受4倍图2实施例的输入电压。各MOSFET及其有关元件所能承受的最大电压，在本发明实例中为500伏。MOSFET 24、70、90和98与电阻器28、72、92和 96连接在一起形成的组合件能承受大约+2000伏的正峰值电压，MOSFET44、78、88和106与电阻器42、80、86和104连接在一起形成的组合件能承受-2000伏的负峰值电压。

输入信号在工作过程中增加时，浮动电压源（以5伏为宜）在输入电压的上面浮动，直到二极管34开始导通为止，使二极管34导通的输入电压为+V箝位加二极管34两端的电压降减去浮动电压源值。输入电压进一步增加时，各MOSF栅极上的5伏电压开始下降，同时MOSFET的“导通”电阻开始增加。随着各栅极电压充分下降，MOSFET的阻抗增加，实质上使各MOSFET截止。电压进一步增加时，MOSFET 98的栅极对源极的电压基本上为零，因而MOSFET 98没有电流流过，由于MOSFETT 90、70和24与MOSFET 98串联连接，因而也没有电流流过这些MOSFET。各MOSFET起电流等于零的源极输出器作用，在这种情况下，各栅极上的电压这时取决于由元件28、72、92和96组成的电阻器串的各部分的电压。当输入信号以过电压的形式出现时，电阻器28、72、92和96（或对于往负方向增加电压的电阻器42、80、86和104）形成将输入电压均匀分给四个MOSFET的分压器，给各MOSFET提供四分之一总输入电压。鉴于流过MOSFET串的电流非常小，各MOSFET上的源极电压会追随其相应栅极电压。这会促使栅极至源极电压的值仍然小，小于MOSFET导通所需要的阈值电平。电阻器28、72、92、96以及电阻器42、80、86和104在过电压情况下起限制输入电流的作用。

由于各MOSFET的“导通”电阻每一度的变化值约为1%，因而电路的频率响应会随温度而变化。因此，给电阻器60并联一个热敏电阻62，再将此电路与信号的输入/输出通路串联起来。环境温度上升时，热敏电阻器62的电阻下降，使并联电阻器对的总电阻减小，同时各MOSFET的漏极至源极阻抗增加。这样，电阻器22、电阻器60和热敏电阻62结合起来具有抵消MOSFET电阻中的变化的作用，同样，光生伏打电池组的温度系数可能很差，因此加设了带隙基准120、122、130和132，给温度变化时提供了稳定的浮动电压源。电容器116和128则使频率响应正常。

图3的实施例按图2实施例的同样原理工作。但应该指出的是，晶体管64、74、94、108和66、82、102、112与它们在图2中的相应部分30和48颠倒，即各晶体管的发射极和集电极在图3中的接法与按照图2上应有的接法相反。图3中的各晶体管在它们的反向非饱和区（reverse active region）使用，各集电极用作发射极，各发射极用作集电极，因而可以用基极/发射极结作为齐纳二极管。双极晶体管如图3中那样反向工作时其工作方式与正向工作时一样，但增益较小，基极-发射机击穿电压（实际上是图3中的基极-集电极击穿电压）较低。这些晶体管都选择得使其击穿电压小于各MOSFET的栅-源击穿电压，以保护MOSFET器件。在特定的实施例中，各晶体管的击穿电压为6伏，而各MOSFET的击穿电压为20伏。另外，以这种方式使用晶体管，其漏电和电容都比采用齐纳二极管时小。

鉴于在一个最佳实施例中，每个MOSFET能隔开（standoff）500伏电压，因此将它们串联连接能连续隔离2000伏电压。为提供所要求的任何保护范围，可以增加或减少MOSFET对的数目。

采用高压n沟道和P沟道耗尽型MOSFET可以简化电路。这些耗尽型MOSFET在正常情况下是导通的，往其栅极上加电压即可使这些MOSFET进入不导通状态。不需要偏压供应电路来保持MOSFET处于误导通状态（default conductive state）。作为另一种选择方案，过电压保护电路中的各双极晶体管可以用安置在各MOSFET的栅极与源极之间的齐纳二极管代替。但如上所述，齐纳二极管的漏电和电容都比双极晶体管大。

尽管到此为止已列举了本发明的多个实施例并对它们进行了说明，但熟悉本技术领域的技术人员都知道，在不脱离本发明更宽广的各方面的精神实质的前提下，是可以对上述实施例进行多种变化和修改的。因而本发明说明书所附的权利要求书即旨在将这些变化和修改都包括进去，因为这些变化和修改均属于本发明的精神实质和范围。

Claims

1、一种低阻抗过电压保护电路，其特征在于，它包括：

一个低阻抗级，用以在正常情况下将来自输入端的输入信号耦合到输出端子上，所述低阻抗级有一控制端子；

高阻抗装置，与所述低阻抗级的输入并联配置；

箝位装置，与所述控制端子相耦合及响应输入信号，用以当所述输入信号超过预定电压范围时改变所述低阻抗级的导通状态，使得所述输入信号经过所述高阻抗装置而与所述低阻抗级旁路。

2、根据权利要求1的电路，其特征在于，所述电路还包括多个附加的低阻抗级，所述各低阻抗级串联配置，其中一些所述低阻抗级的输出端给以后各级提供输入，所述多个低阻抗级提供较高的电压处理能力。

3、根据权利要求1的电路，其特征在于，所述低阻抗级包括MOSFET，该MOSFET的漏极端子接受所述输入信号，该MOSFET的源极端子耦接所述输出端子。

4、根据权利要求3的电路，其特征在于，所述将低阻抗级切换成高阻抗状态的装置包括偏置装置，该偏置装置响应所述输入信号将所述MOSFET在信号超过一定的信号值时偏置成截止状态。

5、根据权利要求1电路，其特征在于，所述低阻级包括第一MOSFET和第二MOSFET，所述第一MOSFET的漏极端子接受所述输入信号，所述第一MOSFET的源极端子耦接所述第二MOSFET的漏极端子，所述第二MOSFET的源极端子耦接所述输出端子。

6、根据权利要求5的电路，其特征在于，所述将所述低阻抗级切换成高阻抗状态的装置包括偏置装置，所述偏置装置响应所述输入信号在正信号超过一定值时偏置所述第一MOSFET，使其进入截止状态，并在负信号超过一定值时偏置所述第二MOSFET，使其进入截止状态。

7、一种低阻抗过电压保护电路，具有输入端子和输出端子;

其特征在于，所述保护电路包括，

MOSFET，其漏极耦接所述输入端子，其源极耦接成为所述输出端子提供信号;

电阻装置，耦接在所述MOSFET的漏极与栅极之间;

偏置装置，耦接所述电阻装置和输出端子，用以将所述MOSFET偏置成正常导通的状态，并在所述输入端子的一定电压范围内使所述MOSFET上的偏压保持稳定;和

二极管箝位装置，耦接所述MOSFET的栅极，用以响应超过所述输入端的所述电压范围的输入信号改变所述MOSFET上的偏压，从而改变所述MOSFET的导通状态。

8、根据权利要求7的电路，其特征在于，它还包括放电装置，用以响应快速上升的输入信号使MOSFET的栅源电容放电，从而能使MOSFET快速转入不导通状态。

9、根据权利要求7所述的电路，其特征在于，所述偏置装置包括一个相对于所述电路的输出端子浮动的电压源。

10、一种低阻抗过电压保护电路，具有输入端子和输出端子，其特征在于，所述保护电路包括：

第一导纳装置，有一个低阻抗，并接受来自输入端子的输入信号，用以在输出端子上提供输出信号，所述第一导纳装置能切换到不导通状态;

第二导纳装置，有一个高阻抗;且与所述第一导纳装置并联地配置;以及

箝位装置，用以将所述第一导纳装置切换到不导通状态，从而将所述输入信号加到所述第二导纳装置上，所述箝位装置响应超过预定箝位电平的输入信号的电压电平。

11、根据权利要求10的电路，其特征在于，它还包括温度补偿装置，用以在环境温度的一定范围内保持电路的阻抗恒定。

12、根据权利要求10所述的电路，其特征在于，所述第一导纳装置包括MOSFET。

13、根据权利要求12的电路，其特征在于，所述将所述MOSFET切换成不导通状态的箝位装置包括放电装置，用以响应快速上升时间的输入信号将所述MOSFET的栅-源电容快速放电。

14、根据权利要求12的电路，其特征在于，所述将所述MOSFET进行切换的箝位装置包括偏置装置，用以将所述MOSFET偏置到导通状态，并用以在输入电压的一定范围内将所述MOSFET上的偏压保持稳定。

15、根据权利要求12的电路，其特征在于，所述切换所述MOSFET的箝位装置包括：

偏压源装置，该偏压源装置给所述MOSFET的栅极端子提供相对于输入信号电压电平的浮动偏压;和

偏压箝位装置，用以确定所述偏压浮动的最大值。