JPH0564545B2 - - Google Patents
Info
- Publication number
- JPH0564545B2 JPH0564545B2 JP60023334A JP2333485A JPH0564545B2 JP H0564545 B2 JPH0564545 B2 JP H0564545B2 JP 60023334 A JP60023334 A JP 60023334A JP 2333485 A JP2333485 A JP 2333485A JP H0564545 B2 JPH0564545 B2 JP H0564545B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- collector
- electrostatic induction
- extinguishing element
- induction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006698 induction Effects 0.000 claims description 48
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
Landscapes
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は静電誘導形自己消弧素子を安全に駆動
する駆動回路に関するもので、特に電源装置にお
いて使用されるものである。
する駆動回路に関するもので、特に電源装置にお
いて使用されるものである。
直流−交流または交流−直流の電力変換装置と
して静電誘導形自己消弧素子を用いたものが知ら
れている。この静電誘導形自己消弧素子としては
GE社のIGT（Insulated Gate Transistor）が知
られており、例えば“Application of Insulated
Gate Transistors”（Factory Electronics 1983）
に詳しく紹介されている。該文献に記載された典
型的なGE社の品番D94FQ1（18A、400V）および
FRI（18A、500V）についてゲート電圧VGE、コ
レクタ電圧VCE、コレクタ電流ICの相関関係を示
す第７図によればゲート電圧VGEが低い範囲では
トランジスタに近い定電流特性を示す一方で、ゲ
ート電圧VGEが高くなるとサイリスタに近い低い
電圧降下を示す、トランジスタとサイリスタの中
間的特性を有していることがわかる。
して静電誘導形自己消弧素子を用いたものが知ら
れている。この静電誘導形自己消弧素子としては
GE社のIGT（Insulated Gate Transistor）が知
られており、例えば“Application of Insulated
Gate Transistors”（Factory Electronics 1983）
に詳しく紹介されている。該文献に記載された典
型的なGE社の品番D94FQ1（18A、400V）および
FRI（18A、500V）についてゲート電圧VGE、コ
レクタ電圧VCE、コレクタ電流ICの相関関係を示
す第７図によればゲート電圧VGEが低い範囲では
トランジスタに近い定電流特性を示す一方で、ゲ
ート電圧VGEが高くなるとサイリスタに近い低い
電圧降下を示す、トランジスタとサイリスタの中
間的特性を有していることがわかる。
また、第８図は第７図に示した静電誘導形自己
消弧素子素子の安全動作領域（SOA）を示すも
ので、例えばゲート、エミツタ間抵抗RGEが5kΩ
の場合には20A以下のコレクタ電流に制限すれば
常に安全に運転できることを示している。
消弧素子素子の安全動作領域（SOA）を示すも
ので、例えばゲート、エミツタ間抵抗RGEが5kΩ
の場合には20A以下のコレクタ電流に制限すれば
常に安全に運転できることを示している。
しかし、定格最大電流以上の電流をターンオフ
しようとする、いわゆるラツチアツプが生じ、ゲ
ート電圧VGEを０にしてコレクタ電流ICを０にで
きなくなる上、素子内の電流密度が高まつて素子
の劣化が生じる。したがつて、静電誘導形自己消
弧素子の駆動にあたつては安全動作領域を越えた
使用を避けることが必要である。
しようとする、いわゆるラツチアツプが生じ、ゲ
ート電圧VGEを０にしてコレクタ電流ICを０にで
きなくなる上、素子内の電流密度が高まつて素子
の劣化が生じる。したがつて、静電誘導形自己消
弧素子の駆動にあたつては安全動作領域を越えた
使用を避けることが必要である。
第９図に従来使用されている静電誘導形自己消
弧素子のゲート駆動回路を示す。これによれば、
直流電源１の正極に負荷２を介して静電誘導形自
己消弧素子３のコレクタが、負極にエミツタがそ
れぞれ接続されるとともに、直流電源１と負極を
共通接続したゲート用電源４の正極は抵抗５を介
してNPNトランジスタ６のコレクタに接続され
ている。増幅用のNPNトランジスタ６とPNPト
ランジスタ７とはコンプリメンタリ接続されてお
り、そのベース共通接続点には駆動信号Vsが入
力され、トランジスタ６および７のエミツタ共通
接続点には並列接続された抵抗８およびダイオー
ド９を介して静電誘導形自己消弧素子３のゲート
が接続されている。
弧素子のゲート駆動回路を示す。これによれば、
直流電源１の正極に負荷２を介して静電誘導形自
己消弧素子３のコレクタが、負極にエミツタがそ
れぞれ接続されるとともに、直流電源１と負極を
共通接続したゲート用電源４の正極は抵抗５を介
してNPNトランジスタ６のコレクタに接続され
ている。増幅用のNPNトランジスタ６とPNPト
ランジスタ７とはコンプリメンタリ接続されてお
り、そのベース共通接続点には駆動信号Vsが入
力され、トランジスタ６および７のエミツタ共通
接続点には並列接続された抵抗８およびダイオー
ド９を介して静電誘導形自己消弧素子３のゲート
が接続されている。
この回路においては、駆動信号Vsがオンとな
つたときは、電源４の電圧がトランジスタ６およ
びダイオード９を介して静電誘導形自己消弧素子
３のゲートに迅速に印加され、駆動信号Vsがオ
フとなつたときはゲートは抵抗８とトランジスタ
７を通じて静電誘導形自己消弧素子３のエミツタ
と短絡され、ゲート電位は低下する。このときの
抵抗８は第８図におけるRGEに相当するものであ
り、この抵抗値の大きさによつて最大コレクタ電
流が制限を受ける場合もある。
つたときは、電源４の電圧がトランジスタ６およ
びダイオード９を介して静電誘導形自己消弧素子
３のゲートに迅速に印加され、駆動信号Vsがオ
フとなつたときはゲートは抵抗８とトランジスタ
７を通じて静電誘導形自己消弧素子３のエミツタ
と短絡され、ゲート電位は低下する。このときの
抵抗８は第８図におけるRGEに相当するものであ
り、この抵抗値の大きさによつて最大コレクタ電
流が制限を受ける場合もある。
しかしながら、このような駆動回路では静電誘
導形自己消弧素子のゲート電圧は固定電位のゲー
ト用電源４により定まる一定値であるため、静電
誘導形自己消弧素子の特徴を有効に発揮できない
という問題がある。
導形自己消弧素子のゲート電圧は固定電位のゲー
ト用電源４により定まる一定値であるため、静電
誘導形自己消弧素子の特徴を有効に発揮できない
という問題がある。
すなわち、第９図の回路においてVGE＝20Vと
すれば電圧降下は低くなるが、負荷側で事故が発
生したときにはコレクタ電流は100A以上となつ
て第８図に示す安全動作領域を外れるため素子は
劣化する。また、素子の劣化が発生しないように
最大コレクタ電流を常に20A以下とするためには
第７図からVGEを8Vに制限する必要があるが、静
電誘導形自己消弧素子がオンとなつたときのコレ
クタ電流を10Aとすればゲート、コレクタ間の電
圧降下はVGE＝20Vのときに比べ30％程度大きく、
コレクタ電流15Aでは約５倍の大きさとなつて損
失が著しく増大するという問題がある。
すれば電圧降下は低くなるが、負荷側で事故が発
生したときにはコレクタ電流は100A以上となつ
て第８図に示す安全動作領域を外れるため素子は
劣化する。また、素子の劣化が発生しないように
最大コレクタ電流を常に20A以下とするためには
第７図からVGEを8Vに制限する必要があるが、静
電誘導形自己消弧素子がオンとなつたときのコレ
クタ電流を10Aとすればゲート、コレクタ間の電
圧降下はVGE＝20Vのときに比べ30％程度大きく、
コレクタ電流15Aでは約５倍の大きさとなつて損
失が著しく増大するという問題がある。
本発明はこのような問題を解決するためなされ
たもので、最大コレクタ電流を安全動作領域内に
保ち、また損失を減少させることのできる静電誘
導形自己消弧素子の駆動回路を提供することを目
的とする。
たもので、最大コレクタ電流を安全動作領域内に
保ち、また損失を減少させることのできる静電誘
導形自己消弧素子の駆動回路を提供することを目
的とする。
（発明の概要）
上記目的を達成するため、本発明によれば、ゲ
ート電圧に応じてコレクタ電流が変化する静電誘
導形自己消弧素子の駆動回路において、前記静電
誘導形自己消弧素子のコレクタ・エミツタ間の電
圧に比例した電圧を発生する電圧検出手段と、前
記コレクタ・エミツタ間の電圧が制御開始電圧を
超え制御上限電圧までの範囲では、前記電圧検出
手段の検出電圧に比例した電流をゲート電圧発生
部のバイパス経路に流すことにより、コレクタ・
エミツタ間の電圧が上昇するとともにゲート電圧
を低下させてコレクタ電流を許容コレクタ電流値
以下とし、前記コレクタ・エミツタ間の電圧が制
御上限電圧を超える範囲では、前記バイパス経路
に流す電流を一定の下限値にすることにより得ら
れる一定の下限ゲート電圧により前記コレクタ電
流を一定の下限値に維持するゲート電圧制御手段
とを備えたことを特徴とするものである。
ート電圧に応じてコレクタ電流が変化する静電誘
導形自己消弧素子の駆動回路において、前記静電
誘導形自己消弧素子のコレクタ・エミツタ間の電
圧に比例した電圧を発生する電圧検出手段と、前
記コレクタ・エミツタ間の電圧が制御開始電圧を
超え制御上限電圧までの範囲では、前記電圧検出
手段の検出電圧に比例した電流をゲート電圧発生
部のバイパス経路に流すことにより、コレクタ・
エミツタ間の電圧が上昇するとともにゲート電圧
を低下させてコレクタ電流を許容コレクタ電流値
以下とし、前記コレクタ・エミツタ間の電圧が制
御上限電圧を超える範囲では、前記バイパス経路
に流す電流を一定の下限値にすることにより得ら
れる一定の下限ゲート電圧により前記コレクタ電
流を一定の下限値に維持するゲート電圧制御手段
とを備えたことを特徴とするものである。
以下図面を参照しながら本発明の実施例のいく
つかを詳細に説明する。なお、従来と同一の構成
要素は同一番号を付しその詳細な説明を省略する
ものとする。
つかを詳細に説明する。なお、従来と同一の構成
要素は同一番号を付しその詳細な説明を省略する
ものとする。
第１図は本発明にかかる静電誘導形自己消弧素
子の駆動回路の一実施例を示す回路図であつて、
第１０図の場合と同様に、ゲート用電源４の電圧
は、駆動信号Vsが抵抗１０を介してベース共通
接続点に引火されるコンプリメンタリ接続された
トランジスタ６および７を介して静電誘導形自己
消弧素子３のゲートに印加されているが、トラン
ジスタ６および７のベース共通接続点にはNPN
型トランジスタ１４のコレクタが接続され、この
トランジスタ１４のエミツタは抵抗１３を介して
ゲート用電源の負極に、またベースは静電誘導形
自己消弧素子３のコレクタに抵抗１１を介して接
続されている。さらにこのベースとゲート用電源
４の負極との間にゼナーダイオード１５および抵
抗１２が並列接続されている。
子の駆動回路の一実施例を示す回路図であつて、
第１０図の場合と同様に、ゲート用電源４の電圧
は、駆動信号Vsが抵抗１０を介してベース共通
接続点に引火されるコンプリメンタリ接続された
トランジスタ６および７を介して静電誘導形自己
消弧素子３のゲートに印加されているが、トラン
ジスタ６および７のベース共通接続点にはNPN
型トランジスタ１４のコレクタが接続され、この
トランジスタ１４のエミツタは抵抗１３を介して
ゲート用電源の負極に、またベースは静電誘導形
自己消弧素子３のコレクタに抵抗１１を介して接
続されている。さらにこのベースとゲート用電源
４の負極との間にゼナーダイオード１５および抵
抗１２が並列接続されている。
次にこの回路の動作を第２図および第３図を参
照して説明する。
照して説明する。
抵抗１１および１２は静電誘導形自己消弧素子
のコレクタ電圧VCEを抵抗分割しており、抵抗１
２の両端にはコレクタ電圧VCEに比例した電圧が
現れる。一方、トランジスタ１４と抵抗１３はエ
ミツタフオロアを構成しており、トランジスタ１
４のコレクタ電流は抵抗１２の電圧降下にほぼ比
例することになる。
のコレクタ電圧VCEを抵抗分割しており、抵抗１
２の両端にはコレクタ電圧VCEに比例した電圧が
現れる。一方、トランジスタ１４と抵抗１３はエ
ミツタフオロアを構成しており、トランジスタ１
４のコレクタ電流は抵抗１２の電圧降下にほぼ比
例することになる。
トランジスタ１４がオフ状態であるときは、駆
動信号Vsはそのままトラジスタ６および７によ
つて電力増幅され、静電誘導形自己消弧素子３の
ゲートに電圧VGEとして印加される。トランジス
タ１４がオフ状態であるためにはトランジスタ１
４のエミツタ、ベース間の電圧降下が抵抗１２の
電圧降下よりも大きいことが必要であるから、静
電誘導形自己消弧素子３のコレクタ、エミツタ間
電圧VCEはトランジスタ１４のエミツタ、ベース
間電圧降下を上回る抵抗１２の電圧降下を発生さ
せる電圧V1以下である。VCEがこの電圧V1を上回
るとトランジスタ１４はコレクタ電流を流し始め
電流値は前述したように抵抗R12の電圧降下にほ
ぼ比例する。したがつて、このコレクタ電流は抵
抗１０において電圧降下を生じ、駆動信号Vsの
値は降下し静電誘導形自己消弧素子３のゲート電
圧VGEはそれに応じて降下する。このようなゲー
ト電圧の制御は、ゼナーダイオードのゼナー電圧
に抵抗１２の電圧が達するとき、すなわちコレク
タ電圧VCEが所定電圧V2に達するまでの範囲で行
われる。コレクタ電圧VCEが所定電圧V2を超える
とゼナーダイオード１５の作用でゲート電圧VGE
の低下は起こらず、第２図に示されるように所定
の下限値に維持される。
動信号Vsはそのままトラジスタ６および７によ
つて電力増幅され、静電誘導形自己消弧素子３の
ゲートに電圧VGEとして印加される。トランジス
タ１４がオフ状態であるためにはトランジスタ１
４のエミツタ、ベース間の電圧降下が抵抗１２の
電圧降下よりも大きいことが必要であるから、静
電誘導形自己消弧素子３のコレクタ、エミツタ間
電圧VCEはトランジスタ１４のエミツタ、ベース
間電圧降下を上回る抵抗１２の電圧降下を発生さ
せる電圧V1以下である。VCEがこの電圧V1を上回
るとトランジスタ１４はコレクタ電流を流し始め
電流値は前述したように抵抗R12の電圧降下にほ
ぼ比例する。したがつて、このコレクタ電流は抵
抗１０において電圧降下を生じ、駆動信号Vsの
値は降下し静電誘導形自己消弧素子３のゲート電
圧VGEはそれに応じて降下する。このようなゲー
ト電圧の制御は、ゼナーダイオードのゼナー電圧
に抵抗１２の電圧が達するとき、すなわちコレク
タ電圧VCEが所定電圧V2に達するまでの範囲で行
われる。コレクタ電圧VCEが所定電圧V2を超える
とゼナーダイオード１５の作用でゲート電圧VGE
の低下は起こらず、第２図に示されるように所定
の下限値に維持される。
第３図はこのようなゲート電圧VGEの制御によ
り作用を説明するグラフであつて、第３図ａは第
７図と同様なコレクタ電圧VCEとコレクタ電流IC
との関係を示すグラフにおいてラツチアツプ現象
を避けるためにIC＝20Aを示す線Ａを引いたもの
であり、第３図のグラフにおけるゲート電圧VGE
とコレクタ電圧VCEをプロツトしたのが第３図ｂ
の曲線Ｂである。一方、第２図と同様の直線近似
を行なつたものが線Ｃであり、ゲート電圧VGEの
最大値はエミツタフオロアとなるトランジスタ１
４の特性と抵抗分割を行う抵抗１１および１２の
値を適当に選択することにより適宜定めることが
でき、また、ゲート電圧VGEの最小値はゼナーダ
イオードの特性を選択することにより適宜定める
ことができる。このように静電誘導形自己消弧素
子のゲート電圧VGEを所定範囲内で制御すること
により、静電誘導形自己消弧素子に流れる電流は
常に最大許容電流以下となる。
り作用を説明するグラフであつて、第３図ａは第
７図と同様なコレクタ電圧VCEとコレクタ電流IC
との関係を示すグラフにおいてラツチアツプ現象
を避けるためにIC＝20Aを示す線Ａを引いたもの
であり、第３図のグラフにおけるゲート電圧VGE
とコレクタ電圧VCEをプロツトしたのが第３図ｂ
の曲線Ｂである。一方、第２図と同様の直線近似
を行なつたものが線Ｃであり、ゲート電圧VGEの
最大値はエミツタフオロアとなるトランジスタ１
４の特性と抵抗分割を行う抵抗１１および１２の
値を適当に選択することにより適宜定めることが
でき、また、ゲート電圧VGEの最小値はゼナーダ
イオードの特性を選択することにより適宜定める
ことができる。このように静電誘導形自己消弧素
子のゲート電圧VGEを所定範囲内で制御すること
により、静電誘導形自己消弧素子に流れる電流は
常に最大許容電流以下となる。
第４図ないし第８図は本発明の他の実施例のい
くつかを示す回路図である。
くつかを示す回路図である。
第４図は第１図におけるゼナーダイオード１５
に直列抵抗１６を付加したもので、直列抵抗によ
り電圧降下が生ずるために静電誘導形自己消弧素
子のコレクタ電圧VCEが増加したときのゲート電
圧VGEは第２図のグラフにおける破線のような特
性となる。これにより、静電誘導形自己消弧素子
の定電流特性をより正確に近似することが可能と
なる。
に直列抵抗１６を付加したもので、直列抵抗によ
り電圧降下が生ずるために静電誘導形自己消弧素
子のコレクタ電圧VCEが増加したときのゲート電
圧VGEは第２図のグラフにおける破線のような特
性となる。これにより、静電誘導形自己消弧素子
の定電流特性をより正確に近似することが可能と
なる。
第５図は第１図の回路に対してエミツタフオロ
アとなるトランジスのコレタクタ側およびベース
側にそれぞれゼナーダイオード１７および１８を
接続し、ベース、エミツタ間のゼナーダイオード
およびエミツタ側の抵抗を省略した他の実施例を
示すものである。この回路においてはゼナーダイ
オード１７，１８により静電誘導形自己消弧素子
のゲート電圧VGEが変化するコレクタ電圧VCEの
値V1およびV2を近似させることができ、ゲート
電圧VGEは２値的に変化する。この実施例におけ
る特性は第３図ｂの曲線Ｂを厳密に近似するもの
ではないが、実用上は十分である。
アとなるトランジスのコレタクタ側およびベース
側にそれぞれゼナーダイオード１７および１８を
接続し、ベース、エミツタ間のゼナーダイオード
およびエミツタ側の抵抗を省略した他の実施例を
示すものである。この回路においてはゼナーダイ
オード１７，１８により静電誘導形自己消弧素子
のゲート電圧VGEが変化するコレクタ電圧VCEの
値V1およびV2を近似させることができ、ゲート
電圧VGEは２値的に変化する。この実施例におけ
る特性は第３図ｂの曲線Ｂを厳密に近似するもの
ではないが、実用上は十分である。
第６図は第１図の構成に駆動信号Vsを供給す
る制御回路の詳細を示したものである。
る制御回路の詳細を示したものである。
これによれば、制御信号Vgがアンド回路２０
の一方側に入力され、その出力が駆動信号Vsと
なつて抵抗１０に印加される、一方、トランジス
タ１４に流れる電流はフオトカプラ２２の発光ダ
イオードにより検出され、受信側のフオトトラン
ジスタに光電流を生じるため抵抗２４によつて発
生したロジツクレベル信号がタイムデイレイ回路
２５のセツト端子(S)に入力され、この出力はラツ
チ回路２６で保持され、その出力はアンド回路２
０の他方側入力端子に入力されている。この回路
では制御信号Vgが立上るとタイムデイレイ回路
２５がリセツトされるが、フオトカプラ２２によ
り検出されたコレクタ電流がタイムデイレイ回路
２５により定められる所定時間よりも長く流れ続
けたこと、すなわち過電流により静電誘導形自己
消弧素子３のコレクタ電圧VCEが低下しない事故
状態が続いていることが検出されたときはラツチ
回路２６に事故状態が保持されるためアンド回路
２０の出力Vsはオフ状態となり、静電誘導形自
己消弧素子３はオフされ、静電誘導形自己消弧素
子３の保護が図られる。
の一方側に入力され、その出力が駆動信号Vsと
なつて抵抗１０に印加される、一方、トランジス
タ１４に流れる電流はフオトカプラ２２の発光ダ
イオードにより検出され、受信側のフオトトラン
ジスタに光電流を生じるため抵抗２４によつて発
生したロジツクレベル信号がタイムデイレイ回路
２５のセツト端子(S)に入力され、この出力はラツ
チ回路２６で保持され、その出力はアンド回路２
０の他方側入力端子に入力されている。この回路
では制御信号Vgが立上るとタイムデイレイ回路
２５がリセツトされるが、フオトカプラ２２によ
り検出されたコレクタ電流がタイムデイレイ回路
２５により定められる所定時間よりも長く流れ続
けたこと、すなわち過電流により静電誘導形自己
消弧素子３のコレクタ電圧VCEが低下しない事故
状態が続いていることが検出されたときはラツチ
回路２６に事故状態が保持されるためアンド回路
２０の出力Vsはオフ状態となり、静電誘導形自
己消弧素子３はオフされ、静電誘導形自己消弧素
子３の保護が図られる。
なお、第６図においてはフオトカプラ２２ａ，
２２ｂにより静電誘導型自己消弧素子３の負荷側
の故障を検出するようにしているが、静電誘導型
自己消弧素子３のコレクタ電流を直接検出するよ
うにし、設定値以上の電流が検出されたときは時
間遅れ回路を介してラツチ回路２５を動作させる
ような従来広く採用されている電流検出による故
障検出の態様を採用することもできる。
２２ｂにより静電誘導型自己消弧素子３の負荷側
の故障を検出するようにしているが、静電誘導型
自己消弧素子３のコレクタ電流を直接検出するよ
うにし、設定値以上の電流が検出されたときは時
間遅れ回路を介してラツチ回路２５を動作させる
ような従来広く採用されている電流検出による故
障検出の態様を採用することもできる。
なお、フオトカプラ２２の替わりに静電誘導形
自己消弧素子の過電流を検出する回路を構成する
こともできる。
自己消弧素子の過電流を検出する回路を構成する
こともできる。
以上の実施例における静電誘導形自己消弧素子
にはIGTの他にFETがある。また実施例では静
電誘導形自己消弧素子は１個のみであるが実際に
は静電誘導形自己消弧素子のコレクタ、エミツタ
間にフリーホイールダイオードを逆極性接続した
ものを４個あるいは６個使用してブリツジを形成
したものが多用される。
にはIGTの他にFETがある。また実施例では静
電誘導形自己消弧素子は１個のみであるが実際に
は静電誘導形自己消弧素子のコレクタ、エミツタ
間にフリーホイールダイオードを逆極性接続した
ものを４個あるいは６個使用してブリツジを形成
したものが多用される。
また、エミツタフオロワトランジスタより成る
電圧調整回路の電圧調整点は上記各実施例ではゲ
ート電圧入力回路の増幅トランジスタの入力側に
接続されているが、出力側に接続されていてもよ
い。ただし、この場合には駆動回路全体として損
失がやや増加する。
電圧調整回路の電圧調整点は上記各実施例ではゲ
ート電圧入力回路の増幅トランジスタの入力側に
接続されているが、出力側に接続されていてもよ
い。ただし、この場合には駆動回路全体として損
失がやや増加する。
以上のように本発明にかかる静電誘導形自己消
弧素子の駆動回路によれば、検出された静電誘導
形自己消弧素子のコレクタ電圧に応じて静電誘導
形自己消弧素子のゲート電圧を降下させる電圧調
整回路を備えているので、コレクタ電流を所定の
最大許容値以下に維持することができ静電誘導形
自己消弧素子の劣化を防止することができる。
弧素子の駆動回路によれば、検出された静電誘導
形自己消弧素子のコレクタ電圧に応じて静電誘導
形自己消弧素子のゲート電圧を降下させる電圧調
整回路を備えているので、コレクタ電流を所定の
最大許容値以下に維持することができ静電誘導形
自己消弧素子の劣化を防止することができる。
また、コレクタ電圧が低い場合にはゲート電圧
を上げて静電誘導形自己消弧素子のオン抵抗を下
げるようにしているので、損失を減少させること
ができる。
を上げて静電誘導形自己消弧素子のオン抵抗を下
げるようにしているので、損失を減少させること
ができる。
第１図は本発明にかかる静電誘導形自己消弧素
子の駆動回路の構成を示す回路図、第２図は第１
図の動作を示すグラフ、第３図は本発明の効果を
示すグラフ、第４図ないし第６図は本発明の他の
実施例を示す回路図、第７図および第８図は静電
誘導形自己消弧素子の特性を示すグラフ、第９図
は従来の静電誘導形自己消弧素子の駆動回路を示
す回路図である。 １……直流電源、２……負荷、３……静電誘導
形自己消弧素子、４……ゲート用電源、５，８，
１０，１１，１２，１３，１９，２４……抵抗、
６，７，１４……トランジスタ、９……ダイオー
ド、１５，１７，１８……ゼナーダイオード、２
０……アンド回路、２２……フオトカプラ、２５
……タイムデイレイ回路、２６……ラツチ回路。
子の駆動回路の構成を示す回路図、第２図は第１
図の動作を示すグラフ、第３図は本発明の効果を
示すグラフ、第４図ないし第６図は本発明の他の
実施例を示す回路図、第７図および第８図は静電
誘導形自己消弧素子の特性を示すグラフ、第９図
は従来の静電誘導形自己消弧素子の駆動回路を示
す回路図である。 １……直流電源、２……負荷、３……静電誘導
形自己消弧素子、４……ゲート用電源、５，８，
１０，１１，１２，１３，１９，２４……抵抗、
６，７，１４……トランジスタ、９……ダイオー
ド、１５，１７，１８……ゼナーダイオード、２
０……アンド回路、２２……フオトカプラ、２５
……タイムデイレイ回路、２６……ラツチ回路。
Claims (1)
- 【特許請求の範囲】 １ ゲート電圧に応じてコレクタ電流が変化する
静電誘導形自己消弧素子の駆動回路において、 前記静電誘導形自己消弧素子のコレクタ・エミ
ツタ間の電圧に比例した電圧を発生する電圧検出
手段と、 前記コレクタ・エミツタ間の電圧が制御開始電
圧を超え制御上限電圧までの範囲では、前記電圧
検出手段の検出電圧に比例した電流をゲート電圧
発生部のバイパス経路に流すことにより、コレク
タ・エミツタ間の電圧が上昇するとともにゲート
電圧を低下させてコレクタ電流を許容コレクタ電
流値以下とし、前記コレクタ・エミツタ間の電圧
が制御上限電圧を超える範囲では、前記バイパス
経路に流す電流を一定の下限値にすることにより
得られる一定の下限ゲート電圧により前記コレク
タ電流を一定の下限値に維持するゲート電圧制御
手段とを備えたことを特徴とする静電誘導形自己
消弧素子の駆動回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60023334A JPS61185064A (ja) | 1985-02-08 | 1985-02-08 | 静電誘導形自己消弧素子の駆動回路 |
| EP86300766A EP0190925B1 (en) | 1985-02-08 | 1986-02-05 | A protection circuit for an insulated gate bipolar transistor |
| DE3689445T DE3689445T2 (de) | 1985-02-08 | 1986-02-05 | Schutzschaltung für einen Bipolartransistor mit isoliertem Gate. |
| KR1019860000782A KR900008276B1 (ko) | 1985-02-08 | 1986-02-05 | 2단계차단동작을이용한절연게이트바이폴라트랜지스터용보호회로 |
| AU53260/86A AU568446B2 (en) | 1985-02-08 | 1986-02-06 | Drive circuit for insulated gate bipolar transistor |
| US06/826,771 US4721869A (en) | 1985-02-08 | 1986-02-06 | Protection circuit for an insulated gate bipolar transistor utilizing a two-step turn off |
| CN86101151.1A CN1006266B (zh) | 1985-02-08 | 1986-02-06 | 绝缘栅双极晶体管的激励电路 |
| AU13712/88A AU593729B2 (en) | 1985-02-08 | 1988-03-24 | A driving circuit for an insulated gate bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60023334A JPS61185064A (ja) | 1985-02-08 | 1985-02-08 | 静電誘導形自己消弧素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61185064A JPS61185064A (ja) | 1986-08-18 |
| JPH0564545B2 true JPH0564545B2 (ja) | 1993-09-14 |
Family
ID=12107679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60023334A Granted JPS61185064A (ja) | 1985-02-08 | 1985-02-08 | 静電誘導形自己消弧素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61185064A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009000093A1 (de) | 2007-06-22 | 2008-12-31 | Bühler AG | Verfahren zur herstellung einer fettmasse |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2747911B2 (ja) * | 1988-08-12 | 1998-05-06 | 株式会社日立製作所 | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 |
| JP4135403B2 (ja) * | 2002-06-05 | 2008-08-20 | 日産自動車株式会社 | スイッチング回路及び電源回路 |
| US20130049843A1 (en) * | 2011-08-26 | 2013-02-28 | Mari Curbelo Alvaro Jorge | Reverse conduction mode self turn-off gate driver |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989570A (ja) * | 1982-11-11 | 1984-05-23 | Toyo Electric Mfg Co Ltd | 静電誘導サイリスタのゲート回路 |
-
1985
- 1985-02-08 JP JP60023334A patent/JPS61185064A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989570A (ja) * | 1982-11-11 | 1984-05-23 | Toyo Electric Mfg Co Ltd | 静電誘導サイリスタのゲート回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009000093A1 (de) | 2007-06-22 | 2008-12-31 | Bühler AG | Verfahren zur herstellung einer fettmasse |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61185064A (ja) | 1986-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008276B1 (ko) | 2단계차단동작을이용한절연게이트바이폴라트랜지스터용보호회로 | |
| US4429339A (en) | AC Transistor switch with overcurrent protection | |
| KR900006538B1 (ko) | 전계효과 트랜지스터용 무변압기 구동회로 | |
| US4413193A (en) | Optically coupled solid state relay | |
| JPH08307221A (ja) | 電力用ｍｏｓゲート型回路のための制御回路 | |
| CA1122663A (en) | Protection circuit for transistorized switch | |
| JPH0738406A (ja) | 高電圧固体リレー | |
| US6084760A (en) | Device for driving self arc-extinguishing type power element | |
| JPH0564545B2 (ja) | ||
| US4146829A (en) | Battery dissipation limiter circuit | |
| US4258276A (en) | Switching circuit for connecting an AC source to a load | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| US4322637A (en) | Solid state switch | |
| KR930008424B1 (ko) | 반도체소자 구동회로 | |
| JPS63276319A (ja) | 半導体スイツチング素子の駆動回路 | |
| EP2161761A2 (en) | Relay circuit | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JP3232981B2 (ja) | 制御信号のレベルシフト回路 | |
| JPS6225289B2 (ja) | ||
| JPH0729739Y2 (ja) | Ｆｅｔ駆動回路 | |
| KR102644758B1 (ko) | 아날로그 출력 회로 및 이를 구비한 인버터 | |
| JPS61261919A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| US11658652B2 (en) | Semiconductor device | |
| JPH0818417A (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 |