JPH0564464B2 - - Google Patents
Info
- Publication number
- JPH0564464B2 JPH0564464B2 JP59082275A JP8227584A JPH0564464B2 JP H0564464 B2 JPH0564464 B2 JP H0564464B2 JP 59082275 A JP59082275 A JP 59082275A JP 8227584 A JP8227584 A JP 8227584A JP H0564464 B2 JPH0564464 B2 JP H0564464B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- aluminum wiring
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体装置の製造方法に関し、多
層配線における層間絶縁膜の絶縁特性の向上およ
び配線材料、特にアルミのヒロツク防止に関する
ものである。
層配線における層間絶縁膜の絶縁特性の向上およ
び配線材料、特にアルミのヒロツク防止に関する
ものである。
従来の半導体装置の構造を第１図に示す。この
図において、１はシリコン半導体基板、２はこの
シリコン半導体基板１上に形成した素子間分離用
のフイールド酸化膜、３はゲート酸化膜、４はこ
のフイールド酸化膜２およびゲート酸化膜３上に
選択的に形成したゲートおよび配線用の多結晶シ
リコン膜、５は前記シリコン半導体基板１上に拡
散により形成したソースおよびドレイン領域、６
はコンタクト孔の領域以外の部分に形成された燐
を含んだシリコン酸化膜、７は前記シリコン半導
体基板１上に形成された素子領域と電気的に接続
された第１層のアルミ配線膜、８は前記第１層の
アルミ配線膜７上に形成されるスルーホール領域
以外の部分に形成された層間絶縁膜であるシリコ
ン酸化膜、９は前記第１層のアルミ配線膜７と電
気的に接続された第２層のアルミ配線膜である。
図において、１はシリコン半導体基板、２はこの
シリコン半導体基板１上に形成した素子間分離用
のフイールド酸化膜、３はゲート酸化膜、４はこ
のフイールド酸化膜２およびゲート酸化膜３上に
選択的に形成したゲートおよび配線用の多結晶シ
リコン膜、５は前記シリコン半導体基板１上に拡
散により形成したソースおよびドレイン領域、６
はコンタクト孔の領域以外の部分に形成された燐
を含んだシリコン酸化膜、７は前記シリコン半導
体基板１上に形成された素子領域と電気的に接続
された第１層のアルミ配線膜、８は前記第１層の
アルミ配線膜７上に形成されるスルーホール領域
以外の部分に形成された層間絶縁膜であるシリコ
ン酸化膜、９は前記第１層のアルミ配線膜７と電
気的に接続された第２層のアルミ配線膜である。
以上のように、従来の半導体装置は形成されて
いるために、第１層のアルミ配線膜７が層間絶縁
膜であるシリコン酸化膜８を形成する際に加えら
れる熱のために異常膨張（一般にヒロツクなどと
呼ばれている）を生じ、シリコン酸化膜８中に成
長し、第２層のアルミ配線膜９と電気的に短絡現
象を生じるなどデバイスの特性を不能にしたり、
特性を悪化させるなどの欠点があつた。
いるために、第１層のアルミ配線膜７が層間絶縁
膜であるシリコン酸化膜８を形成する際に加えら
れる熱のために異常膨張（一般にヒロツクなどと
呼ばれている）を生じ、シリコン酸化膜８中に成
長し、第２層のアルミ配線膜９と電気的に短絡現
象を生じるなどデバイスの特性を不能にしたり、
特性を悪化させるなどの欠点があつた。
この発明は、上記のような従来のものの欠点を
除去するためになされたもので、シリコン酸化膜
と、プラズマデボジシヨン技術で形成できるＣ、
Ｈ、Ｆを主成分とする膜（以下プラズマ重合膜と
いう）とからなる複合膜の層間絶縁膜を形成する
ことによつてヒロツクの発生を抑制することがで
きる半導体装置の製造方法を提供するものであ
る。以下、この発明の一実施例を図面について説
明する。
除去するためになされたもので、シリコン酸化膜
と、プラズマデボジシヨン技術で形成できるＣ、
Ｈ、Ｆを主成分とする膜（以下プラズマ重合膜と
いう）とからなる複合膜の層間絶縁膜を形成する
ことによつてヒロツクの発生を抑制することがで
きる半導体装置の製造方法を提供するものであ
る。以下、この発明の一実施例を図面について説
明する。
第２図はこの発明の一実施例を説明するための
半導体装置の断面略図で、第１層のアルミ配線膜
７を形成した後に、例えばプラズマデポジシヨン
技術を用いてプラズマ重合膜１０をスルーホール
領域以外の部分に形成し、さらに、プラズマ重合
膜１０の上にシリコン酸化膜８を形成することに
より、プラズマ重合膜１０とシリコン酸化膜８と
からなる複合膜の層間絶縁膜が形成される。次い
で、この層間絶縁膜の上に第１層のアルミ配線膜
７と電気的に接続されて第２層のアルミ配線膜９
を形成する。
半導体装置の断面略図で、第１層のアルミ配線膜
７を形成した後に、例えばプラズマデポジシヨン
技術を用いてプラズマ重合膜１０をスルーホール
領域以外の部分に形成し、さらに、プラズマ重合
膜１０の上にシリコン酸化膜８を形成することに
より、プラズマ重合膜１０とシリコン酸化膜８と
からなる複合膜の層間絶縁膜が形成される。次い
で、この層間絶縁膜の上に第１層のアルミ配線膜
７と電気的に接続されて第２層のアルミ配線膜９
を形成する。
このように形成すると、プラズマ重合膜１０が
プラズマデポジシヨン技術を用いることにより、
極めて室温に近い温度で形成が可能であり、プラ
ズマ重合膜１０が特性的にも安定な膜であること
から、第１層のアルミ配線膜７から従来生じてい
たヒロツクなどの異常現象を完全に抑えることが
でき、電気的に極めて安定な層間絶縁膜となる。
プラズマデポジシヨン技術を用いることにより、
極めて室温に近い温度で形成が可能であり、プラ
ズマ重合膜１０が特性的にも安定な膜であること
から、第１層のアルミ配線膜７から従来生じてい
たヒロツクなどの異常現象を完全に抑えることが
でき、電気的に極めて安定な層間絶縁膜となる。
また、２層目のシリコン酸化膜８の形成方法と
しては、プラズマデポジシヨン技術のほかスパツ
タデボジシヨン技術、常圧または減圧CVD法、
光CVD法によるシリコン酸化膜でもよい。
しては、プラズマデポジシヨン技術のほかスパツ
タデボジシヨン技術、常圧または減圧CVD法、
光CVD法によるシリコン酸化膜でもよい。
以上説明したように、この発明は、半導体基板
上の素子領域と第１層のアルミ配線膜とを絶縁膜
に形成されたコンタクト孔を介して接続した後、
全面にプラズマ重合膜とシリコン酸化膜とからな
る複合膜の層間絶縁膜を形成し、この複合膜の層
間絶縁膜に形成されるコンタクト孔を介して第１
層のアルミ配線膜と第２のアルミ配線膜とを接続
するようにしたので、複合膜の層間絶縁膜の形成
により、表面のシリコン酸化膜によつて、耐水性
に優れ、また、２層目のアルミ配線膜の密着性が
よく、しかもアルミ配線のパタン形成時のエツチ
ングストツパの作用があり、かつ、熱処理におけ
るアルミ配線膜からのヒロツク発生を抑えること
ができ、良好な絶縁性の層間絶縁膜を有した半導
体装置が得られる効果がある。
上の素子領域と第１層のアルミ配線膜とを絶縁膜
に形成されたコンタクト孔を介して接続した後、
全面にプラズマ重合膜とシリコン酸化膜とからな
る複合膜の層間絶縁膜を形成し、この複合膜の層
間絶縁膜に形成されるコンタクト孔を介して第１
層のアルミ配線膜と第２のアルミ配線膜とを接続
するようにしたので、複合膜の層間絶縁膜の形成
により、表面のシリコン酸化膜によつて、耐水性
に優れ、また、２層目のアルミ配線膜の密着性が
よく、しかもアルミ配線のパタン形成時のエツチ
ングストツパの作用があり、かつ、熱処理におけ
るアルミ配線膜からのヒロツク発生を抑えること
ができ、良好な絶縁性の層間絶縁膜を有した半導
体装置が得られる効果がある。
第１図は従来の半導体装置を示す断面略図、第
２図はこの発明の一実施例を説明するための半導
体装置の断面略図である。 図中、１はシリコン半導体基板、２はフイール
ド酸化膜、３はゲート酸化膜、４は多結晶シリコ
ン膜、５はソースおよびドレイン領域、６は燐を
含んだシリコン酸化膜、７は第１層のアルミ配線
膜、８はシリコン酸化膜、９は第２層のアルミ配
線膜、１０はプラズマ重合膜である。なお、図中
の同一符号は同一または相当部分を示す。
２図はこの発明の一実施例を説明するための半導
体装置の断面略図である。 図中、１はシリコン半導体基板、２はフイール
ド酸化膜、３はゲート酸化膜、４は多結晶シリコ
ン膜、５はソースおよびドレイン領域、６は燐を
含んだシリコン酸化膜、７は第１層のアルミ配線
膜、８はシリコン酸化膜、９は第２層のアルミ配
線膜、１０はプラズマ重合膜である。なお、図中
の同一符号は同一または相当部分を示す。
Claims (1)
- １ 半導体基板の少なくとも主面に素子領域を形
成する工程と、前記素子領域の所要のものと絶縁
膜に形成されるコンタクト孔を介して電気的に接
続される第１層のアルミ配線膜を形成する工程
と、全面にプラズマ重合膜とその上のシリコン酸
化膜とからなる複合膜の層間絶縁膜を形成する工
程と、前記第１層のアルミ配線膜と少なくとも前
記複合膜の層間絶縁膜に形成されるコンタクト孔
を介して接続される第２層のアルミ配線膜を形成
する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8227584A JPS60225447A (ja) | 1984-04-23 | 1984-04-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8227584A JPS60225447A (ja) | 1984-04-23 | 1984-04-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60225447A JPS60225447A (ja) | 1985-11-09 |
| JPH0564464B2 true JPH0564464B2 (ja) | 1993-09-14 |
Family
ID=13769940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8227584A Granted JPS60225447A (ja) | 1984-04-23 | 1984-04-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60225447A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653212A (en) * | 1979-10-01 | 1981-05-12 | Toray Ind Inc | Method of drawing around synthetic filament yarn |
| JPS5948929A (ja) * | 1982-08-13 | 1984-03-21 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | 半導体装置 |
-
1984
- 1984-04-23 JP JP8227584A patent/JPS60225447A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653212A (en) * | 1979-10-01 | 1981-05-12 | Toray Ind Inc | Method of drawing around synthetic filament yarn |
| JPS5948929A (ja) * | 1982-08-13 | 1984-03-21 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60225447A (ja) | 1985-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459105A (en) | Method of manufacturing a semiconductor device having multilayer insulating films | |
| US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| JPH05218015A (ja) | 半導体装置 | |
| JPH0564464B2 (ja) | ||
| US4884121A (en) | Semiconductor device | |
| JPH0689893A (ja) | 半導体装置 | |
| JPS60109248A (ja) | 半導体集積回路装置の製造方法 | |
| JP3264402B2 (ja) | 半導体装置 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| KR100415095B1 (ko) | 반도체소자의제조방법 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JPS5815944B2 (ja) | 半導体装置 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| JP3031137B2 (ja) | 絶縁物分離半導体装置 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JPH01298744A (ja) | 半導体装置の製造方法 | |
| JPS59172743A (ja) | 半導体装置およびその製造方法 | |
| KR20000042470A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH01295427A (ja) | 半導体装置の製造方法 | |
| JPS63136647A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6349388B2 (ja) | ||
| JPS63179549A (ja) | 配線部材の製造方法 | |
| JPS60187044A (ja) | 半導体装置の製造方法 | |
| JPH0778783A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |