JPH056436B2

JPH056436B2 -

Info

Publication number: JPH056436B2
Application number: JP58158278A
Authority: JP
Inventors: Tooru Sato
Original assignee: Aichi Electric Co Ltd
Current assignee: Aichi Electric Co Ltd
Priority date: 1983-08-29
Filing date: 1983-08-29
Publication date: 1993-01-26
Also published as: JPS6051490A

Description

【発明の詳細な説明】本発明は例えば空気調和機用フアンモータとし
て用いられるブラシレスモータをインバータ制御
により駆動せしめるようにした装置に関するもの
である。

近時、空気調和機もきめこまかいシステム制御
が行なわれ、これに伴なつてフアンモータとして
用いられるブラシレスモータもインバータ制御に
よるきめこまかい駆動制御が行なわれるようにな
つてきた。

この種装置としては、例えばブラシレスモータ
が３相である場合、交流電源に、整流回路を介し
て、速度指令に応じてパルス幅を変調した信号を
送出するパルス幅変調制御回路から接続されて電
圧可変して出力するようにしたチヨツパ回路を接
続し、このチヨツパ回路の出力端に、６個のトラ
ンジスタを２個づつ直列に接続した直列アームを
３組並列接続してブリツジ形に結線し、上記直列
アームのトランジスタ相互の接続点を出力端とし
たインバータ回路を接続し、このインバータ回路
の出溶端に、３相ブラシレスモータの星形結線し
たステータコイルをそれぞれ接続し、この３相ブ
ラシレスモータにはロータの回転位置を検出する
ホール素子等の位置検出器を配設し、この位置検
出器の出力端に、入力信号を上記６個のトランジ
スタに対応して分配して出力する分配回路を介し
てドライブ回路を接続し、このドライブ回路の出
力端をインバータ回路の各トランジスタのベース
に接続して、速度指令によつて電圧可変したチヨ
ツパ回路の直流出力を、インバータ回路の各トラ
ンジスタがドライブ回路の出力により適時オンオ
フされることによつて３相交流出力に変換し、こ
の３相交流出力により上記ブラシレスモータを可
変速駆動制御させるようにしたものが用いられて
おる。そして、上記ブラシレスモータは、第１図
に示すように、永久磁石界磁のブラシ付モータと
同様、モータの負荷電流の異常状態例えばロツク
状態における電流maxは、定格時の電流I₀に比
して数倍あるいはそれ以上の値の電流が流れる特
性を有することから、上記インバータ回路を形成
するトランジスタも過電流耐量の大きいものを使
用し、かつ直流電源部を形成する整流回路、チヨ
ツパ回路もモータの定格に比して大きな耐量のも
ので形成されておる。このため、空気調和機用フ
アンモータのように、起動トルクがあまり必要で
ない用途に対しては装置が大形化し高価なものと
なる問題を有しておる。勿論、上記用途において
は耐量の小さい直流電源部とトランジスタを用い
ることも考えられるが、この場合、上記モータの
異常時においてトランジスタが破壊されるという
問題を有し、また位置検出器の異常例えば接続リ
ードの断線によつても、インバータ回路のトラン
ジスタにアーム短絡が発生し過電流によりトラン
ジスタが上述同様、破壊するという問題を有して
おる。このトランジスタの破壊を防止する手段と
して、モータの負荷電流を検出し、この負荷電流
の異常状態が所走時間継続したとき、異常の発生
と判別してチヨツパ回路のスイツチングをオフせ
しめるようにした回路を設けて、モータを駆動制
御するようにしたものも提案されておるが、チヨ
ツパ回路の出力端に設けた出力用コンデンサに充
電された電荷が放電完了するまでには時間を要
し、その間トランジスタには過電流が流れること
になつて破壊を十分に防止することができないと
いう問題を有しておる。

本発明は上述した点にかんがみなされたもの
で、その目的とするところは、フアンモータ等の
用途として用いられるブラシレスモータの負荷電
流に異常状態が発生しても、耐量の小さいもので
的確にインバータの破壊を防止することができ、
装置の小形化を図つてブラシレスモータを駆動制
御することができるようにしたものを提供するこ
とにある。

以下、本発明の実施例を第２図乃至第７図によ
つて説明する。第２図において、１は交流電源、
２は上記交流電源１に接続された整流器DB₁とこ
れの出力を平滑するコンデンサC₁とからなり、
上記整流器DB₁の負側出力端は回路接地され、入
力を全波整流、平滑して出力するようにした整流
回路である。３は、上記整流回路２の出力端子間
は、制御用トランジスタQ₁のコレクタ・エミツ
タ間と、チヨークコイルL₁と、出力用コンデン
サC₂とを直列に挿入し、上記トランジスタQ₁の
エミツタとチヨークコイルL₁との接続点に、整
流回路２の負側出力端にアノードを接続したダイ
オードD₁のカソードを接続して、チヨークコイ
ルL₁とコンデンサC₂との接続点から出力するよ
うにしたチヨツパ回路である。４は、演算増幅器
等からなる差動増幅回路で、上記チヨツパ回路３
の出力と図示しない速度設定回路からアナログ信
号の速度指令とを入力させ、これら両入力の差を
増幅して優先回路１２を介して、出力するように
なつておる。５は、三角波状の基準信号と上記差
動増幅回路４の出力信号とを比較する比較器とを
有し、この比較器の出力端から差動増幅回路４の
出力によりパルス幅が変調された出力信号（以下
PWM信号という）を上記チヨツパ回路３の制御
用トランジスタQ₁のベースに送出するようにし
たパルス幅変調制御回路（以下PWM制御回路と
いう）である。そして、上記PWM信号により制
御用トランジスタQ₁のオンオフ期間を可変せし
めて、チヨツパ回路３の出力端から、電圧可変し
た直流出力電圧V_Sを送出するようになつておる。
６は、直流を３相交流に変換して出力するインバ
ータ回路で、６個のトランジスタQ_u，Q_x，Q_y，
Q_w，Q_zを２個づつ直列に接続した直列アーム
（Q_uとQ_x，Q_vとQ_y，Q_wとQ_z）を３組形成しこれ
を並列に接続して３相ブリツジ形とし、上記直列
アームとなつた正側アームのトランジスタQ_u，
Q_v，Q_WはPNP形トランジスタとしてそのエミツ
タを上記チヨツパ回路３の出力端に接続し、負側
アームのトランジスタQ_x，Q_y，Q_zはNPN形トラ
ンジスタとして抵抗R_Lを介して回路接地し、直
列アームのトランジスタ相互の接続点（例えば
Q_uとQ_xの接続点）を出力端として、上記各トラ
ンジスタQ_u〜Q_zを適時オンオフ制御することに
よりチヨツパ回路３の直流出力を３相交流出力に
変換して出力端から送出するようになつておる。
なお、D_u，D_v，D_w，D_x，D_y，D_zは上記トランジ
スタQ_u〜Q_zのコレクタ・エミツタ間に挿入した
回生電圧バイパス用のダイオードである。７は３
相のブラシレスモータで、星形結線されたステー
タコイルS_u，S_v，S_wの一端は上記インバータ回
路６の出力端にそれぞれ接続され、図示しないロ
ータの外周と対向したステータには該ロータの回
転位置検出してロジツク信号で出力するようにし
たホール素子等からなる３個の位置検出器H_u，
H_v，H_w、が等間隔で配設され、上記ステータコ
イルS_u，S_v，S_w、がインバータ回路６の３相交
流出力により通電されることによつて図示しない
ロータを回転駆動させ、このロータの回転位置を
検出した信号が位置検出器H_uH_v，H_wの出力端か
ら互いに120゜位相を異にしてそれぞれ送出される
ようになつておる。８は入力端I_u，I_v，I_wに上記
位置検出器H_u，H_v，H_wの出力端をそれぞれ接続
して、互いに120゜位相の異なる入力信号の組合せ
により上記インバータ回路６の各トランジスタ
Q_u〜Q_zが適時120゜通電となるように分配した出力
を６個の出力端O_u，O_x，O_v，O_y，O_w，O_zから、
第３図に示すように、ロジツク信号（“Ｈ”レベ
ル＝Ｖc.c.、“Ｌ”レベル＝０）でそれぞれ送出す
るようになつておる。９は上記分配回路８の出力
端O_u〜O_zに、この出力端とそれぞれ対応した入
力端X_u，X_x，X_v，X_y，X_w，X_zをそれぞれ接続
し、この入力端X_u〜X_zと対応して設けた出力端
Y_u，Y_x，Y_v，Y_y，Y_w，Y_zを上記インバータ回
路６のトランジスタQ_u〜Q_zのベースにそれぞれ
接続して“Ｈ”レベルの信号が入力した入力端
（例えばX_u）に対応した出力端（例えばY_u）から
ベースドライブ出力を送出するようにしたドライ
ブ回路である。１０は、上記インバータ回路６の
負荷電流検出用抵抗R_Lから接続されて、該抵抗
R_Lに流れる負荷電流I_Lがモータ７の定格負荷の例
えば200％に相当する電流値を超えたとき、これ
を検出して出力信号を上記ドライブ回路９に送出
し、該ドライブ回路９が出力しているベースドラ
イブ出力を制限せしめるようにした高速過電流制
限回路である。１１は上記高速過電流制限回路１
０と同様、上記抵抗R_Lから接続されて、該抵抗
R_Lに流れる負荷電流I_Lがモータ７の定格負荷の例
えば150％に相当する電流値を超えたとき、これ
を検出して出力信号を、優先回路１２を介して差
動増幅回路４の出力信号に優先して上記PWM制
御回路５に送出し、このPWM制御回路５が送出
しているPWM信号の“Ｈ”レベルのパルス幅が
狭まくなるように（即ち、チヨツパ回路３の制御
用トランジスタQ₁のオン期間が短かくなるよう
に）制御せしめるようした低速過電流制限回路で
ある。１３は、交流電源１から接続された制御電
源回路で、電源トランス、整流器、定電圧回路等
より形成され、上記各回路４，５，８，１１に制
御電源V_CCを供給するようになつておる。

そして、上記ドライブ回路９、高速過電流制限
回路１０、低速過電流制限回路１１、優先回路１
２、及び差動増幅回路４を具体化して示す第４図
によつてさらに説明する。ドライブ回路９は、分
配回路８の出力端O_uから接続された入力端X_uと
回路接地間に直列に挿入した分圧用抵抗R₁とR₂
の接続点（分圧点）を、エミツタが抵抗R₃を介
して回路接地しコレクタが出力端Y_uに接続され
た駆動用トランジスタQ₂のベースに接続し、分
配回路８の出力端O_xから接続された入力端X_xと
出力端Y_xとの間に抵抗R₄を挿入し、以下同様に、
入力端X_vと回路接地間に直列に挿入した分圧用
抵抗R₅とR₆の接続点を、エミツタが抵抗R₇を介
して回路接地しコレクタが出力端Y_vに接続され
たトランジスタQ₃のペースに接続し、入力端X_y
と出力端X_yとの間に抵抗R₈を挿入し、入力端X_w
と回路接地間に直列に挿入した分圧用抵抗R₉と
R₁₀の接地点を、エミツタが抵抗Ｒ１１を介して
回路接地しコレクタが出力端Y_wに接続されたト
ランジスタQ₄のベースに接続し、入力端X_zと出
力端Y_zとの間に抵抗R₁₂を挿入して形成され、上
記分圧用抵抗R₁とR₂，R₅とR₆，R₉とR₁₀の分圧
比はそれぞれ同じに設定され、駆動動用トランジ
スタQ₂，Q₃，Q₄、のエミツタ抵抗R₃，R₇，R₁₁
もR₃＝R₇＝R₁₁Aの関係にあり、かつ、抵抗R₄，
R₈，R₁₂もR₄＝R₈＝R₁₂の関係に設定されておる。
高速過電流制御回路１０は上記ドライブ回路９の
駆動用トランジスタQ₂，Q₃，Q₄のベースにダイ
オードD₂，D₃，D₄のアノードをそれぞれ接続し、
カソードは共通接続してエミツタ回路接地のトラ
ンジスタQ₅のコレクタに接続し、このトランジ
スタQ₅のベースに、上記インバータ回路６の負
荷電流検出用抵抗R_Lの端子を接続して形成され
ており、インバータ回路６のトランジスタQ_x，
Q_y，Q_zの電流I_Qx，I_QyI_Qzは120゜通電であることか
ら、各相合計電流は、第５図に示すように、一定
となり、この負荷電流I_Lが抵抗R_Lに流れることに
よつて生ずる該抵抗R_Lの端子間電圧V_L＝（I_L×
R_L）がトランジスタQ₅のベース・エミツタ間電
圧V_BE5（通常0.6V）以上になると、上記トランジ
スタQ₅が導通し始め、ドライブ回路９の駆動用
トランジスタQ₂，Q₃，Q₄のベース電位を低下さ
せ、インバータ回路６の正側アームのトランジス
タQ_u，Q_v，Q_wのベース電流を減少せしめること
により、上記トランジスタQ_u，Q_v，Q_wを不飽和
ドライブとして負荷電流I_Lを高速（例えば数μs程
度）で制限（即ち、I_L＝V_BE5／R_L）する。従つて、上記抵抗R_Lを、負荷電流I_Lが定格負荷時の例えば
200％になつたとき、その端子間電圧V_L(200)が上
記V_BE5と等しく（V_L(200)＝V_BE5）なるように設定
することによつて、過電流が検出され高速で制限
されることになる。低速過電流制限回路１１は、
上記抵抗R_Lの端子に、抵抗R₁₃を介して演算増幅
器A₁の反転入力端子を接続し、この演算増幅器
A₁の反転入力端子と出力端子間にコンデンサC₃
と抵抗R₁₄を直列に挿入し、演算増幅器A₁の非反
転入力端子に、制御電源V_CCと回路接地間に直列
に挿入した分圧用抵抗R₁₅とR₁₆との接地点を抵
抗R₁₇を介して接続すると共に、抵抗R₁₈を介し
て回路接地したコンデンサC₄を接地して演算増
幅器A₁の出力端から出力するように形成されて
おり、上記抵抗R₁₃とR₁₇，R₁₄とR₁₈並びにコン
デンサC₃とC₄はそれぞれR₁₃＝R₁₇，R₁₄＝R₁₈，
C₃＝C₄の関係に設定して差動の比例、積分増幅
回路を形成し、分圧用抵抗R₁₅とR₁₆の分圧した
出力電圧V_refを、上記抵抗R_Lに流れる負荷電流I_L
が定格負荷時の例えば150％になつたときの該抵
抗R_Lの端子間電圧V_L(150)が上記V_refとV_L(150)＝
V_refの関係となるように設定して、負荷電流I_Lが
定格負荷時の150％より少さいときはコンパレー
タとして機能し演算増幅器A₁の出力電圧は飽和
しして制御電源Ｖc.c.と略々等しくなり、負荷電流
I_Lが定格負荷時の150％を超えたときは演算増幅
器A₁の出力端から上記V_L(150)＝V_refとなるように
制御するための出力信号が送出されるようになつ
ておる。即ち、低速過電流制限回路１１は負荷電
流I_Lが検出レベルを超えたとき、過電流リミツタ
として動作するようになつておる。差動増幅回路
４は、上記チヨツパ回路３の出力端と回路接地間
に直列に挿入した分圧用抵抗R₁₉IとR₂₀との接地
点（分圧点）を抵抗R₂₁を介して演算増幅器A₂の
反転入力端子に接続し、この演算増幅器A₂の反
転入力端子と出力端子間に抵抗R₂₂とコンデンサ
C₅を直列に挿入し、図示しない速度設定回路か
らの出力信号（速度指令）を抵抗R₂₃を介して演
算増幅器A₂の非反転入力端子に接続し、この非
反転入力端子と回路接地間に抵抗R₂₄とコンデン
サC₆とを直列に挿入して、演算増幅器A₂の出力
端から該回路の出力信号を送出するように形成さ
れ、上記抵抗R₂₁とR₂₃、抵抗R₂₂とR₂₄並びにコ
ンデンサC₅とO₆はそれぞれR₂₁＝R₂₃，R₂₂＝R₂₄，
C₅＝C₆の関係になるように設定して差動の比例、
積分増幅回路を形成し、速度指令に応じた出力電
圧に上記チヨツパ回路３の出力電圧V_Sが等しく
なるように制御するための出力信号がPI動作し
て送出されるようになつておる。優先回路１２
は、上記低速過電流制限回路１１の演算増幅器
A₁の出力端子にダイオードD₅のカソードを接続
し、このダイオードD₁のアノードに上記差動増
幅回路４の演算増幅器A₂の出力端子を抵抗R₂₅を
介して接続し、この抵抗R₂₅とダイオードD₅のア
ノードとの接続点を出力端としてPWM制御回路
５に接続して形成され、モータ７の定常状態にあ
つては、低速過電流制御限回路１１の出力電圧は
制御電源V_CCにあるのでダイオードD₅が不導通と
なつて、差動増幅回路４の出力によつて（抵抗
R₂₅を介して）、PWM制御回路５のPWM信号の
パルス幅が電圧可変制御され、モータ７に異常状
態（例えばロツク状態）が発生し、あるいは位置
検出器H_u，H_v，H_wに異常状態（例えば引出しリ
ード線の断線）となつて、インバータ回路６の抵
抗R_Lに流れる負荷電流I_Lが定格負荷時の例えば
150％を超えたとき、低速過電流制限回路１１の
出力電圧が制御電源V_CCより低下しさらにダイオ
ードD₅のアノード電位より低下することによつ
てダイオードD₅を導通させ、差動増幅回路４の
出力の送出を阻止して、上記低速過電流制限回路
１１の出力によつて、負荷電流I_Lが定格負荷時の
150％になるように、PWM制御回路５のPWM信
号のパルス幅を可変制御せしめて定電流動作する
ようになつておる。

従つて、上記抵抗R₂₅は差動増幅回路４と低速
過電流制限回路１１との最大出力電流をもとにし
て両回路４，１１が過負液荷にならない程度で、
できるだけ低い抵抗値になるように設定してノイ
ズによる誤動作、応答速度の遅れを防止するよう
になつておる。

次にその動作について説明する。交流電源１が
印加されることにより、制御電源回路１３から各
回路に制御電源V_CCを供給すると共に、整流回路
２は入力を整流平滑してチヨツパ回路３に出力す
る。一方、速度指令が差動増幅回路４に、図示し
ない速度設定回路からアナログ信号で与えられ
る。これをうけた差動増幅回路４は、速度指令と
上記チヨツパ回路３の出力電圧V_sとの偏差を増
幅した出力信号を優先回路１２を介してPWM制
御回路５に送出する（このとき、優先回路１２の
ダイオードD₅は不導通状態にある）。これをうけ
たPWM制御回路５は図示しないパルス発生器の
三角波状の基準信号と比較し、これによりパルス
幅を変調したPWM信号を上記チヨツパ回路３の
制御用トランジスタQ₁のベースに送出し、これ
により該トランジスタQ₁がオンオフする。この
オン期間中には整流回路２の出力よりチヨークコ
イルL₁に流れる電流が徐々に増加し、その電流
によつて出力用コンデンサC₂が充電され、トラ
ンジスタQ₁がオフすると、チヨークコイルL₁の
入力端（図示左側）側の電圧が急激に負に向おう
とすることにより、ダイオードD₁を導通させ、
チヨークコイルL₁に流れる電流はトランジスタ
Q₁に代つて導通したダイオードD₁を介して流れ
続け徐々に減少するが、そのうちに再びトランジ
スタがオンすることになり、こうして得られた出
力電圧V_sはトランジスタQ₁のオンオフタイムの
比によつて可変制御され、例えば数Ｖ〜数10Vの
範囲で可変した出力電圧V_sが上記速度指令に応
じてインバータ回路６に供給される。一方、ブラ
シレスモータ７の図示しないロータの回転位置を
検出する位置検出器H_u，H_v，H_wの検出信号をう
けた分配回路８は、第３図に示すように、互いに
120゜位相を異にした入力信号の組合せにより、出
力端O_u〜O_zからブラシレスモータ７のステータ
コイルS_u，S_v，S_wが順次120゜通電となるように分
配した出力信号をロジツク信号でドライブ回路９
の入力端X_u〜X_zにそれぞれ送出する。これをう
けたドライブ回路９は、例えば第３図のt_a時点
で、分配回路８の出力端O_uの出力信号が“Ｈ”
レベル（V_CCレベル）に反転して入力することに
なるので、上記出力端O_uの“Ｈ”レベルの出力
信号により分圧用抵抗R₁とR₂の分圧点の出力電
圧（V_CC・R₂／R₁＋R₂）がトランジスタQ₂のベースに印加されてベース電流が流れることにより該ト
ランジスタQ₂がオンし、インバータ回路６のト
ランジスタQ_uにベース電流I_Blが流れトランジス
タQ_uをオンさせる。このとき、分配回路８の出
力端O_yの出力は“Ｈ”レベルにあるので、トラ
ンジスタQ_yはすでにオンされており、これによ
り、ブラシレスモータ７のステータコイルS_u−S_v
にチヨツパ回路３の出力電圧V_sが通電されて電
流を流す。次に第３図t_b時点で分配回路８の出力
力端O_zの出力が“Ｈ”レベルに反転してトラン
ジスタQ_zをオンさせ（この際、上記出力端O_yの
出力は“Ｌ”レベル反転し、トランジスタQ_yは
オフする）、ステータコイルS_u−S_wが通電され、
次いで第３図のt_c時点で分配回路８の出力端O_vの
出力が“Ｈ”レベルに反転し、上述同様、トラン
ジスタQ_vをオンさせ（この際、上記出力端O_uの
出力は“Ｌ”レベルに反転し、トランジスタQ_u
はオフする）、ステータコイルS_v−SV_wにチヨツ
パ回路３の出力電圧V_sが通電されて電流を流す。
以下同様に、分配回路８の出力信号によりドライ
ブ回路９からベースドライブ出力を送出してイン
バータ回路６の各トランジスタQ_u〜Q_zを適時オ
ンオフ動作させてチヨツパ回路３の直流出力を３
相交流出力に変換してモータ７のステータコイル
S_u，S_v，S_wを順次120゜通電して図示しないロータ
ーを回転させ、モータ７が駆動される。上記動作
において、インバータ回路６の正側アームのトラ
ンジスタQ_u，Q_v，Q_wのベース電流は、例えばト
ランジスタQ_uについてみると、ベース電流をI_B1
とすると、I_B1＝１／R₃（V_CC・R₂／R₁＋R₂−V_BEu）但し、V_BEu：トランジスタQ_uのベース・エミ
ツタ間電圧で示されるので、上記ベース電流I_B1
はチヨツパ回路３の出力電圧V_sの変化に関係な
く一定となり、又、負側アームのトランジスタ
Q_x，Q_y，Q_zのベース電流は例えばトランジスタ
Q_xについてみれば、ベース電流をI_B2とすると、 I_B2＝１／R₄（V_CC−V_BEX）但しV_BEX：トランジスタQ_xのベース・エミツ
タ間電圧で示されるので、上記ベース電流I_B2は、
上述同様、チヨツパ回路３の出力電圧V_sの変化
に関係なく一定レベルとなり、インバータ回路６
の各トランジスタQ_u〜Q_zは、ベース電流が一定
の電流レベルでオンオフ制御されることになつ
て、安定した飽和ドライブが行なわれることにな
る。

次に、上記定常状態において、モータ７の異常
状態あるいは位置検出器H_u，H_v，H_wの異常が生
じた場合の動作について説明する。モータ７が第
６図に示すt₀時点でロツク状態となると、モータ
７の負荷電流I_Lが急激に増大し、これが検出用抵
抗R_Lに流れることになり、この抵抗R_Lの端子電
圧V_L（＝I_L・R_L）が高速過電流制限回路１０のト
ランジスタQ₅のベース・エミツタ間電圧V_BE5以
上（V_L＞V_BE5）になるとトランジスタQ₅が導通
し始め、これにより、ダイオードD₂，D₃，D₄が
導通して、ドライブ回路９の駆動用トランジスタ
Q₂，Q₃，Q₄のベース電圧を低下させ、これによ
つてトランジスタQ₂，Q₃，Q₄はコレクタ電流が
減少してインバータ回路６の正側アームのトラン
ジスタQ_u，Q_v，Q_wのベース電流が減少し、トラ
ンジスタQ_u，Q_v，Q_wが飽和ドライブから不飽和
ドライブに移行して増大した負荷電流I_L（以下過
電流という）を高速で制限する（即ち、正側アー
ムのトランジスタQ_u，Q_v，Q_wによつて電圧を負
担してモータ７に過電圧が加わらないようにす
る）。上記過電流の高速制限により、第６図で２
点鎖線で示すように増大しようとする過電流は、
上記トランジスタQ_u，Q_v，Q_wの飽和ドライブか
ら不飽和ドライブに移行することによつて、ピー
ク値I_P1はI_P2に抑制される（即ち、過電流が制限
される）。一方、上記過電流の発生によつて抵抗
R_Lの端子間電圧V_Lが低速過電流制限回路１１の
検出レベルを超える（V_L＞V_ref）と、低速過電流
制限回路１１の演算増幅器A₁の出力電圧V₁₁が制
御電源V_CCと略等しいレベルから低下し始め、こ
の出力電圧V₁₁が差動増幅回路４の出力電圧V₄よ
り小さく（V₁₁＜V₄）なると優先回路１２のダイ
オードD₅が導通する。この導通により、低速過
電流制限回路１１の演算増幅器A₁の出力インピ
ータンスが抵抗R₂₅に比してきわめて小さくなつ
ているので、優先回路１２の出力電圧（ダイオー
ドD₅のアノード電圧）は上記出力電圧V₁₁と略々
等しい電圧となり、出力電圧V₁₁の低下につれて
チヨツパ回路３の制御トランジスタQ₁のオン期
間を短かくするようにPWM制御回路５のPWM
信号のパルス幅を制御し、このPWM制御は、上
記抵抗R_Lの端子間電圧V_Lが低速過電流制限回路
１１の検出レベル（V_ref）と等しくなる（V_L＝
V_ref）のように行なわれる。しかし、チヨツパ回
路３の出力用コンデンサC₂の放電時間がその時
定数によつて定まるため、チヨツパ回路３の出力
電圧V_sはすぐには低下せず徐々に低下し、この
出力電圧V_sの低下につれて過電流が制限される。
従つて、第６図で示す時点t₂とt₃の間において
は、高速過電流制限回路１０と低速過電流制限回
路１１との両回路の動作により、ピーク値がI_P2
に抑制された過電流はI_P2からさらに制限される。
この際、上記トランジスタQ_u，Q_v，Q_wの不飽和
ドライブは、上記出力電圧V_sの低下につれて飽
和ドライブに向つて移行しはじめ、抵抗R_Lの端
子間電圧V_Lが高速過電流制限回路１０の検出レ
ベル（V_BE5）以下に低下して（V_L＜V_BE5）トラ
ンジスタ５がオフとなつたとき、上記トランジス
タQ_u，Q_v，Q_wは再び飽和ドライブとなり、この
飽和ドライブとなつた以降は、低速過電流制限回
路１１の出力によるPWM制御によつて出力電圧
V_sをさらに低下させ過電流を制限する。

そして、抵抗R_Lの端子間電圧V_Lが低速過電流
制限回路１１の検出レベル（V_ref）と等しく（V_L
＝V_ref）となつたとき（第６図t₃時点）、過電流
は第６図のI_Rで示す一定の値に制限される。この
際、高速過電流制限回路１０を用いず、低速過電
流制限回路１１のみで過電流を制限した場合、過
電流は、第６図の２点鎖線で示すように、短時間
ではあるが、ピーク値がI_P1まで流れることにな
つてトランジスタを電流破壊せしめるおそれが生
ずることになる。

又、位置検出器H_u，H_v，H_wの異常例えば、引
出しリード線の断線等が生じインバータ回路６の
トランジスタがアーム短絡を惹起して過電流が発
生した場合も、上述同様に動作して過電流を制限
するので、説明を省略する。

そして、上記モータ７の異常状態あるいは位置
検出器H_u，H_v，H_wの異常が解消すれば、抵抗
R_Lの端子間電圧V_Lが低速過電流制限回路１１の
検出レベル以下（V_L＜V_ref）となるので、低速過
電流制限回路１１の出力電圧V₁₁は飽和して制御
電源V_CCと略々等しい電圧となり、優先回路１２
のダイオードD₅が不導通となつて、以降差動増
幅回路４の出力電圧V₄によりチヨツパ回路３の
出力電圧V_sがPWM制御されて、上述した定常状
態の動作に復帰してモータ７を駆動する。

このように、高速過電流制限回路１０の検出レ
ベルを低速過電流制限回路１１の検出レベルより
大きく設定し、両回路１０，１１を組合せること
により、立上りの急峻な過電流の発生に対して
は、高速過電流制限回路１０によつて検出してイ
ンバータ回路６のトランジスタQ_u，Q_v，Q_wを不
飽和ドライブに移行せしめてこれに電圧を負担せ
しめることにより過電流のピーク値を高速で抑制
し、次いで、低速過電流制限回路１１によりチヨ
ツパ回路の出力電圧V_sを低下せしめて両制限回
路１０，１１の制限動作の相乗効果で過電流をさ
らに制限し、過電流が高速過電流制限回路１０の
検出レベル以下に制限されたとき、上記トランジ
スタQ_u，Q_v，Q_wの不飽和ドライブを飽和ドライ
ブに移行させ、以降低速過電流制限回路１１の出
力によりチヨツパ回路３の出力電圧V_sをPWM制
御して低下せしめて過電流を制限することがで
き、上記トランジスタQ_u，Q_v，Q_wの不飽和ドラ
イブを短時間（例えば数10ms、チヨツパ回路３
の出力用コンデンサC₂の放電時間が必要となる
ので）で飽和ドライブに移行せしめることにな
る。

このことを第７図に示すトランジスタの安全動
作領域曲線との関係で説明すると、高速過電流制
限回路１０はμsのオーダで動作するが、長時間に
亘つてインバータ回路６のトランジスタQ_u，Q_v，
Q_wを不飽和ドライブすることは、トランジスタ
の安全動作領域（即ち、トランジスタが２次降伏
現象を起さずに安全に使用できる範囲で、最大コ
レクタ電流（I_cnax）、電圧（V_cnax）及びその通電
時間(Q)によつて決められる。以下ASOと略称す
る）を超えて使用することになつて破壊させるこ
とになるが、次いで動作する低速過電流制限回路
１１の出力によりチヨツパ回路３の出力電圧V_s
を、過電流が該低速過電流制限回路１１の検出レ
ベルと等しくなるようにPWM制御して低下せし
めるため、上記トランジスタQ_u〜Q_zは破壊され
るようなことはない。さらに、上記トランジスタ
Q_u，Q_v，Q_wの動作点について説明すると、第７
図に示すように、高速過電流流制限回路１０のト
ランジスタQ₅の導通によつて（検出動作）トラ
ンジスタQ_u，Q_v，Q_wが飽和ドライブから不飽和
ドライブに移行することにより、トランジスタ
Q_u，Q_v，Q_wが電圧を負担して過電流のピーク値
がI_P2に抑制されることにより、その動作点はコ
レクタ電流I_cがI_P2のレベルで移行（矢印F₁方向）
して通電時間T₂内のP₁点で使用されることにな
り、次いで、検出動作する低速過電流制限回路１
１の出力によりPWM制御されてチヨツパ回路３
の出力電圧V_sが低下して過電流がI_P2からI_Rに制
限されることによつて上記動作点P₁はP₂に移行
（矢印F₂方向）する。動作点P₂に移行した時点で
上記トランジスタQ_u，Q_v，Q_wは飽和ドライブと
なり、ASOの狭まいトランジスタであつても破
壊せしめることなく本装置への適用が可能とな
る。

尚、上記実施例にあつて高速過電流制限回路１
０はドライブ回路９を介してインバータ回路６の
正側アームのトランジスタQ_u，Q_v，Q_wのベース
電流を減少させて過電流を制限するように説明し
たが、これに代つて第８図に示すように、ドライ
ブ回路を入力端X_xと出力端Y_xの間に挿入した抵
抗R₄にベース電流制限用の抵抗R₂₆を、入力端X_y
と出力端Y_yとの間に挿入した抵抗R₈に抵抗R₂₇
を、また、入力端X_zと出力端Y_zとの間に挿入し
た抵抗R₁₂に抵抗R₂₈をそれぞれ直列に挿入し、
上記抵抗R₄とR₂₆の接続点に高速過電流制限回路
１０のダイオードD₂のアノードを、抵抗R₈とR₂₇
の接続点にダイオードD₃のアノードを、抵抗R₁₂
とR₂₈の接続点にダイオードD₄のアノードをそれ
ぞれ接続して、ドライブ回路９_aを形成し、過電
流発生時、上記インバータ回路６の負側アームの
トランジスタQ_x，Q_y，Q_zのベース電流を上述同
様制限するように構成したものであつてもよい。
又、優先回路１２はダイオードD₅と抵抗R₂₅によ
つて形成するように説明したが、これに代つて、
第９図に示すように、差動増幅回路４の出力端
に、抵抗R₂₅に代つて、ダイオードD₆のカソード
を接続し、このダイオードD₆のアノードを上記
ダイオードD₅のアノードと共通接続してこの接
続点を出力端とすると共に、抵抗R₂₉を介して制
御電源V_CCに接続した優先回路１２_aを用いてもよ
い。更に、低速過電流制限回路１１と差動増幅回
路４は比例・積分増幅回路で形成するように説明
したが、単に比例増幅回路、積分増幅回路、ある
いは比例・積分・微分増幅回路で形成したもので
あつてもよい。

本発明によれば、高速過電流制限回路の過電流
検出レベルを低速過電流制限回路の過電流検出レ
ベルより大きく設定して、過電流が上記高速過電
流制限回路の検出レベルを超えたとき、該高速過
電流制限回路の出力によりドライブ回路のベース
ドライブ出力を制限してインバータ回路のトラン
ジスタの飽和動作を一時的に不飽和動作に移行せ
しめて過電流のピーク値を抑制し、この抑制され
た過電流を、低速過電流制限回路の出力により、
チヨツパ回路の出力電圧をPWM制御してさらに
低下せしめて上記トランジスタの不飽和動作を飽
和動作に移行させ、上記過電流を一定レベルまで
制限させて、ブラシレスモータ駆動制御せしめる
ようにしてあるので、モータの異常状態あるいは
位置検出器の異常により過電流が発生しても、耐
量の小さいASOの狭まいトランジスタを破壊せ
しめることなく使用することができ、汎用性の高
いトランジスタでインバータ回路を構成すること
ができ、しかも、PWM制御されるチヨツパ回路
も過電流のピーク値が高速で抑制されるので、制
御用トランジスタの電流耐量、チヨークコイル飽
和耐量を大きくすることなく構成することがで
き、トランジスタの不飽和動作も短時間であるの
で高効率化を図ることができ、装置を簡略化して
小形、安価に構成することができ、特にフアン用
モータとして使用されるブラシレスモータの駆動
制御装置として好適なものとすることができる。

【図面の簡単な説明】

第１図はブラシレスモータの特性図、第２図は
本発明の実施例を示すブロツク図、第３図は第２
図の分配回路の入出力のタイムチヤート図、第４
図は第２図の要部を具体化して示すブロツク図、
第５図は第２図の検出用抵抗に流れる負荷電流の
説明図、第６図は第２図の過電流の制限動作の説
明図、第７図はトランジスタの安全領域曲線図で
ある。第８図は第２図のドライブ回路の他の実施
例を示す回路図、第９図は第２図の優先回路の他
の実施例を示す回路図である。１：交流電源、２：整流回路、３：チヨツパ回
路、４：差動増幅回路、５：パルス幅変調制御回
路、６：インバータ回路、７：ブラシレスモー
タ、８：分配回路、９，９_a：ドライブ回路、１
０：高速過電流制限回路、１１：低速過電流制限
回路、１２，１２_a：優先回路。

Claims

【特許請求の範囲】

１交流電源に、整流回路を介して、速度指令に
応じたパルス幅を変調した出力信号を送出するパ
ルス幅変調制御回路から接続されて出力電圧を可
変するようにしたチヨツパ回路を接続し、このチ
ヨツパ回路の出力端に、２個のトランジスタを直
列に接続した直列アームを複数ブリツジ形に結線
したインバータ回路を接続し、このインバータ回
路の各トランジスタのベースには、該インバータ
回路の出力端に接続されたブラシレスモータのロ
ータの回転位置を検出する位置検出器から接続さ
れて入力を分配する分配回路の出力信号によつて
ドライブ出力を送出するようにしたドライブ回路
の出力端をそれぞれ接続して、上記インバータ回
路の各トランジスタを適時オンオフ制御してブラ
シレスモータを駆動せしめるようにした装置にお
いて、上記装置には、ブラシレスモータの負荷電
流が検出レベルを超えたとき、上記ドライブ回路
のドライブ出力を減少させることによつてインバ
ータ回路の出力電流を制限するようにした高速過
電流制限回路と、この回路の検出レベルより低い
検出レベルで上記負荷電流を検出してパルス幅変
調制御回路の出力信号を可変して上記インバータ
回路の出力電流を制限するようにした低速過電流
制限回路とを備え、過電流発生時、そのピーク値
を高速で抑制しこれを一定レベルに制限して上記
モータを駆動制御せしめるようにしたことを特徴
とするブラシレスモータの駆動制御装置。