JPH0564110A - 映像信号補正装置とそれを用いた表示装置 - Google Patents

Abstract

(57)【要約】 【目的】液晶表表示装置などに発生する輝度むら低減と
ガンマ補正を行う映像信号補正装置に用いるＬＵＴのメ
モリ容量低減を図る。 【構成】表示画面をブロックに分け、いくつかのブロッ
ク毎のガンマ補正データをＬＵＴ２２ａ，２２ｂ，２２
ｃ，２２ｄに格納しておく。Ａ／Ｄ変換器２１でディジ
タル変換された映像信号６１を四個のＬＵＴに入力し、
係数付加回路２３ａ，２３ｂ，２３ｃ，２３ｄと加算回
路２４からなる補間処理回路により、ガンマ補正データ
の無いブロックの映像信号を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置などのドッ
トマトリクス形表示装置上に発生する輝度むらを電気的
に補正する映像信号補正装置とそれを用いた表示装置に
関する。

【０００２】

【従来の技術】アクティブマトリクスを用いた液晶表示
装置において、入力されたアナログ画像信号をディジタ
ル信号に変換した後、例えば、メモリで構成されるルッ
クアップテーブル（以下ＬＵＴと略す）を用いて、入力
映像信号を液晶表示特性に合わせた液晶印加電圧信号に
変換する、いわゆる、ガンマ補正を行うと同時に、その
ＬＵＴ内のガンマ補正データを画像表示位置に合わせて
切り換え、輝度むらが少ない液晶表示装置を実現するこ
とが、例えば、特開平３−１８８２２号公報に示されて
いる。

【０００３】

【発明が解決しようとする課題】上記従来技術は、液晶
パネル上の表示画面を適当なブロックに分割し、ブロッ
ク単位でガンマ補正データを切り換えている。このと
き、たとえば、ディジタル画像信号が一画素当たり八ビ
ット（０〜２５５階調）で構成され、さらに画面の中央
部に対し周辺部の輝度が約７５％あったと仮定すると、
中央部と周辺部の輝度差２５％（６４階調）分の補正が
必要となる。ブロック間のガンマ補正曲線の差により、
ブロックの接合部（境界領域）の輝度差が生じて目立つ
という問題を防ぐためには、中央部から周辺部へ６４ブ
ロック分の分割を行い、ブロック間の補正は一階調程度
であるのが望ましい。すなわち、表示画面全体を水平、
垂直共１２８分割した１２８×１２８＝１６，３８４ブ
ロック必要となる。各ブロックごとに２５６階調分の八
ビットガンマ補正データが三原色分必要とすると、ＬＵ
Ｔは １６，３８４×２５６×８×３＝９６Ｍｂｉｔ分
もの大容量データが必要となり、価格が高いといった問
題があった（メモリ容量については、慣例により、１０
２４ｂｉｔ＝１Ｋｂｉｔ，１０２４Ｋｂｉｔ＝１Ｍｂｉ
ｔ の単位で示している）。

【０００４】そこで本発明は、少ないメモリ容量で輝度
むら低減とガンマ補正を実現するために、輝度むら補正
兼用ガンマ補正データの補間を行った、低価格の映像信
号補正装置とそれを用いたドットマトリクス形表示装置
を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明はいくつかのブロック毎にガンマ補正データ
を格納しておき、ガンマ補正データの無いブロックのデ
ータは、近くのガンマ補正データを持つブロックのデー
タから演算処理して得られる補間データを用いる。

【０００６】さらに、各輝度むら補正データを主なガン
マ補正データからの差分情報として格納することによ
り、一ブロック当たりの輝度むら補正データを圧縮し、
ガンマ補正データとして使用する時に演算処理して元の
データを再現することにより、一層のメモリ容量低減を
図る。

【０００７】

【作用】例えば、４×４ブロック毎にガンマ補正データ
を蓄え、他のブロックのガンマ補正データを補間データ
で代用することより、従来の１／１６のメモリ容量で輝
度むら補正を実現できる。もともと、各ブロック間の境
界を目立たせないため、隣接ブロックのガンマ補正デー
タの輝度差は一階調程度であり、１６ブロック程度の範
囲でガンマ補正データの大きな変化はないと考えられる
ので、上記の補間データ使用による輝度むら補正効果が
減ることは少ないと考えられる。

【０００８】さらに、ブロック間のガンマ補正データに
大きな差がない場合、例えば、ガンマ補正データを１６
×１６ブロック（以下、大ブロックと呼ぶ）毎に、大ブ
ロックのガンマ補正データに対する差分情報を４×４ブ
ロック（以下、中ブロックと呼ぶ）毎に蓄える。ガンマ
補正データとして八ｂｉｔ必要な場合でも、差分情報と
しては四ｂｉｔ程度で表現できるため、中ブロック全て
にガンマ補正データを蓄える場合に比べて、さらにメモ
リ容量をほぼ半減できる効果がある。

【０００９】

【実施例】以下、ドットマトリクス形表示装置の一例と
して、液晶表示装置を取り上げ、本発明の一実施例の映
像信号補正装置とそれを用いた表示装置について、図面
を参照しながら説明する。

【００１０】図１は本発明の第一の実施例における映像
信号補正装置とそれを用いた液晶表示装置のブロック図
を示すものである。図１において、２Ｒ，２Ｇ，２Ｂは
それぞれ例えばＲ（赤），Ｇ（緑），Ｂ（青）の三原色
映像信号に対応した映像信号補正装置、２１はＡ／Ｄ変
換器、２２ａと２２ｂ，２２ｃ，２２ｄはＬＵＴ、２３
ａと２３ｂ，２３ｃ，２３ｄは係数付加回路、２４は加
算器、２５はＤ／Ａ変換器である。

【００１１】映像信号からアナログ三原色映像信号と水
平及び垂直同期信号を作成する映像信号処理回路１１か
ら出力され、Ａ／Ｄ変換器２１で例えば八ｂｉｔにディ
ジタル変換された映像信号６１は、ＬＵＴ２２ａ，２２
ｂ，２２ｃ，２２ｄの下位アドレスに並列に入力され
る。一方、水平及び垂直同期信号はタイミング発生回路
１３で水平駆動パルス７１、垂直駆動パルス７２を作成
する。水平駆動パルス７１で制御される水平ドライバ３
１と、垂直駆動パルス７２で制御される垂直ドライバ３
２によって、液晶パネル３３を駆動する。

【００１２】この時、アドレス回路４は、水平駆動パル
ス７１と垂直駆動パルス７２から、画面分割したブロッ
ク位置を示す水平ブロック位置データと垂直ブロック位
置データを作成し、そのブロック位置データに基づくＬ
ＵＴ制御信号６２ａ，６２ｂ，６２ｃ，６２ｄを、ＬＵ
Ｔ２２ａ，２２ｂ，２２ｃ，２２ｄの上位アドレスに入
力される。この結果、ＬＵＴ２２ａ，２２ｂ，２２ｃ，
２２ｄはテーブルを参照することにより、下位アドレス
に与えられたディジタル映像信号６１に対してガンマ補
正された四ブロック分の映像信号６４ａ，６４ｂ，６４
ｃ，６４ｄが得られる。同時に、アドレス回路４はブロ
ック位置データに基づき、係数選択信号６３ａ，６３
ｂ，６３ｃ，６３ｄを係数付加回路２３ａ，２３ｂ，２
３ｃ，２３ｄに与え、係数選択信号に対する所定の係数
を四ブロック分の映像信号６４ａ，６４ｂ，６４ｃ，６
４ｄに掛け合わせた信号６５ａ，６５ｂ，６５ｃ，６５
ｄを得る。これらの信号を加算器２５に加えて加算する
ことにより、ブロック位置に対応して補間によりガンマ
補正されたディジタル映像信号６６が得られ、これをＤ
／Ａ変換器２５によりアナログ信号に変換されて、水平
ドライバ３１に入力され、液晶パネル上に各ブロック毎
にガンマ補正と同時に輝度むら補正された表示画像が得
られる。

【００１３】以上のように構成された映像信号補正装置
について、以下その動作について説明する。

【００１４】図２は、実施例において、ガンマ補正デー
タを持つ近接した四ブロックから補間によって、所定ブ
ロックのガンマ補正されたディジタル映像信号を得る動
作原理を説明する図である。ｉ，ｊはそれぞれ垂直，水
平ブロック位置を示しており、以下、ブロックを（ｉ，
ｊ）の座標でその位置を示す。ガンマ補正データを持つ
水平、垂直四ブロック毎のブロックに○印を記入してあ
る。すなわち４×４＝１６ブロック毎にガンマ補正デー
タを持つことにより、全てのブロックにガンマ補正デー
タをもたせる従来の方法に比べて、ガンマ補正データを
格納するメモリ容量をほぼ１／１６に低減できる。すな
わち、従来例で説明した１２８×１２８＝１６，３８４
のブロックを持つ場合、ガンマ補正データを持つブロッ
クは３２×３２＝１，０２４で済むため、四つのＬＵＴ
２２ａ，２２ｂ，２２ｃ，２２ｄの合計メモリ容量は
１，０２４×２５６×８＝２Ｍｂｉｔ（各ＬＵＴ当た
り、０．５Ｍｂｉｔ）、三原色分合わせて ２Ｍｂｉｔ
×３＝６Ｍｂｉｔ と低減できる。

【００１５】次に、ガンマ補正データを持たない（ｉ，
ｊ）のブロックのガンマ補正されたディジタル映像信号
ｅijを補間により求める方法を説明する。

【００１６】ＬＵＴ２２ａ，２２ｂ，２２ｃ，２２ｄ
は、それぞれ（８ｍ，８ｎ），（８ｍ＋４，８ｎ），
（８ｍ，８ｎ＋４），（８ｍ＋４，８ｎ＋４）のブロッ
クのガンマ補正データを格納しているとする（但し、
ｍ，ｎは０以上の整数）。この時、０≦ｉ，ｊ≦４ の
範囲において、（ｉ，ｊ）ブロックに近接した四つのブ
ロック（０，０），（０，４），（４，０），（４，
４）のガンマ補正データを利用して、（ｉ，ｊ）ブロッ
クの入力映像信号に対するガンマ補正されたディジタル
映像信号ａ00，ｂ04，ｃ40，ｄ44 をＬＵＴ２２ａ，２
２ｂ，２２ｃ，２２ｄより得る。この時、二次元の直線
補間により、ガンマ補正されたディジタル映像信号ｅij
は式（１）から求められる。

【００１７】

【数１】

【００１８】すなわち、ディジタル映像信号ａ00，ｂ0
4，ｃ40，ｄ44 にそれぞれ所定の係数を掛け合わせた
後、加算することにより、ガンマ補正されたディジタル
映像信号ｅijが得られることがわかる。この演算処理を
行う回路が係数付加回路２３ａ，２３ｂ，２３ｃ，２３
ｄと加算器２４であった。次に、係数付加回路の動作
を、係数付加回路２３ａを例に取り上げて説明する。

【００１９】図１に示すように、係数付加回路２３ａに
は、ＬＵＴ２２ａの出力映像信号６４ａ（図２では映像
信号ａ00，ａ08 に相当）と、アドレス回路の係数選択
信号６３ａが入力され、式（１）中の第一項に相当する
出力データを得る回路である。図３はこれらの関係をま
とめたものであり、第一の実施例における係数付加回路
２３ａの出力データを示す図である。係数付加回路は、
ＬＵＴと同様に例えばメモリなどで実現でき、ブロック
位置に応じて映像信号ａ00，ａ08，ａ80などと切り替わ
る８ｂｉｔ映像信号６４ａを下位アドレスに、ブロック
位置を示すアドレスｉとｊの下位３ｂｉｔずつ計６ｂｉ
ｔを上位アドレスに与えればよい。この１４ｂｉｔアド
レス、８ｂｉｔデータの構成において、係数付加回路２
２ａを構成するメモリ容量は １６Ｋｂｉｔ×８＝１２
８Ｋｂｉｔ必要となる。この時、ＬＵＴのメモリ容量と
合わせて ２Ｍｂｉｔ＋１２８Ｋｂｉｔ×４＝２．５Ｍ
ｂｉｔ、三原色分合わせて２．５Ｍｂｉｔ×３＝７．５
Ｍｂｉｔ であり、システム全体で考えても従来例の９
６Ｍｂｉｔ に比べて大幅低減できる。

【００２０】さて、図３を見ると、係数付加回路に要求
される係数は、０，１／１６，１／８，３／１６，１／
４，３／８，１／２，９／１６，３／４，１ の１０種
類しかないことがわかる。従って、係数選択信号を工夫
することにより、係数付加回路をメモリで構成した場合
のブロック位置を示すアドレスｉとｊの下位３ｂｉｔず
つ計６ｂｉｔの６４種類の係数選択信号ではなく１０種
類で済むため、係数付加回路のメモリ容量は ２５６×
１０×８＝２０Ｋｂｉｔと前述の１２８Ｋｂｉｔに大し
て１／６に低減できる。以下、このメモリ容量低減手法
に基づいて図１の実施例におけるアドレス回路４の具体
的回路構成とその動作、係数付加回路２３ａ，２３ｂ，
２３ｃ，２３ｄの動作について説明する。

【００２１】図４は第一の実施例におけるアドレス回路
の構成例を示すブロック図である。入力端子４９ｈと４
９ｖには、それぞれ図１のタイミング発生回路の出力信
号である水平駆動パルス７１と垂直駆動パルス７２が与
えられ、分周器４１ｈと４１ｖにより、水平ブロックパ
ルス７３ｈと垂直ブロックパルス７３ｖを得る。水平ブ
ロックパルス７３ｈを四分周器４２ｈと二分周器４３ｈ
で分周することにより、水平ブロック位置ｊの下位３ｂ
ｉｔ信号７４ｈを得、デコーダ４６ａ，４６ｂ，４６
ｃ，４６ｄの下位アドレスに与えられる。同様に、垂直
ブロックパルス７３ｖを四分周器４２ｖと二分周器４３
ｖで分周することにより、垂直ブロック位置ｉの下位３
ｂｉｔ信号７４ｖを得、デコーダ４６ａ，４６ｂ，４６
ｃ，４６ｄの上位アドレスに与えられる。デコーダ４６
ａ，４６ｂ，４６ｃ，４６ｄは水平及び垂直ブロック位
置ｉ，ｊの下位３ｂｉｔ信号７４ｈ，７４ｖから係数付
加回路２３ａ，２３ｂ，２３ｃ，２３ｄに与えるそれぞ
れ４ｂｉｔの係数選択信号６３ａ，６３ｂ，６３ｃ，６
３ｄを得る。

【００２２】二分周器４３ｈの出力信号はさらに十六分
周器４４ｈで十六分周され、水平ブロック位置ｊの上位
４ｂｉｔ信号７５ｈをＬＵＴ２２ａと２２ｃのＬＵＴ制
御信号６２ａと６２ｃの下位制御信号として用いる。水
平ブロック位置ｊの上位４ｂｉｔ信号７５ｈを遅延回路
４５ｈで遅らせた信号７６ｈを、ＬＵＴ２２ｂと２２ｄ
のＬＵＴ制御信号６２ｂと６２ｄの下位制御信号として
用いる。遅延回路を用いるのは、各ＬＵＴがガンマ補正
データを８水平ブロック毎に持ち、かつＬＵＴ２２ａと
２２ｃに対し、ＬＵＴ２２ｂと２２ｃが格納しているガ
ンマ補正データの対応するブロックが４水平ブロックず
れていることに対応している。同様に、２分周器４３ｖ
の出力信号はさらに１６分周器４４ｖで１６分周され、
垂直ブロック位置ｉの上位４ｂｉｔ信号７５ｖをＬＵＴ
２２ａと２２ｂのＬＵＴ制御信号６２ａと６２ｂの上位
制御信号として用いる。水平ブロック位置ｉの上位四ｂ
ｉｔ信号７５ｖを遅延回路４５ｖで遅らせた信号７６ｖ
を、ＬＵＴ２２ｃと２２ｄのＬＵＴ制御信号６２ｃと６
２ｄの下位制御信号として用いる。

【００２３】表１は、係数付加回路の係数選択信号入力
と上記十種類の係数の対応を示す図である。

【００２４】

【表１】

【００２５】十種類の係数を選択するために４ｂｉｔの
係数選択信号を用いており、これが、図４の係数選択信
号６３ａ，６３ｂ，６３ｃ，６３ｄに相当する。この様
に定めることにより、前述の通り、係数付加回路の回路
規模を２０Ｋｂｉｔとすることができる。図３の係数付
加回路２３ａの出力データを基に、表１の係数選択信号
を用いて、垂直及び水平ブロック位置ｉ，ｊと係数選択
信号の関係を示したものが表２であり、これはデコーダ
４６ａの入出力表となる。同様に、デコーダ４６ｂ，４
６ｃ，４６ｄの入出力表は表３，表４，表５のように求
められる。

【００２６】

【表２】

【００２７】

【表３】

【００２８】

【表４】

【００２９】

【表５】

【００３０】これらのデコーダはメモリを用いたＬＵＴ
としても実現でき、この時のメモリ容量はアドレスが垂
直及び水平ブロック位置ｉ，ｊの下位三ｂｉｔの合計六
ｂｉｔ、出力データが四ｂｉｔであるから、６４×４＝
２５６ｂｉｔ となる。

【００３１】以上の結果をまとめると、１２８×１２８
のブロックを用いた場合、第一の実施例において、一色
当たりに必要なメモリ容量は、ＬＵＴが ０．５Ｍｂｉ
ｔ×３＝２Ｍｂｉｔ、係数付加回路が ２０Ｋｂｉｔ×
４＝８０Ｋｂｉｔ、アドレス付加回路 ２５６×４＝１
Ｋｂｉｔ の計２．１Ｍｂｉｔ であり、三原色分を考
慮しても ２．１Ｍｂｉｔ×３＝６．３Ｍｂｉｔ で構
成できる。この様に、従来例の９６Ｍｂｉｔに対して約
１／１６のメモリ低減が図れる。

【００３２】本発明の第二の実施例の映像信号補正装置
とそれを用いた表示装置のブロック図を図５に示し、以
下、図面を参照しながら説明する。

【００３３】第一の実施例では、各ＬＵＴは八ｂｉｔの
出力データを持っていた。しかし前述のように、隣接ブ
ロック間での階調変化は０〜１階調程度であり、水平・
垂直各四ブロック毎の十六ブロック毎にガンマ補正デー
タを持つ場合でも、十六ブロック毎の階調変化にして、
０〜４階調程度と考えられる。従って、各ＬＵＴが全て
八ｂｉｔ（２５６階調）の出力データを持つ必要はな
く、差分のガンマ補正データを持つようにすればさらに
メモリ容量を低減できる。第二の実施例では、差分デー
タの活用によるメモリ容量を図っている。

【００３４】図５のブロック図が図１のブロック図と大
きく異なるのは係数付加回路を通らないで加算器２４に
入力されるＬＵＴ２６が追加されている点とＬＵＴ２２
ａ，２２ｂ，２２ｃ，２２ｄの出力データ幅が８ｂｉｔ
より少ない例えば四ｂｉｔで構成されている点である。

【００３５】ＬＵＴ２６は例えば、水平１３×垂直１３
ブロックからなる大ブロックを単位として、ディジタル
映像信号６１の上位６ｂｉｔを入力とし、出力データ幅
六ｂｉｔの大まかなガンマ補正データを持つものとす
る。大ブロック内において、水平・垂直四ブロック毎に
四つずつ計十六個の差分ガンマ補正データをＬＵＴ２２
ａ，２２ｂ，２２ｃ，２２ｄを持ち、第一の実施例と同
様な補間により各ブロックの差分ガンマ補正信号を得
る。差分ガンマ補正信号は、近接ブロック間で階調変化
が少ないと考えられるので、上記のように出力幅四ｂｉ
ｔ程度でよい。加算器２４により、ＬＵＴ２６の出力を
上位六ｂｉｔとし、下位二ｂｉｔを０とした信号に、上
記の差分ガンマ補正信号を加算してブロック毎にガンマ
補正されたディジタル映像信号を得る。表示画面が１２
８×１２８のブロックに分けられているとすると、１３
×１３ブロックからなる大ブロックを水平・垂直共十個
ずつ計百個の大ブロックについてこの動作を繰り返すこ
とにより、全ブロックについてガンマ補正されたディジ
タル映像信号が得られる。

【００３６】次に、図５の実施例におけるメモリ容量を
計算する。大ブロックにおいて、ＬＵＴ２６は入力映像
信号が六ｂｉｔで出力データ幅六ｂｉｔであるから ６
４×６＝３８４ｂｉｔ のメモリ容量である。ＬＵＴ２
２ａ，２２ｂ，２２ｃ，２２ｄは入力映像信号が八ｂｉ
ｔで出力データ幅四ｂｉｔであり、かつ、１３×１３ブ
ロックからなる大ブロック中水平・垂直共四ブロック毎
であるから水平四×垂直四＝十六種類用意する必要があ
るから、２５６×４×１６＝１６Ｋｂｉｔ のメモリ容
量となる。表示画面全体では大ブロックが百個あるか
ら、ＬＵＴ関係だけで （３８４ｂｉｔ＋１６Ｋｂｉ
ｔ）×１００＝１．６４Ｍｂｉｔとなる。係数付加回路
は扱うデータ幅が第一の実施例の半分であるから４０Ｋ
ｂｉｔ、アドレス回路は第一の実施例とほぼ等しく１Ｋ
ｂｉｔである。全体では一色当たり１．７Ｍｂｉｔ、三
色分では５．１Ｍｂｉｔと第一の実施例に比べて、メモ
リ容量をさらに低減できる。

【００３７】本発明の第三の実施例の映像信号補正装置
とそれを用いた表示装置のブロック図を図６に示し、以
下、図面を参照しながら説明する。

【００３８】第一の実施例ではガンマ補正と同時に輝度
むら補正を行うため、ガンマ補正データを持つブロック
は全て、輝度むら補正とガンマ補正を両方含んだ形でデ
ータを持っていた。そこで、第三の実施例では輝度むら
補正機能とガンマ補正機能を分離し、輝度むら補正デー
タは差分データとすることにより、メモリ容量低減を図
ったものである。

【００３９】通常、映像信号処理回路１１の出力信号
は、ブラウン管（ＣＲＴ）の表示特性に合致したものと
なっており、ブラウン管を通して見た映像が自然に見え
るように、いわゆる逆ガンマ補正がかけられた信号とな
っていることが多い。この逆ガンマ補正された信号は、
視感度特性とは異なっており、肉眼で見て輝度が変化し
たと感じられる映像信号電圧差は、黒表示と白表示付近
で異なる。従って、輝度むら補正を少ないメモリ容量で
実現するには、肉眼で見て輝度が変化したと感じられる
映像信号電圧差を、黒表示と白表示、中間調表示におい
て等しくなるような補正をあらかじめかけておいて、輝
度むら補正を行う方法が最良である。その後、表示デバ
イスの表示特性に合わせたガンマ補正を行い、表示デバ
イスを駆動すれば良い。

【００４０】図６のブロック図が図１のブロック図と大
きく異なるのは、Ａ／Ｄ変換器２１の出力にＬＵＴ２７
が挿入された点と、ＬＵＴ２７の出力６８が加算器２４
にも加えられた点、加算器２４の出力にさらにＬＵＴ２
８が挿入された点である。

【００４１】ＬＵＴ２７はＡ／Ｄ変換器２１のディジタ
ル映像出力信号を視感度補正されたディジタル映像信
号、すなわち、肉眼で見て感じる階調差とディジタル映
像信号差がほぼ比例するような、例えば、八ｂｉｔのデ
ィジイタル映像信号６８を形成し、輝度むら補正データ
を持つＬＵＴ２２ａ，２２ｂ，２２ｃ，２２ｄに入力さ
れる。視感度補正されたディジタル映像信号６８は加算
器２５に加えられているので、輝度むら補正データとし
ては差分情報でよく、例えば、中央部と周辺部で２５％
の輝度差を補正しようとすると、データ幅として六ｂｉ
ｔ程度ですむ。各ブロックの補間された輝度むら補正デ
ータの形成動作については第一の実施例と同様であり、
詳細な説明は省略する。

【００４２】加算器２５から、視感度補正と輝度むら補
正されたディジタル映像信号６６が出力され、ＬＵＴ２
８に与えられる。ＬＵＴ２８は表示デバイスとして用い
る液晶パネルの表示特性を考慮したガンマ補正を行って
Ｄ／Ａ変換器２５を駆動することにより、輝度むら補正
とガンマ補正された映像信号で、水平ドライバを通して
液晶パネルを駆動し、良好な画像表示が得られる。

【００４３】次に、画面を水平１２８×垂直１２８のブ
ロックに分けた場合の図６の実施例におけるメモリ容量
を計算する。ＬＵＴ２７とＬＵＴ２８はそれぞれ入力映
像信号が八ｂｉｔで出力データ幅八ｂｉｔであるから
２５６×８＝２Ｋｂｉｔ のメモリ容量である。ＬＵＴ
２２ａ，２２ｂ，２２ｃ，２２ｄは入力映像信号が八ｂ
ｉｔで出力データ幅六ｂｉｔであり、かつ水平・垂直共
四ブロック毎であるから水平３２×垂直３２＝１，０２
４種類用意する必要があるから、２５６×６×１，０２
４＝１．５Ｍｂｉｔ のメモリ容量となる。係数付加回
路は扱うデータ幅が第一の実施例の６／８であるから６
０Ｋｂｉｔ、アドレス回路は第一の実施例とほぼ等しく
１Ｋｂｉｔである。従って、全体では一色当たり１．６
Ｍｂｉｔ、３色分では４．８Ｍｂｉｔと第一や第二の実
施例に比べて、メモリ容量をさらに低減できる。

【００４４】さらに、第三の実施例では、ＬＵＴ２８の
データをいくつか用意しておき、例えば映画や、ニュー
ス、など表示内容によって階調表示特性を変えるといっ
たことが容易にできる効果もある。

【００４５】また、第三の実施例では、ＬＵＴ２７を用
いて視感度補正されたディジタル映像信号、すなわち肉
眼で見て感じる階調差とディジタル映像信号差がほぼ比
例するようなディジイタル映像信号６８を形成していた
が、この処理をアナログ的に映像信号処理回路で行うこ
とにより、ＬＵＴ２７を省くこともできる。この時、肉
眼で見て感じる階調差と映像信号差がほぼ比例するた
め、Ａ／Ｄ変換器のダイナミックレンジをもっとも有効
に使うことができる。その他、表示デバイスの表示特性
がほぼ視感度と等しい場合はＬＵＴ２８を省略できるこ
とは明かである。本発明の第四の実施例の表示装置のブ
ロック図を図７に示し、以下、図面を参照しながら説明
する。

【００４６】これまで述べてきた第一から第三の実施例
を用いた表示装置のＬＵＴへの補正データ格納方法に関
するものである。これらのＬＵＴは、一般にはＥＰＲＯ
ＭやＥＥＲＯＭなどのＲＯＭで構成することにより比較
的容易に実現できる。しかし、例えば１５〜３０ＭＨｚ
のクロックに同期したディジタル映像信号に必要な６０
〜３０ｎＳ程度の高速アクセスタイムＲＯＭは入手が容
易ではない。そこでＬＵＴに比較的高速なスタティック
ＲＡＭなどのＲＡＭを用い、例えば低速ＥＰＲＯＭで構
成される８１に格納されているデータを表示装置の電源
投入時などにＲＡＭ８２，８３に転送するシステムとし
ている。このデータ転送のために、ＬＵＴとしてのＲＡ
Ｍ８２，８３とＥＰＲＯＭ８１を結ぶデータバス８５が
備えられている。このデータバスには、表示装置の輝度
むらや階調表示性などの表示特性を調整する際に、調整
治具としてマイクロコンピュータ８６を接続可能として
おくと便利がよい。さらに、マイクロコンピュータは輝
度計８７やＴＶカメラ８８などと接続して、表示特性調
整の自動化を図ることができる利点がある。さらに、低
速ＥＰＲＯＭは比較的大容量のものが低価格で得られ安
いことから、複数のガンマ補正データを用意しておき、
ＬＵＴとしてのＲＡＭに表示画面に対して最適なガンマ
補正データを転送することにより、階調表示特性を選択
できる利点もある。また、ガンマ補正データをＲＯＭ８
１に格納するとして説明したが、ＲＯＭでなくても、フ
ロッピーディスクやハードディスク等の大容量メモリで
代用することが出来るのは明かである。

【００４７】以上、ドットマトリクス形表示装置とし
て、液晶表示装置を例に挙げて説明したきたが、その他
のＥＬ（エレクトロルミネセンス）やＰＤＰ（プラズマ
ディスプレイ）、ＶＤＰ（蛍光表示管）などに用いても
同様な効果がある。

【００４８】

【発明の効果】本発明によれば比較的少ないメモリ容量
で、輝度むらを低減すると同時にガンマ補正された映像
信号を形成できる映像信号補正装置が実現できる。さら
に、本発明の映像信号補正装置を用いた表示装置によれ
ば、輝度むらが少なく、階調表示特性が良好で、かつ、
表示画像内容に適した階調表示特性を選択できるため、
高画質感のある表示装置を実現することができる。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示すブロック図、

【図２】本発明の第一の実施例の動作原理の説明図、

【図３】本発明の第一の実施例の係数付加回路の出力デ
ータの説明図、

【図４】本発明の第一の実施例のアドレス回路のブロッ
ク図、

【図５】本発明の第二の実施例を示すブロック図、

【図６】本発明の第三の実施例を示すブロック図、

【図７】本発明の第四の実施例を示すブロック図。

【符号の説明】

２Ｒ，２Ｇ，２Ｂ…映像信号補正回路、４…アドレス回
路、１１…映像信号処理回路、２１…Ａ／Ｄ変換器、２
２ａ，２２ｂ，２２ｃ，２２ｄ…ＬＵＴ、２３ａ，２３
ｂ，２３ｃ，２３ｄ…係数付加回路、２４…加算器、２
５…Ｄ／Ａ変換器、３１…水平ドライバ、３２…垂直ド
ライバ、３３…液晶パネル。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吹上 賢一 神奈川県横浜市戸塚区吉田町292番地株式 会社日立画像情報システム内

Claims (7)

【特許請求の範囲】
1. 【請求項１】映像信号をディジタル変換した映像信号デ
   ータを出力するＡ／Ｄ変換器と、同期信号からタイミン
   グ発生回路により形成される水平駆動パルスと垂直駆動
   パルスを入力し、表示画面上で画面分割したブロック位
   置を示す水平画素位置データと垂直画素位置データを出
   力するアドレス回路と、上位アドレス線に前記水平ブロ
   ック位置データと前記垂直ブロック位置データ、下位ア
   ドレス線に前記Ａ／Ｄ変換器出力の映像信号を入力と
   し、複数のブロック毎に表示むら補正データを格納する
   複数個のルックアップテーブルと、前記複数のルックア
   ップテーブルから出力される複数の補正映像信号データ
   を入力とする係数付加回路と加算器からなる補間処理回
   路を備えたことを特徴とする映像信号補正装置。
2. 【請求項２】請求項１に記載の前記映像信号補正装置を
   用いた表示装置。
3. 【請求項３】請求項１に記載の前記映像信号補正装置の
   複数個のルックアップテーブルがＲＡＭで構成され、Ｒ
   ＯＭやフロッピーディスク、ハードディスクなどの外部
   記憶装置と、前記ＲＡＭがデータバスで接続されている
   映像信号補正装置。
4. 【請求項４】請求項３に記載の映像信号補正装置のデー
   タバスはマイクロコンピュータと接続可能な映像信号補
   正装置。
5. 【請求項５】映像信号をディジタル変換した映像信号デ
   ータを出力するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出
   力ディジタル映像信号を視感度補正する第一のルックア
   ップテーブルと、同期信号からタイミング発生回路によ
   り形成される水平駆動パルスと垂直駆動パルスを入力
   し、表示画面上で画面分割したブロック位置を示す水平
   画素位置データと垂直画素位置データを出力するアドレ
   ス回路と、上位アドレス線に前記水平ブロック位置デー
   タと前記垂直ブロック位置データ、下位アドレス線に前
   記第一のルックアップテーブル出力の映像信号を入力と
   し、かつ複数のブロック毎に表示むら補正データを格納
   する複数個の第二のルックアップテーブルと、前記複数
   の第二のルックアップテーブルから出力される複数の補
   正映像信号データを入力とする係数付加回路と加算器か
   らなる補間処理回路、前記補間処理回路の出力を入力と
   しガンマ補正する第三のルックアップテーブルを備えた
   ことを特徴とする映像信号補正装置。
6. 【請求項６】請求項５に記載の前記映像信号補正装置の
   前記第三のルックアップテーブルのデータを表示内容に
   合わせて切り替える映像信号補正装置。
7. 【請求項７】請求項６に記載の前記映像信号補正装置を
   用いた表示装置。