KR101016279B1 - 액정표시장치와 그 구동방법 - Google Patents

액정표시장치와 그 구동방법 Download PDF

Info

Publication number
KR101016279B1
KR101016279B1 KR1020030087693A KR20030087693A KR101016279B1 KR 101016279 B1 KR101016279 B1 KR 101016279B1 KR 1020030087693 A KR1020030087693 A KR 1020030087693A KR 20030087693 A KR20030087693 A KR 20030087693A KR 101016279 B1 KR101016279 B1 KR 101016279B1
Authority
KR
South Korea
Prior art keywords
chromaticity
data
luminance
liquid crystal
crystal display
Prior art date
Application number
KR1020030087693A
Other languages
English (en)
Other versions
KR20050054332A (ko
Inventor
이상훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030087693A priority Critical patent/KR101016279B1/ko
Publication of KR20050054332A publication Critical patent/KR20050054332A/ko
Application granted granted Critical
Publication of KR101016279B1 publication Critical patent/KR101016279B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 화면 전체에서 휘도와 색도의 균일도를 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.
이 액정표시장치와 그 구동방법은 화면의 위치별 휘도와 색도의 편차를 보정하기 위한 보정값을 설정하고, 상기 보정값을 이용하여 데이터를 보정하게 된다.

Description

액정표시장치와 그 구동방법{LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}
도 1은 종래의 액정표시장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예에 따른 액정표시장치와 그 구동방법에 있어서 휘도와 색도 편차가 각각 측정되는 화면의 각 위치를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 4는 도 3에 도시된 균일화 처리부의 제1 실시예를 나타내는 블록도이다.
도 5는 도 3에 도시된 균일화 처리부의 처리수순을 단계적으로 나타내는 흐름도이다.
도 4는 도 3에 도시된 균일화 처리부의 제1 실시예를 나타내는 블록도이다.
도 5는 도 4에 도시된 균일화 처리부의 처리수순을 단계적으로 나타내는 흐름도이다.
도 6은 도 3에 도시된 균일화 처리부의 제2 실시예를 나타내는 블록도이다.
도 7은 도 6에 도시된 균일화 처리부의 처리수순을 단계적으로 나타내는 흐름도이다.
도 8은 도 3에 도시된 균일화 처리부의 제3 실시예를 나타내는 블록도이다.
도 9는 도 8에 도시된 균일화 처리부의 처리수순을 단계적으로 나타내는 흐름도이다.
도 10은 도 3에 도시된 균일화 처리부의 제4 실시예를 나타내는 블록도이다.
도 11은 도 10에 도시된 균일화 처리부의 처리수순을 단계적으로 나타내는 흐름도이다.
도 12는 균일화 처리부와 타이밍 콘트롤러의 원칩화를 나타내는 도면이다.
도 13은 인터페이스 수신회로와 균일화 처리부 및 타이밍 콘트롤러의 원칩화를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11, 21 : 인터페이스회로 12, 22 : 타이밍 콘트롤러
13, 23 : 데이터 구동회로 14, 24 : 게이트 구동회로
15, 25 : 액정표시패널 16, 26 : 백라이트 유닛
17, 27 : 인버터 18, 28 : 직류-직류 변환기
19, 29 : 시스템 21a : 인터페이스 수신회로
30 : 균일화 처리부
본 발명은 액정표시장치에 관한 것으로, 특히 화면 전체에서 휘도와 색도의 균일도를 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 이러한 액정표시장치는 주로 셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입으로 구현되고 있다.
도 1은 액티브 매트릭스 타입의 액정표시장치를 개략적으로 나타낸다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는 시스템(17)과, m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차되며 그 교차부에 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 형성된 액정표시패널(15)과, 액정표시패널(15)에 빛을 조사하기 위한 백라이트(16)와, 액정표시패널(15)의 데이터라인들(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(13)와, 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하기 위한 게이트 구동회로(14)와, 데이터 구동회로(13)와 게이트 구동회로(14)를 제어하기 위한 타이밍 콘트롤러(12)와, 시스템(17)과 타이밍 콘트롤러(12) 사이에 접속된 인터페이스회로(11)와, 액정표시패널(15)의 구동전압들을 발생하기 위한 직류-직류 변환기(이하, 'DC-DC 변환기'라 한다)(18)와, 백라이트(16)를 구동하기 위한 인버터(19)를 구비한다.
액정표시패널(15)은 두 장의 유리기판 사이에 액정이 주입된다. 이 액정표시패널(15)의 하부 유리기판 상에 형성된 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)은 상호 직교된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔신호에 응답하여 데이터라인들(D1 내지 Dn) 상의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 해당 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 해당 데이터라인(D1 내지 Dm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 액정표시패널(15)의 상부 유리기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 그리고 액정표시패널(15)의 상부 유리기판의 광출사면과 하부 유리기판의 광입사면 상에는 광축이 직교하는 편광판이 각각 부착되고 하부 유리기판의 액정 대향면과 상부 유리기판의 액정 대향면 각각에는 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 또한, 액정표시패널(15)의 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성된다. 이 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 도시하지 않은 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시키는 역할을 한다. 이러한 액정표시패널(15)은 공정기술의 발달에 힘입어 최근 대화면화되고 있다.
시스템(17)의 그래픽 처리회로는 아날로그 데이터를 디지털 비디오 데이터(RGB)로 변환함과 아울러 디지털 비디오 데이터(RGB)의 해상도와 색온도를 조정한다. 이 시스템(10)으로부터 출력되는 디지털 비디오 데이터(RGB)와 수직/수평 동기신호 및 클럭신호는 인터페이스회로(11)를 통하여 타이밍 콘트롤러(12)에 공급된다.
인터페이스회로(11)는 디지털 비디오 데이터를 TTL 또는 CMOS 레벨로 변환하 여 병렬로 전송하는 TMDS(Transition Minimized Differential Signal) 방식이나 디지털 비디오 데이터(RGB)를 직렬 데이터로 압축하여 전송한 후에 다시 병렬 데이터로 복원하는 LVDS(Low Voltage Differential Signaling) 방식으로 구현된다.
타이밍 콘트롤러(12)는 인터페이스회로(11)를 경유하여 시스템(17)으로부터 공급되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 구동회로(14)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(13)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOC), 극성신호(Polarity : POL) 등을 포함한다. 그리고 타이밍 콘트롤러(12)는 인터페이스회로(11)를 경유하여 시스템(17)으로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 데이터 구동회로(13)에 공급한다.
데이터 구동회로(13)는 타이밍 콘트롤러(12)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 아날로그 감마보상전압으로 변환하고 그 아날로그 감마보상전압을 데이터라인들(D1 내지 Dm)에 공급한다.
게이트 구동회로(14)는 타이밍 콘트롤러(12)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 게이트라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터 가 공급되는 액정표시패널(15)의 수평라인을 선택한다.
DC-DC 변환기(18)는 시스템(17)으로부터의 VCC 전압을 이용하여 고전위 공통전압인 VDD 전압, VCOM 전압, VGH 전압, VGL 전압을 발생한다. VCOM 전압은 액정셀(Clc)의 공통전극에 공급되는 전압이다. VGH 전압은 TFT의 문턱전압 이상으로 설정된 스캔펄스의 하이논리전압으로써 게이트 구동회로(14)에 공급되고 VGL 전압은 TFT의 오프전압으로 설정된 스캔펄스의 로우논리전압으로써 게이트 구동회로(14)에 공급된다.
인버터(19)는 시스템 전원(17)으로부터의 인버터 직류입력전압(Vinv)을 교류전압으로 변환하고 그 교류전압을 승압하여 관전류를 백라이트(16)의 램프들에 공급한다.
백라이트(16)는 램프, 도광판, 프리즘시트 및 확상시트 등의 광학시트를 이용하여 액정표시패널(15)에 면광원으로 빛을 조사한다.
액정표시장치는 백라이트 램프와 광학시트의 불균일, 액정셀의 셀갭 불균일, 컬러필터의 두께 불균일 등에 의해 화면의 균일도가 낮아질 수 있다. 그러면 화면의 위치에 따라 표시영상의 휘도와 색도가 다르게 되고 그 결과, 액정표시장치의 표시품질이 떨어지게 된다. 액정표시패널(15)이 대화면화될수록 액정표시패널(15) 내의 각 구성요소들에 대한 불균일도가 커지게 되므로 표시품질의 저하는 더 심하게 나타난다.
따라서, 본 발명의 목적은 화면 전체에서 휘도와 색도의 균일도를 높이도록 한 액정표시장치와 그 구동방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 화면의 위치별 휘도와 색도의 편차를 보정하기 위한 보정값이 등재된 룩업 테이블과; 상기 보정값을 이용하여 데이터를 보정하는 균일화 처리부를 구비한다.
상기 보정값은 위치별 적색 보정 데이터값, 위치별 녹색 보정 데이터값 및 위치별 청색 보정 데이터값을 포함한다.
상기 보정값은 위치별 휘도 보정값을 포함한다.
상기 보정값은 위치별 색도 보정값을 포함한다.
상기 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 교차하는 액정표시패널과; 상기 균일화 처리부에 의해 보정된 데이터를 아날로그 감마전압으로 변환하여 상기 액정표시패널의 데이터라인들에 공급하기 위한 데이터 구동회로와; 상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하기 위한 게이트 구동회로와; 상기 데이터 구동회로에 상기 보정된 데이터를 공급함과 아울러 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하기 위한 타이밍 콘트롤러를 더 구비한다.
상기 균일화 처리부와 상기 타이밍 콘트롤러는 원칩으로 집적된다.
상기 액정표시장치는 상기 균일화 처리부에 상기 데이터를 공급하기 위한 인 터페이스 수신회로를 더 구비한다.
상기 균일화 처리부, 상기 타이밍 콘트롤러 및 상기 인터페이스 수신회로는 원칩으로 집적된다.
본 발명의 실시예에 따른 액정표시장치의 구동방법은 화면의 위치별 휘도와 색도의 편차를 보정하기 위한 보정값을 설정하는 단계와; 상기 보정값을 이용하여 데이터를 보정하는 단계를 포함한다.
이하, 도 2 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 각 모델별로 다수의 액정표시패널을 시료로 하여 그 액정표시패널의 화면 상에서 서로 다른 위치에 측정점들(P1 내지 P9)을 지정하고 그 측정점들(P1 내지 P9)에서 광학적인 측정방법을 통해 휘도와 색도를 측정한다. 이어서 본 발명에 따른 액정표시장치와 그 구동방법은 다수의 시료에서 측정된 각 측정점들(P1 내지 P9)에서의 휘도와 색도를 측정점마다 평균값을 산출한 후, 중앙 측정점(P5) 대비 주변 측정점들(P1 내지 P4, P6 내지 P9)의 휘도와 색도 차이를 산출한다. 모델별로 액정셀의 셀갭 불균일, 컬러필터의 두께 불균일 등의 편차가 거의 동일하게 나타나게 되므로 해당 모델의 시료에서 측정된 각 위치별로 측정된 휘도와 색도 값은 각 모델별로 동일하게 나타난다.
중앙 측정점(P5)과 대비 주변 측정점들(P1 내지 P4, P6 내지 P9)의 휘도와 색도 차이에 대한 보정값들은 각 위치별로 산정된다. 이러한 보정값들은 룩업 테 이블로 구성하여 메모리에 저장된다.
그리고 본 발명에 따른 액정표시장치와 그 구동방법은 상기 보정값들로 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터, 휘도, 색도 등을 보정하여 액정표시패널의 각 위치에서의 휘도와 색도를 균일하게 한다.
도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸다.
도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(25)과, 액정표시패널(25)의 데이터라인들(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(23)와, 시스템(29)과 데이터 구동회로(23) 사이에 접속된 인터페이스회로(21), 균일화 처리부(30) 및 타이밍 콘트롤러(22)와, 타이밍 콘트롤러(22)의 제어 하에 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하기 위한 게이트 구동회로(24)와, 액정표시패널(25)에 빛을 조사히기 위한 백라이트(26)와, 백라이트(26)를 구동하기 위한 인버터(27)와, 액정표시패널(25)의 구동전압을 발생하기 위한 DC-DC 변환기(28)를 구비한다.
도 3에 있어서, 'Ri', 'Gi' 및 'Bi'는 시스템(29)으로부터 균일화 처리부(30)에 공급되는 3원색 디지털 비디오 데이터이며, 'Ro', 'Go' 및 'Bo'는 균일화 처리부(30)에 의해 변조된 데이터로서 균일화 처리부(30)로부터 타이밍 콘트롤러(22)에 공급되는 3원색 디지털 비디오 데이터이다.
액정표시패널(25)은 도 1에 도시된 그 것과 실질적으로 동일하므로 이에 대한 상세한 설명을 생략하기로 한다. 이 액정표시패널(25)은 이에 한정되는 것이 아니라 공지의 어떠한 액정표시패널로도 구현 가능하다.
시스템(29)의 도시하지 않은 그래픽처리회로는 아날로그 데이터를 디지털 비디오 데이터(Ri,Gi,Bi)로 변환함과 아울러 디지털 비디오 데이터(Ri,Gi,Bi)의 해상도와 색온도를 조정한다. 그리고 시스템(29)의 그래픽처리회로는 수직/수평 동기신호, 클럭신호, 데이터 인에이블 신호를 발생한다. 시스템(30)의 도시하지 않은 전원부는 VCC 전압을 DC-DC 변환기(28)에 공급한다.
인터페이스회로(21)는 디지털 비디오 데이터를 TTL 또는 CMOS 레벨로 변환하여 병렬로 전송하는 TMDS(Transition Minimized Differential Signal) 방식이나 디지털 비디오 데이터(RiGiBi)를 직렬 데이터로 압축하여 전송한 후에 다시 병렬 데이터로 복원하는 LVDS(Low Voltage Differential Signaling) 방식으로 구현된다. 이 인터페이스회로(11)에 의해 타이밍 콘트롤러(12)와 데이터 구동회로(13)에 공급되는 디지털 비디오 데이터(RiGiB)의 주파수와 전압이 낮아질 수 있으며 그 디지털 비디오 데이터(RiGiBi)를 전송하기 위한 신호배선의 수가 줄어든다. 이러한 인터페이스회로(21)는 병렬데이터로 변환하거나 데이터를 압축하기 위한 송신회로와 데이터를 복원하기 위한 수신회로로 나뉘어진다. 인터페이스 송신회로는 시스템(29)의 출력단에 설치되고 인터페이스 수신회로는 균일화 처리부(30)의 앞단에 설치된다.
균일화 처리부(30)는 시스템(29)으로부터의 디지털 비디오 데이터(RiGiBi)를 미리 저정된 위치별 보정값으로 보정하여 보정 디지털 비디오 데이터(RoGoBo)를 발생하고 그 데이터(RoGoBo)를 타이밍 콘트롤러(22)에 공급한다.
데이터 구동회로(23)는 타이밍 콘트롤러(22)로부터의 제어신호(DDC)에 응답 하여 디지털 비디오 데이터(RoGoBo)를 아날로그 감마보상전압으로 변환하고, 그 아날로그 감마보상전압을 데이터전압으로써 액정표시패널(25)의 데이터라인들(D1 내지 Dm)에 공급한다.
게이트 구동회로(24)는 타이밍 콘트롤러(22)로부터의 제어신호(GDC)에 응답하여 게이트전압(VGH, VGL)의 스캔펄스를 발생하고 그 스캔펄스를 게이트라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터신호가 공급되는 액정표시패널(25)의 수평라인을 선택한다.
타이밍 콘트롤러(22)는 균일화 처리부(30)로부터 입력되는 디지털 비디오 데이터(RoGoBo)를 데이터 구동회로(23)에 공급하고 수직/수평 동기신호, 클럭신호를 이용하여 게이트 드라이버(24)와 데이터 드라이버(23)를 제어하기 위한 제어신호(DDC, GDC)를 발생한다. 게이트 구동회로(24)의 제어신호(DDC)에는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE) 등이 포함되며, 데이터 드라이버(23)의 제어신호(DDCS)에는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOC) 및 극성신호(Polarity : POL) 등이 포함된다.
DC-DC 변환기(34)는 시스템(29)의 전원부로부터 입력되는 VCC 전압을 이용하여 VDD 전압, VCOM 전압, VGH 전압, VGL 전압을 발생한다. VDD 전압은 도시하지 않은 감마보상전압 발생회로의 기준전압으로 공급되며, 감마발생전압 발생회로에 의해 분압된다. VCOM 전압은 액정셀(Clc)의 공통전극에 공급되는 전압이다. VGH 전압은 TFT의 문턱전압 이상으로 설정된 스캔펄스의 하이논리전압으로써 게이트 구동회로(24)에 공급되고 VGL 전압은 TFT의 오프전압으로 설정된 스캔펄스의 로우논리전압으로써 게이트 구동회로(24)에 공급된다.
인버터(27)는 시스템(29)으로부터의 인버터 직류입력전압(Vinv)을 교류전압으로 변환하고 승압하여 백라이트(26)에 공급한다.
도 4 및 도 5는 균일화 처리부(30)의 제1 실시예와 그 처리수순을 나타낸다.
도 4 및 도 5를 참조하면, 균일화 처리부(30)는 메모리(41), 데이터 변환부(42) 및 룩업 테이블(43)을 구비한다.
메모리(41)는 RAM(Random Access Memory) 예컨대, SDRAM(Synchronous Dynamic RAM)으로 구현되며 라인 메모리 또는 프레임 메모리로 동작하여 입력 디지털 비디오 데이터(RiGiBi)를 1 라인분씩 또는 1 프레임분씩 저장한 후에 데이터 변환부(42)에 공급한다.
룩업 테이블(43)은 도 2와 같이 각 위치들(P1 내지 P9)에서 측정된 휘도 및 색도의 편차를 보정하기 위한 보정값이 적색(R), 녹색(G) 및 청색(B)의 디지털 데이터 값으로 등재되며, ROM(Read Only Memory) 예컨대, 전기적으로 소거가 가능한 EEPROM(Electrically Erasable and Programmable ROM)에 저장된다.
데이터 변환부(42)는 룩업 테이블(43)에 등재된 각 위치별 보정값을 독출하여 그 보정값으로 메모리(41)로부터의 입력 디지털 비디오 데이터(RiGiBi)를 변조한다.(S51 내지 S53) 데이터 변환부(42)에 의해 각 위치별 보정값으로 변조된 디지털 비디오 데이터(RoGoBo)는 타이밍 콘트롤러(22)에 공급된다.(S54)
도 6 및 도 7은 균일화 처리부(30)의 제2 실시예와 그 처리수순을 나타낸다.
도 6 및 도 7을 참조하면, 균일화 처리부(30)는 메모리(61), 휘도 분리부(62), 룩업 테이블(63), 휘도 변환부(64) 및 데이터 변환부(65)를 구비한다.
룩업 테이블(63)은 도 2와 같이 각 위치들(P1 내지 P9)에서 측정된 휘도의 편차를 보정하기 위한 휘도 보정값이 등재되며, ROM에 저장된다.
휘도 분리부(62)는 아래의 수학식 1과 같이 입력 디지털 비디오 데이터(RiGiBi)에서 휘도(Y)를 도출하고 그 휘도(Y)를 휘도 변환부(64)에 공급한다.
Y=0.229Ri + 0.587Gi + 0.114Bi
휘도 변환부(64)는 룩업 테이블(63)에 등재된 각 위치별 휘도 보정값을 독출하고 그 휘도 보정값(CY)을 데이터 변환부(65)에 공급한다.
데이터 변환부(65)는 휘도 변환부(64)로부터의 휘도 보정값(CY)을 이용하여 아래의 수학식 2 내지 4와 같이 메모리(61)로부터의 입력 디지털 비디오 데이터(RiGiBi)를 변조한다.(S71 내지 S74) 데이터 변환부(65)에 의해 각 위치별 휘도 보정값으로 변조된 디지털 비디오 데이터(RoGoBo)는 타이밍 콘트롤러(22)에 공급된다.(S75)
Ro = CY +1.14V
Go = CY - 0.395U - 0.581V
Bo = CY + 2.032U
수학식 2 내지 4에 있어서, 'U'와 'V'는 색차정보로서 수학식 5 및 6으로 정의 된다.
한편, 비디오 데이터(RiGiBi)를 휘도와 색도 성분으로 변환하는 방식에는 수학식 1, 5 및 6 이외의 여러 방법이 있다.
도 8 및 도 9는 균일화 처리부(30)의 제3 실시예와 그 처리수순을 나타낸다.
도 8 및 도 9를 참조하면, 균일화 처리부(30)는 메모리(81), 색도 분리부(82), 룩업 테이블(83), 색도 변환부(84) 및 데이터 변환부(85)를 구비한다.
룩업 테이블(83)은 도 2와 같이 각 위치들(P1 내지 P9)에서 측정된 색도(u,v)의 편차를 보정하기 위한 색도 보정값이 등재되며, ROM에 저장된다.
색도 분리부(82)는 아래의 수학식 5 및 6과 같이 입력 디지털 비디오 데이터(RiGiBi)에서 색도(U,V)를 도출하고 그 색도(U,V)를 색도 변환부(84)에 공급한다.
U=-0.147Ri-0.289Gi+0.436Bi=0.492(Bi-Y)
V=0.615Ri-0.515Gi-0.100Bi=0.877(Ri-Y)
색도 변환부(84)는 룩업 테이블(43)에 등재된 각 위치별 색도 보정값을 독출 하고 그 색도 보정값(CU,CV)을 데이터 변환부(85)에 공급한다.
데이터 변환부(85)는 색도 변환부(84)로부터의 색도 보정값(CU,CV)을 이용하여 아래의 수학식 7 내지 9와 같이 메모리(81)로부터의 입력 디지털 비디오 데이터(RiGiBi)를 변조한다.(S91 내지 S94) 데이터 변환부(85)에 의해 각 위치별 색도 보정값으로 변조된 디지털 비디오 데이터(RoGoBo)는 타이밍 콘트롤러(22)에 공급된다.(S95)
Ro = Y + 1.14×CV
Go = Y - 0.395Cu - 0.581CV
Bo = Y + 2.032CU
도 10 및 도 11은 균일화 처리부(30)의 제4 실시예와 그 처리수순을 나타낸다.
도 10 및 도 11을 참조하면, 균일화 처리부(30)는 메모리(101), 휘도 & 색도 분리부(102), 룩업 테이블(103), 휘도 & 색도 변환부(104) 및 데이터 변환부(105)를 구비한다.
룩업 테이블(103)은 도 2와 같이 각 위치들(P1 내지 P9)에서 측정된 휘도(Y)의 편차와 색도(U,V)의 편차를 보정하기 위한 휘도 보정값과 색도 보정값이 등재되며, ROM에 저장된다.
휘도 & 색도 분리부(102)는 수학식 1, 5 및 6을 이용하여 입력 디지털 비디오 데이터(RiGiBi)에서 휘도(Y)와 색도(U,V)를 도출하고 그 휘도(Y)와 색도(U,V)를 휘도 & 색도 변환부(104)에 공급한다.
휘도 & 색도 변환부(104)는 룩업 테이블(103)에 등재된 각 위치별 휘도 보정값과 색도 보정값을 독출하고 그 휘도 보정값(CY)과 색도 보정값(CU,CV)을 데이터 변환부(105)에 공급한다.
데이터 변환부(105)는 휘도 & 색도 변환부(104)로부터의 휘도 보정값(CY)과 색도 보정값(CU,CV)을 이용하여 아래의 수학식 10 내지 12와 같이 메모리(101)로부터의 입력 디지털 비디오 데이터(RiGiBi)를 변조한다.(S111 내지 S114) 데이터 변환부(105)에 의해 각 위치별 휘도 보정값과 색도 보정값으로 변조된 디지털 비디오 데이터(RoGoBo)는 타이밍 콘트롤러(22)에 공급된다.(S115)
Ro = CY + 1.14CV
Go = CY - 0.395CU - 0.581CV
Bo = CY + 2.032CU
한편, 균일화 처리부(30)는 도 12와 같이 타이밍 콘트롤러(22)와 함께 원칩으로 집적화될 수 있으며 도 13과 같이 인터페이스 수신회로(21a) 및 타이밍 콘트롤러(22)와 함께 원칩으로 집적화될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치와 그 구동방법은 각 모델별로 시료에서 위치별 휘도와 색도 편차를 측정하고 그 편차를 보정하기 위한 보정값을 설정한 다음, 그 보정값을 이용하여 데이터, 휘도 및 색도를 보정하여 화면 전체에서 휘도와 색도를 균일하게 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (12)

  1. 화면의 위치별 휘도와 색도의 편차를 보정하기 위한 색도 및 휘도 보정값이 등재된 룩업 테이블과;
    상기 색도 및 휘도 보정값을 이용하여 데이터를 보정하는 균일화 처리부를 구비하며,
    상기 색도 및 휘도 보정 값은
    다수의 액정 표시패널에 설정된 다수의 측정점들에서의 휘도와 색도 평균값들을 상기 각 측정점들 마다 산출한 후 중앙 측정점 대비 주변 측정점들의 휘도와 색도 차이를 산출하여 산출된 색도와 휘도의 평균 차이에 대한 각각의 값으로 설정하고,
    상기 균일화 처리부는
    상기 각 측정점들의 위치에 대응되는 데이터들을 상기 색도와 휘도의 평균 차이에 대한 값으로 설정된 상기 색도 보정 값과 휘도 보정 값으로 변조하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 색도 및 휘도 보정값은
    위치별 적색 색도 및 휘도 보정 데이터값, 위치별 녹색 색도 및 휘도 보정 데이터값 및 위치별 청색 색도 및 휘도 보정 데이터값을 각각 포함하는 것을 특징으로 하는 액정표시장치.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    다수의 데이터라인과 다수의 게이트라인이 교차하는 액정표시패널과;
    상기 균일화 처리부에 의해 보정된 데이터를 아날로그 감마전압으로 변환하여 상기 액정표시패널의 데이터라인들에 공급하기 위한 데이터 구동회로와;
    상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하기 위한 게이트 구동회로와;
    상기 데이터 구동회로에 상기 보정된 데이터를 공급함과 아울러 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하기 위한 타이밍 콘트롤러를 더 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 균일화 처리부와 상기 타이밍 콘트롤러는 원칩으로 집적된 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 균일화 처리부에 상기 데이터를 공급하기 위한 인터페이스 수신회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 균일화 처리부, 상기 타이밍 콘트롤러 및 상기 인터페이스 수신회로는 원칩으로 집적된 것을 특징으로 하는 액정표시장치.
  9. 화면의 위치별 휘도와 색도의 편차를 보정하기 위한 색도 및 휘도 보정 값을 설정하는 단계와;
    상기 색도 및 휘도 보정 값을 이용하여 데이터를 보정하는 단계를 포함하며,
    상기 색도 및 휘도 보정 값은
    다수의 액정 표시패널에 설정된 다수의 측정점들에서의 휘도와 색도 평균값들을 상기 각 측정점들 마다 산출한 후 중앙 측정점 대비 주변 측정점들의 휘도와 색도 차이를 산출하여 산출된 색도와 휘도의 평균 차이에 대한 각각의 값으로 설정하고,
    상기 데이터를 보정하는 단계는
    상기 각 측정점들의 위치에 대응되는 데이터들을 상기 색도와 휘도의 평균 차이에 대한 값으로 설정된 상기 색도 보정 값과 휘도 보정 값으로 변조하는 단계를 포함한 것을 특징으로 하는 액정표시장치의 구동방법.
  10. 제 9 항에 있어서,
    상기 색도 및 휘도 보정 값은
    위치별 적색 색도 및 휘도 보정 데이터값, 위치별 녹색 색도 및 휘도 보정 데이터값 및 위치별 청색 색도 및 휘도 보정 데이터값을 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  11. 삭제
  12. 삭제
KR1020030087693A 2003-12-04 2003-12-04 액정표시장치와 그 구동방법 KR101016279B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030087693A KR101016279B1 (ko) 2003-12-04 2003-12-04 액정표시장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030087693A KR101016279B1 (ko) 2003-12-04 2003-12-04 액정표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20050054332A KR20050054332A (ko) 2005-06-10
KR101016279B1 true KR101016279B1 (ko) 2011-02-22

Family

ID=37249676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087693A KR101016279B1 (ko) 2003-12-04 2003-12-04 액정표시장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR101016279B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779677B2 (en) 2014-07-23 2017-10-03 Samsung Display Co., Ltd. Display apparatus and method of driving the same that compensates temperature variations in the display apparatus
KR20180012362A (ko) * 2016-07-26 2018-02-06 엘지디스플레이 주식회사 휘도 및 색도 측정 시스템 및 방법
US10068516B2 (en) 2014-07-02 2018-09-04 Samsung Display Co., Ltd. Display device having temperature compensation and method of driving the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809343B1 (ko) 2005-11-07 2008-03-05 삼성전자주식회사 디스플레이 장치 화면의 공간적 불균일을 보정하는 방법 및장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0564110A (ja) * 1991-09-05 1993-03-12 Hitachi Gazou Joho Syst:Kk 映像信号補正装置とそれを用いた表示装置
KR20010100777A (ko) * 2000-01-28 2001-11-14 구사마 사부로 전기 광학 장치, 화상처리 회로, 화상 데이터 보정 방법및 전자기기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0564110A (ja) * 1991-09-05 1993-03-12 Hitachi Gazou Joho Syst:Kk 映像信号補正装置とそれを用いた表示装置
KR20010100777A (ko) * 2000-01-28 2001-11-14 구사마 사부로 전기 광학 장치, 화상처리 회로, 화상 데이터 보정 방법및 전자기기

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068516B2 (en) 2014-07-02 2018-09-04 Samsung Display Co., Ltd. Display device having temperature compensation and method of driving the same
US9779677B2 (en) 2014-07-23 2017-10-03 Samsung Display Co., Ltd. Display apparatus and method of driving the same that compensates temperature variations in the display apparatus
KR20180012362A (ko) * 2016-07-26 2018-02-06 엘지디스플레이 주식회사 휘도 및 색도 측정 시스템 및 방법
KR102565592B1 (ko) * 2016-07-26 2023-08-10 엘지디스플레이 주식회사 휘도 및 색도 측정 시스템 및 방법

Also Published As

Publication number Publication date
KR20050054332A (ko) 2005-06-10

Similar Documents

Publication Publication Date Title
KR100989159B1 (ko) 액정표시장치와 그 제어방법
KR101286540B1 (ko) 액정표시장치
US8648883B2 (en) Display apparatus and method of driving the same
US8605023B2 (en) Apparatus and method for driving liquid crystal display device
TWI418879B (zh) 液晶顯示裝置及其驅動方法
US9183790B2 (en) Liquid crystal display with controllable backlight for increased display quality and decreased power consumption
US7839395B2 (en) Flat display apparatus and picture quality controlling method based on panel defects
US6828816B2 (en) Method and apparatus for measuring and adjusting response time of liquid crystal display device
KR102073065B1 (ko) 액정표시장치와 그 구동방법
US8581925B2 (en) Method of correcting data and liquid crystal display using the same
KR20110042873A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101765798B1 (ko) 액정표시장치 및 그 구동방법
KR20120038180A (ko) 액정표시장치
KR20130131807A (ko) 액정표시장치 및 이의 구동방법
KR101585688B1 (ko) 액정표시장치와 그 구동방법
KR101016279B1 (ko) 액정표시장치와 그 구동방법
KR101322006B1 (ko) 액정표시장치와 그 감마 보정방법
KR101615769B1 (ko) 수평 전계형 액정표시장치 및 그 구동방법
KR101568261B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20080088934A (ko) 액정표시장치의 절전 방법 및 장치
KR100965581B1 (ko) 액정표시장치와 그 응답시간 제어방법
KR101220853B1 (ko) 액정표시장치의 게이트펄스 공급 장치
KR100976558B1 (ko) 액정표시장치의 색온도 조정방법 및 장치
JP2008058443A (ja) 液晶表示装置およびその駆動方法
KR20070003018A (ko) 액정표시장치와 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 9