JPH0563902A - 密着型イメージセンサ - Google Patents

Abstract

(57)【要約】 【目的】 二次元密着型イメージセンサにおいて、性能
の劣化や歩留りの低下を招かずに開口率を上げる。 【構成】 スイッチング素子と原稿照射用窓を有する受
光素子とを直列に接続した画素の複数箇が、原稿と同程
度の大きさを有する透光性基板上にマトリックス状に二
次元配列され、各スイッチング素子は、Ｘ方向のライン
選択用のゲート線にゲート電極が所定の単位で接続され
るとともにＹ方向に設けられたデータ線にソース電極ま
たはドレイン電極がゲート電極とは異なる単位で接続さ
れており、全ての受光素子の一端の電極が共通に接続さ
れた二次元密着型イメージセンサにおいて、受光素子の
共通に接続される電極がイメージセンサの全体の上面に
配置されたシート状の透明電極により接続した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数の受光素子が２次元
に配列され、原稿に密着して読み取る二次元イメージセ
ンサに関するものである。

【０００２】

【従来の技術】従来、画像の読み取りには、ＣＣＤ（電
荷結合素子）センサもしくはＭＯＳ型センサなどの一次
元ＩＣセンサ上に原稿像を縮小結像させて読み取る縮小
型イメージセンサ、または原稿幅と同じ長さの長尺一次
元イメージセンサを用いることにより、センサ上に等倍
正立像を結像させて読み取る等倍センサ等が用いられて
いる。前者の縮小型イメージセンサは、原稿幅をＩＣチ
ップ長まで縮小結像させるため、長い光路が必要となる
と共に、レンズ周辺部の収差等の問題を招来している。
そして、これらの問題が装置の小型軽量化に対する大き
な障害となっている。また、後者の等倍センサは、縮小
センサと比較すると、光路長は短くなるものの、等倍正
立像を結像させるために設けられるオプティカルファイ
バーレンズアレイが高価であり、また、色収差などにも
問題がある。

【０００３】そこで、近年、上記の問題を解決するもの
として、完全密着型の一次元イメージセンサが提案され
ている。このイメージセンサは、図７に示すように、透
光性基板１０上に、背面からの照射光２４を透過させる
窓部６を備えた光電変換部２が設けられ、透光性基板１
０、窓部６および光電変換部２を覆うように透明保護層
２１が設けられている。そして、窓部６を通じて入射し
た照射光２４が透明保護層２１上の原稿２５に照射さ
れ、その反射光２６が光電変換部２にて電気信号に変換
されるようになっている。上記のような一次元イメージ
センサによる二次元の画像の読み取り動作、即ち走査
は、一次元センサと読み取られる原稿２５とをセンサの
読み取り方向、即ち主走査方向に電気的に走査すると同
時に、この方向を直交する副走査方向に機械的手段にて
相対的に移動させることによって行われている。一次元
イメージセンサの機械的走査方法には、主として。原稿
２５を搬送するタイプとセンサユニットを移動するタイ
プとがある。原稿２５を搬送するタイプはファクシミリ
等に用いられ、センサユニットを移動するタイプはスキ
ャナなどに用いられている。

【０００４】ところが、上記従来の機械的走査手段を備
えた一次元イメージセンサでは、前者の原稿２５を搬送
するタイプは、原稿２５がシート状のものに限定され
る。一方、センサユニットを移動するタイプは、装置全
体が大型になると共に、センサ部の形状が限定されるた
め、前述の完全密着型イメージセンサをこのタイプに使
用することができない。また、これら機械的走査手段を
要する構成では、この手段が高性能のものでなければな
らず、また、光学情報をセンサ表面上に導くための光学
系が必要であるため、コスト高である。さらに、一次元
のイメージセンサでは、同一のセンサをライン毎に繰り
返して用いるため、信号電荷の読み残し、および光応答
特性などによって分解能の低下を将来する。また、蓄積
時間が１ラインの走査速度に対応しているため、高速の
読み取りに対して信号電荷が小さくなり、Ｓ／Ｎ比の低
下を招来する等の問題を有している。

【０００５】一方、一次元の完全密着型イメージセンサ
を二次元へ展開するという試みは従来から行われてお
り、その構成として例えば、特開昭６４ー６２９８０に
開示される図８に示すものが考えられている。

【０００６】この構成によれば、垂直走査回路２７と水
平走査回路２８とを有し、垂直走査回路には垂直電極ラ
インであるＸ電極ライン３−１，３−２，３−３が接続
され、水平走査回路には、各々、常時開のアナログスイ
ッチ２９−１，２９−２，２９−３を介して水平電極ラ
インラインであるＹ電極ライン４−１，４−２，４−３
を選択走査するようになっており、また水平走査回路は
アナログスイッチの開成走査に応じ、対応するＸ電極ラ
イン４−１，４−２，４−３を選択して電圧を印加する
ようになっている。そして上記垂直走査回路はＹ電極ラ
イン走査手段を構成し、水平走査回路およびアナログス
イッチはＸ電極ライン走査手段を構成している。

【０００７】上記のＸ電極ライン３−１にはＴＦＴ１−
１，１−２，１−３のゲートが接続され、Ｘ電極ライン
３−２にはＴＦＴ１−４，１−５，１−６のゲートが接
続されている。ＴＦＴ１−１，１−４のドレインはＹ電
極ライン４−１と接続され、ＴＦＴ１−２，１−５のド
レインはＹ電極ライン４−２と接続され、ＴＦＴ１−
３，１−６のドレインはＹ電極ライン４−３と接続され
ている。またＴＦＴ１−１〜１−６のソースは個々に対
応する受光素子２−１〜２−６の一端部と接続され、受
光素子の他端部は共通信号線３０を通じてアンプ３１と
接続されている。

【０００８】又、図９は二次元イメージセンサの別の構
成を示すものである。１画素の構成、水平走査回路、垂
直走査回路の動作は第８図の構成と同様であるが受光素
子の一端が共通電極としてバイアス電源３２に接続され
水平走査回路２８側からデータを読み出す点が異なって
いる。

【０００９】何れの構成においても、二次元状に配列さ
れた受光素子の一端が共通電極として接続されて外部に
引き出されていることが、共通の構成である。

【００１０】

【発明が解決しようとする課題】前記のような二次元イ
メージセンサにおいては、図５に示すように１画素中に
はデータ線４、ゲート線３及びバイアス線５の３本の金
属配線が走っており又ＴＦＴ部分も非受光部分であるた
め、受光素子の１画素に占める割合すなわち開口率は制
限されてしまう。開口率が小さいと光感度の高いイメー
ジセンサを実現することが困難である。他方、配線を細
くしたり、ＴＦＴを小さくすることにより開口率を上げ
ることは可能であるが、この手法は、配線抵抗の増加や
転送効率の低下により読み取り性能が落ちたり、製造歩
留りの低下を招いてしまう。本発明では、このような性
能の劣化や歩留りの低下を招かずに開口率を上げようと
するものである。

【００１１】

【課題を解決するための手段】上記問題を解決するた
め、本発明では受光素子の一端の共通電極を二次元イメ
ージセンサの全面に広がるシート状の透光性電極で接続
した。この構造を実現するための第一の手法として、受
光素子と同一の基板上に通常のフォトリソグラフィー工
程によりシート状の透光性電極を形成する手法があり、
第２の手法として、受光素子を形成する基板とは別の基
板上にシート上の透光性電極を形成し、その後受光素子
基板と貼り合わせて受光素子電極に設けた接続子として
機能するバンプ部によって電気的に接続する手法があ
る。

【００１２】

【作用】バイアス線専用の面積を基板上に占めることな
く透明電極としてイメージセンサ上面の全面にわたって
形成するので、配線を細くしたりスイッチング素子を小
さくしないで二次元イメージセンサの受光素子の開口率
を上げることが可能となり、読み取りスピードなどの性
能を劣化させずに、高感度化が達成できる。

【００１３】

【実施例】本発明の第一の実施例を、図１および図２に
従って説明する。本発明に係る二次元イメージセンサの
１画素は図１に示されるとおり、受光素子であるフォト
ダイオード２と、画素選択用のスイッチング素子である
薄膜トランジスタ(ＴＦＴ)１で構成されている。バイア
ス線２２を介して受光素子であるフォトダイオードにバ
イアスを印加すると、原稿照射用窓６を通して原稿面に
照射した光の反射光が受光素子に照射されると、光電荷
が発生して受光素子側の容量に蓄積される。蓄積された
電荷は、ゲート線３からゲート信号を与えて画素選択ス
イッチであるＴＦＴ１をオンすることによりデータ線４
側に電荷が転送される。二次元密着型イメージセンサで
は、図１に示される各画素が図８または図９に示される
様に接続されており、Ｙ行の１行の画素のＴＦＴ１のゲ
ート電極１１の全てがゲート線３に共通に接続されてお
り、Ｘ列の１列の画素のＴＦＴのソース電極の全てがデ
ータ線４に共通に接続されている。従って、あるゲート
線が選択されると、選択されたＹ行の一行全てのＴＦＴ
がオン状態になり、データ線を順次選択することによっ
てその行の画素全ての受光素子の電荷がＴＦＴを介して
順次データ線に転送される。以下、順次ゲート線を選択
して行くと各Ｙ行に配列された全ての画素のデータを順
次読み込むことができ、二次元に配列された画素の全て
のデータを読み込むことができる。

【００１４】図２の断面図を用いて本発明のイメージセ
ンサの構造と製造手順を説明する。絶縁性基板にガラス
（例えばコーニング＃７０５９）、第１、２電極にＣ
ｒ、ＴＦＴのゲート絶縁層にＳiＮx、ＴＦＴのチャネル
層にa-Ｓi：Ｈ、第１、２絶縁層にポリイミド、第３電
極にＡl、光導電層にa-Ｓi：Ｈを用いた例について具体
的に説明する。

【００１５】ガラス基板１０上にＣr層１１をスパッタ
法により５００〜１０００Å着膜し、所定の形状にパタ
ーニングしてゲート線３とゲート電極１１を形成する。
続いて、プラズマＣＶＤ法によりＳiＮx層１２、a-Ｓ
i：Ｈ層１３、ＳiＮx層１４を各々、３０００Å、５０
０Å、１５００Å順次積層し、上部ＳiＮx層１４をフォ
トリソエッチングにより所望のパターンに形成した後、
この上に上記a-Ｓi：Ｈ層１３とオーミックコンタクト
をとるためプラズマＣＶＤ法によりｎ(+)a-Ｓi：Ｈ層１
５を１０００Å着膜し、更にＴＦＴのソース電極、ドレ
イン電極、及び光電変換素子であるフォトダイオードの
下部電極となるＣr層１６をスパッタ法により１５００
Å着膜し、引続き光電変換部２を形成する為にプラズマ
ＣＶＤ法によりi-a-Ｓi：Ｈ層１７を数千Å〜数μm形成
する。次にスパッタ法により透明電極としてＩＴＯ層１
８を数百Å形成する。次にフォトリソエッチングによ
り、ＩＴＯ層１８、a-Ｓi：Ｈ層１７を所望のパターン
に形成しフォトダイオード２を構成する。更にフォトリ
ソエッチングによりＣr１６、ｎ(+)a-Ｓi：Ｈ１５を連
続でエッチングしＴＦＴ１および光透過窓６を有するフ
ォトダイオード２を形成する。

【００１６】次に第１絶縁層となるポリイミド層１９を
所望のパターンに形成した後、信号線となるＡl層２０
をスパッタ法により数μm着膜し、フォトリソエッチン
グにより所望の上部配線のパターンに形成する。この上
に第２絶縁層２１を所望のパターンに形成し、第二の透
明電極として再びＩＴＯ２２を着膜する。この透明電極
は、Ａlからなるバイアス供給パッド７を介してフォト
ダイオード２の下部電極９に接続される。基板内にある
全てのフォトダイオードがこのシート状ＩＴＯ電極２２
と接続され、しかもこれは基板の端部でバイアス電源に
接続される。

【００１７】第二の実施例を図３および図４に従って説
明する。駆動方法やＴＦＴ１及びフォトダイオード２の
作成工程は第一の実施例と全く同様である。第二絶縁層
２１を所望のパターンに形成した後、基板をＮｉの無電
解メッキ液に浸し基板上で開口しているＡlパッド上に
Ｎiのバンプ８を形成する。その厚みは第二絶縁層より
も厚くしてバンプの表面が凸となるようにする。このこ
とによりバンプは接続子として機能する。これとは別
に、第二の透明ガラス基板２３を用意し、そのうえにＩ
ＴＯ２２をスパッタ法によりシート状に形成し透明電極
とする。そして、このＩＴＯ２２と先のバンプ８が向き
合うように２枚の基板を貼り合わせ、バンプとＩＴＯを
電気的に接続して各受光素子の一方の電極を共通に接続
しバイアス電極とする。

【００１８】

【発明の効果】バイアス線をイメージセンサの上面全面
にわたって構成するので、バイアス専用の独立した投影
面積を省略でき、配線を細くしたりスイッチング素子を
小さくすること無しに二次元イメージセンサの受光素子
の開口率を上げることが可能であり、読み取りスピード
などの性能を劣化させずに、高感度化が達成できる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例の平面図。

【図２】 本発明の第１の実施例の断面図。

【図３】 本発明の第２の実施例の平面図。二次元イメ
ージセンサの１画素の構成。

【図４】 本発明の第２の実施例の断面図。

【図５】 従来の二次元イメージセンサの平面図。

【図６】 従来の二次元イメージセンサの断面図。

【図７】 完全密着型の一次元イメージセンサの断面
図。

【図８】 完全密着型の二次元イメージセンサの回路
図。

【図９】 二次元イメージセンサの別の構成を示す図。

【符号の説明】

１ ＴＦＴ、２ フォトダイオード、３ ゲート線、４
データ線、５ バイアス線、６ 照明用窓、７ バイ
アス供給パッド、８ バンプ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 原稿照射用窓を有する受光素子とスイッ
   チング素子とを直列に接続した画素の複数箇が、透光性
   基板上にマトリックス状に二次元配列され、各スイッチ
   ング素子は、Ｘ方向のライン選択用のゲート線にゲート
   電極が所定の単位で接続されるとともにＹ方向に設けら
   れたデータ線にソース電極またはドレイン電極がゲート
   電極とは異なる単位で接続されており、全ての受光素子
   の一端の電極が共通に接続された二次元密着型イメージ
   センサにおいて、 共通に接続される前記全ての受光素子の一端の電極がイ
   メージセンサの全体の上面に配置されたシート状の透明
   電極により接続されることを特徴とする密着型二次元イ
   メージセンサ。