JPH056366B2 - - Google Patents
Info
- Publication number
- JPH056366B2 JPH056366B2 JP58141185A JP14118583A JPH056366B2 JP H056366 B2 JPH056366 B2 JP H056366B2 JP 58141185 A JP58141185 A JP 58141185A JP 14118583 A JP14118583 A JP 14118583A JP H056366 B2 JPH056366 B2 JP H056366B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- semiconductor element
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、半導体素子によつて負荷が駆動制御
される出力回路の保護装置に関する。
される出力回路の保護装置に関する。
従来この種の出力回路、例えば近接スイツチ、
光電スイツチ等の無接触検出スイツチにおける出
力回路の保護装置として、特開昭55−32363号公
報に記載されているものがある。この装置は、過
電流検出を発振器の増幅器に帰還させるようにし
たものであるが、この方法では、回路構成が複雑
で部品点数も多く、さらにトランジスタのNPN
出力回路とPNP出力回路とを簡単に置き換える
ことができない、という欠点があつた。
光電スイツチ等の無接触検出スイツチにおける出
力回路の保護装置として、特開昭55−32363号公
報に記載されているものがある。この装置は、過
電流検出を発振器の増幅器に帰還させるようにし
たものであるが、この方法では、回路構成が複雑
で部品点数も多く、さらにトランジスタのNPN
出力回路とPNP出力回路とを簡単に置き換える
ことができない、という欠点があつた。
本発明は、このような状況に鑑みて発明された
ものであり、回路構成が簡易で部品点数が少な
く、また、NPN出力回路とPNP出力回路とを簡
単に置き換えることができるようにした出力回路
の保護装置を提供するものである。
ものであり、回路構成が簡易で部品点数が少な
く、また、NPN出力回路とPNP出力回路とを簡
単に置き換えることができるようにした出力回路
の保護装置を提供するものである。
本発明に係る出力回路の保護装置は、制御信号
に基づいて負荷を駆動する半導体素子と、負荷電
流を検出して該電流が所定値以上になつたとき、
前記半導体素子を周期的にオン・オフ制御する保
護回路とを備えたことを特徴とする。
に基づいて負荷を駆動する半導体素子と、負荷電
流を検出して該電流が所定値以上になつたとき、
前記半導体素子を周期的にオン・オフ制御する保
護回路とを備えたことを特徴とする。
この保護回路は、半導体素子の制御端子と制御
信号を出力する端子との間に挿入された第１の抵
抗と、半導体素子に直列に接続された第２の抵抗
及び第３の抵抗と、一端が方向性素子を介して半
導体素子の制御端子に接続され、他端が第３の抵
抗の接続点の反対側の端子に接続されたコンデン
サと、半導体素子の制御端子にコレクタが接続さ
れ、第２の抵抗と第３の抵抗との接続点にエミツ
タが接続され、コンデンサと方向性素子との接続
点にベースが接続されたトランジスタとを有し、
半導体素子に定格電流が流れているときの第２の
抵抗と第３の抵抗との接続点と前記制御端子との
電位差ｅ１が、電位差ｅ１＜2VBE（但し、VBEは
トランジスタのベース・エミツタ間電圧である）
となるように第２の抵抗の抵抗値を設定してい
る。
信号を出力する端子との間に挿入された第１の抵
抗と、半導体素子に直列に接続された第２の抵抗
及び第３の抵抗と、一端が方向性素子を介して半
導体素子の制御端子に接続され、他端が第３の抵
抗の接続点の反対側の端子に接続されたコンデン
サと、半導体素子の制御端子にコレクタが接続さ
れ、第２の抵抗と第３の抵抗との接続点にエミツ
タが接続され、コンデンサと方向性素子との接続
点にベースが接続されたトランジスタとを有し、
半導体素子に定格電流が流れているときの第２の
抵抗と第３の抵抗との接続点と前記制御端子との
電位差ｅ１が、電位差ｅ１＜2VBE（但し、VBEは
トランジスタのベース・エミツタ間電圧である）
となるように第２の抵抗の抵抗値を設定してい
る。
以下、本発明の実施例を図面に基づいて説明す
る。
る。
第１図は、本発明の一実施例に係る近接スイツ
チの出力回路の保護装置のブロツク図である。同
図において、１は検出コイル、２は発振回路と該
発振回路の出力を増幅して出力する検出回路であ
る。３は出力回路であり、検出回路２の出力信号
は抵抗R1を介してその半導体素子、すなわちト
ランジスタQ1のベースに供給される。このトラ
ンジスタQ1は、負荷PLに直列に接続されて、電
源Ｅからの負荷PLへの電流供給を制御する。４
は保護回路で、これは負荷PLの短絡等の故障か
ら出力回路３を保護する回路であり、トランジス
タQ2，Q3、抵抗R2，R3，R4及びコンデンサＣに
より構成される。すなわち、トランジスタQ2の
ベースは検出回路２の出力信号線に接続され、エ
ミツタはコンデンサＣを介して回路アースに接続
されるとともに、抵抗R2を介してトランジスタ
Q2のベースに接続されている。トランジスタQ2
のコレクタはオープンのままである。トランジス
タQ3のコレクタは、前記検出回路２の出力信号
線に接続され、またそのエミツタは、前記出力回
路３のトランジスタQ1のエミツタと回路アース
間に直列接続された抵抗R3とR4の接続点に接続
されている。
チの出力回路の保護装置のブロツク図である。同
図において、１は検出コイル、２は発振回路と該
発振回路の出力を増幅して出力する検出回路であ
る。３は出力回路であり、検出回路２の出力信号
は抵抗R1を介してその半導体素子、すなわちト
ランジスタQ1のベースに供給される。このトラ
ンジスタQ1は、負荷PLに直列に接続されて、電
源Ｅからの負荷PLへの電流供給を制御する。４
は保護回路で、これは負荷PLの短絡等の故障か
ら出力回路３を保護する回路であり、トランジス
タQ2，Q3、抵抗R2，R3，R4及びコンデンサＣに
より構成される。すなわち、トランジスタQ2の
ベースは検出回路２の出力信号線に接続され、エ
ミツタはコンデンサＣを介して回路アースに接続
されるとともに、抵抗R2を介してトランジスタ
Q2のベースに接続されている。トランジスタQ2
のコレクタはオープンのままである。トランジス
タQ3のコレクタは、前記検出回路２の出力信号
線に接続され、またそのエミツタは、前記出力回
路３のトランジスタQ1のエミツタと回路アース
間に直列接続された抵抗R3とR4の接続点に接続
されている。
次にその動作を説明する。
検出器２は、被検出物の有無に応じて論理レベ
ルの「１」又は「０」を出力するので、論理レベ
ル毎にその動作を説明する。
ルの「１」又は「０」を出力するので、論理レベ
ル毎にその動作を説明する。
(1) 検出回路２の出力が「０」の場合；
この場合は、抵抗R1へは電流が流れず、従
つてトランジスタQ1のベースへも電流が流れ
ない。このため、トランジスタQ1はオフ状態
となり、負荷PLには電流が流れない。すなわ
ち、検出回路２の出力が「０」の状態が示され
ることになる。
つてトランジスタQ1のベースへも電流が流れ
ない。このため、トランジスタQ1はオフ状態
となり、負荷PLには電流が流れない。すなわ
ち、検出回路２の出力が「０」の状態が示され
ることになる。
(2) 検出回路２の出力が「１」で、負荷の電流が
定格電流の場合； この場合は、検出回路２の出力端子から、抵
抗R1を介してトランジスタQ1のベースに電流
が流れるので、ドランジスタQ1はオン状態に
なる。このため、負荷PLに電流が流れる。こ
のとき、抵抗R3は、定格電流が流れたときの
その両端の電圧がトランジスタのベース・エミ
ツタ電圧（以下VBEという）より低い値になる
ように設定されているものとする。従つて、ト
ランジスタQ1のVBEと抵抗R3の両端電圧との和
（以下e1という）は、（２・VBE）より低い値と
なる。ちなみに、抵抗R4の両端電圧をe2とす
る。
定格電流の場合； この場合は、検出回路２の出力端子から、抵
抗R1を介してトランジスタQ1のベースに電流
が流れるので、ドランジスタQ1はオン状態に
なる。このため、負荷PLに電流が流れる。こ
のとき、抵抗R3は、定格電流が流れたときの
その両端の電圧がトランジスタのベース・エミ
ツタ電圧（以下VBEという）より低い値になる
ように設定されているものとする。従つて、ト
ランジスタQ1のVBEと抵抗R3の両端電圧との和
（以下e1という）は、（２・VBE）より低い値と
なる。ちなみに、抵抗R4の両端電圧をe2とす
る。
ここで、トランジスタQ3のコレクタ・エミ
ツタ間電圧はe1であり、そして、トランジスタ
Q3のベースに電流が流れるためには、e1がト
ランジスタQ2，Q3のVBEの和（２・VBE）より
高い電圧にならなければならない。今、e1＜
２・VBEであるから、トランジスタQ2，Q3のベ
ースには電流が流れない。このため、トランジ
スタQ3はオフ状態であり、コンデンサＣも充
電されていない。
ツタ間電圧はe1であり、そして、トランジスタ
Q3のベースに電流が流れるためには、e1がト
ランジスタQ2，Q3のVBEの和（２・VBE）より
高い電圧にならなければならない。今、e1＜
２・VBEであるから、トランジスタQ2，Q3のベ
ースには電流が流れない。このため、トランジ
スタQ3はオフ状態であり、コンデンサＣも充
電されていない。
(3) 検出回路２の出力が「１」で、負荷の電流が
過電流の場合； 前記(2)の状態から、負荷電流が増加して過電
流になると、抵抗R3の両端電圧が増加し、e1
が（２・VBE）以上になると、トランジスタ
Q2，Q3のベースに電流が流れ、これらのトラ
ンジスタはオン状態になる。このときのトラン
ジスタQ2のベース電位VtをVhとすると、コン
デンサＣには（Vh−VBE）の電圧が印加されて
充電が行なわれる。従つて、前記(2)項におい
て、抵抗R1に流れていた電流が全てトランジ
スタQ1のベースに流れていたものが、トラン
ジスタQ2のベースにも流れ、トランジスタQ1
のベース電流は減少する。従つて、トランジス
タQ1のコレクタ・エミツタに流れる電流（負
荷電流）も減少し、e1及びe2の電圧も下がり、
ベース電位Vtも低電位Vlになる。しかし、ベ
ース電位Vtが下がつても、コンデンサＣには
（Vh−VBE）の高電位が充電されているので、
このコンデンサＣからトランジスタQ3にベー
ス電流が供給され、トランジスタQ3は完全に
オン状態となり抵抗R1に流れていた電流は全
てトランジスタQ3側に流れ、トランジスタQ1
はオフ状態になる。これにより負荷PLには電
流が流れなくなる。なお、このとき、ベース電
位Vtは電位Vlとなつており、コンデンサＣよ
り低電位になつているが、トランジスタQ2の
コレクタ・エミツタによりその逆数が防止され
ている。従つて、このトランジスタQ2はダイ
オードで置き換えてもよい。そして、このトラ
ンジスタQ1のオフ時間は、コンデンサＣと抵
抗R2，R4の特定数に比例した時間となる。
過電流の場合； 前記(2)の状態から、負荷電流が増加して過電
流になると、抵抗R3の両端電圧が増加し、e1
が（２・VBE）以上になると、トランジスタ
Q2，Q3のベースに電流が流れ、これらのトラ
ンジスタはオン状態になる。このときのトラン
ジスタQ2のベース電位VtをVhとすると、コン
デンサＣには（Vh−VBE）の電圧が印加されて
充電が行なわれる。従つて、前記(2)項におい
て、抵抗R1に流れていた電流が全てトランジ
スタQ1のベースに流れていたものが、トラン
ジスタQ2のベースにも流れ、トランジスタQ1
のベース電流は減少する。従つて、トランジス
タQ1のコレクタ・エミツタに流れる電流（負
荷電流）も減少し、e1及びe2の電圧も下がり、
ベース電位Vtも低電位Vlになる。しかし、ベ
ース電位Vtが下がつても、コンデンサＣには
（Vh−VBE）の高電位が充電されているので、
このコンデンサＣからトランジスタQ3にベー
ス電流が供給され、トランジスタQ3は完全に
オン状態となり抵抗R1に流れていた電流は全
てトランジスタQ3側に流れ、トランジスタQ1
はオフ状態になる。これにより負荷PLには電
流が流れなくなる。なお、このとき、ベース電
位Vtは電位Vlとなつており、コンデンサＣよ
り低電位になつているが、トランジスタQ2の
コレクタ・エミツタによりその逆数が防止され
ている。従つて、このトランジスタQ2はダイ
オードで置き換えてもよい。そして、このトラ
ンジスタQ1のオフ時間は、コンデンサＣと抵
抗R2，R4の特定数に比例した時間となる。
コンデンサＣが放電し終わると、コンデンサ
Ｃは低電位になり、トランジスタQ3にベース
電流を供給することができなくなる。このた
め、トランジスタQ3は再びオフ状態になり、
トランジスタQ1がオン状態になる。このとき
負荷電流が過電流状態であると、再びe1が
（２・VBE）以上になり、前記の様にトランジ
スタQ1がオフ状態になり、再び上述の動作を
くり返す。トランジスタQ1がオン状態になつ
ている時間は、コンデンサＣに充電電流が流れ
始めてからトランジスタQ3のベースに電流が
供給されるまでの時間であり、コンデンサＣと
抵抗R1の時定数に比例した時間となる。
Ｃは低電位になり、トランジスタQ3にベース
電流を供給することができなくなる。このた
め、トランジスタQ3は再びオフ状態になり、
トランジスタQ1がオン状態になる。このとき
負荷電流が過電流状態であると、再びe1が
（２・VBE）以上になり、前記の様にトランジ
スタQ1がオフ状態になり、再び上述の動作を
くり返す。トランジスタQ1がオン状態になつ
ている時間は、コンデンサＣに充電電流が流れ
始めてからトランジスタQ3のベースに電流が
供給されるまでの時間であり、コンデンサＣと
抵抗R1の時定数に比例した時間となる。
従つて、抵抗R1，R2，R4及びコンデンサＣ
の値を適当に選択することにより、第２図に示
すように、過電流時におけるトランジスタQ1
のオフ時間を長く、オン時間を短くすることが
できる。なお、第２図のVrはトランジスタQ1
のコレクタ電位を示すものとする。また、過負
荷電流から定格電流に復帰した場合は、その時
点からe1の値が（２・VBE）以下になるため、
定格電流時の動作に自動的に復帰する。
の値を適当に選択することにより、第２図に示
すように、過電流時におけるトランジスタQ1
のオフ時間を長く、オン時間を短くすることが
できる。なお、第２図のVrはトランジスタQ1
のコレクタ電位を示すものとする。また、過負
荷電流から定格電流に復帰した場合は、その時
点からe1の値が（２・VBE）以下になるため、
定格電流時の動作に自動的に復帰する。
なお、上述の実施例はトランジスタにNPN
型を用いた例であるが、第３図に示すように、
PNP型のトランジスタQ1′，Q2′，Q3′を用いて
も同様に本発明を容易に構成し得る。さらに、
出力回路の半導体素子は、トランジスタだけで
なく、サイリスタをも用いることができる。サ
イリスタSCRを用いた例を第４図に示す。同
図において、Stは制御信号、Ｄは整流器、Ｅ，
ｆは交流電源である。過負荷電流が流れたとき
は、第１図に示した回路と同様に作用すること
はいうまでもない。
型を用いた例であるが、第３図に示すように、
PNP型のトランジスタQ1′，Q2′，Q3′を用いて
も同様に本発明を容易に構成し得る。さらに、
出力回路の半導体素子は、トランジスタだけで
なく、サイリスタをも用いることができる。サ
イリスタSCRを用いた例を第４図に示す。同
図において、Stは制御信号、Ｄは整流器、Ｅ，
ｆは交流電源である。過負荷電流が流れたとき
は、第１図に示した回路と同様に作用すること
はいうまでもない。
以上の説明から明らかなように、本発明に係る
装置は、出力回路の半導体素子が過電流時に完全
にオン又はオフ状態を示すため、発熱量が少な
く、比較的許容損失の小さい小形、低価格の素子
を使用できると共に、長時間の短絡保護に耐えら
れるものである。また、回路構成が簡単で部品点
数が少なく、NPN出力回路とPNP出力回路とを
簡単に置き換えることができる。
装置は、出力回路の半導体素子が過電流時に完全
にオン又はオフ状態を示すため、発熱量が少な
く、比較的許容損失の小さい小形、低価格の素子
を使用できると共に、長時間の短絡保護に耐えら
れるものである。また、回路構成が簡単で部品点
数が少なく、NPN出力回路とPNP出力回路とを
簡単に置き換えることができる。
第１図は本発明の一実施例に係る出力回路の保
護装置のブロツク図、第２図は第１図の装置の動
作のタイムチヤート、第３図及び第４図はそれぞ
れ本発明の他の実施例に係る出力回路の保護装置
のブロツク図である。 １……検出コイル、２……発振回路・検出回
路、３……出力回路、４……保護回路。
護装置のブロツク図、第２図は第１図の装置の動
作のタイムチヤート、第３図及び第４図はそれぞ
れ本発明の他の実施例に係る出力回路の保護装置
のブロツク図である。 １……検出コイル、２……発振回路・検出回
路、３……出力回路、４……保護回路。
Claims (1)
- 【特許請求の範囲】 １ 制御信号に基づいて負荷を駆動する半導体素
子と、負荷電流を検出して該電流が所定電流以上
になつたとき、前記半導体素子を周期的にオン・
オフ制御する保護回路とを備え、 前記保護回路は、前記半導体素子の制御端子と
制御信号を出力する端子との間に挿入された第１
の抵抗Ｒ１と、前記半導体素子に直列に接続され
た第２の抵抗Ｒ３及び第３の抵抗Ｒ４と、一端が
方向性素子を介して前記半導体素子の制御端子に
接続され、他端が前記第３の抵抗Ｒ４の前記接続
点の反対側の端子に接続されたコンデンサＣと、
前記半導体素子の制御端子にコレクタが接続さ
れ、第１の抵抗Ｒ３と第２の抵抗Ｒ４との接続点
にエミツタが接続され、前記コンデンサＣと方向
性素子との接続点にベースが接続されたトランジ
スタＱ３，Ｑ３′とを有し、前記半導体素子に定
格電流が流れているときの第２の抵抗Ｒ３と第３
の抵抗Ｒ４との接続点と前記制御端子との電位差
ｅ１が、電位差ｅ１＜2VBE（但し、VBEはトラン
ジスタのベース・エミツタ間電圧である）となる
ように前記第２の抵抗Ｒ３の抵抗値を設定したこ
とを特徴とする出力回路の保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14118583A JPS6032417A (ja) | 1983-08-03 | 1983-08-03 | 出力回路の保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14118583A JPS6032417A (ja) | 1983-08-03 | 1983-08-03 | 出力回路の保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6032417A JPS6032417A (ja) | 1985-02-19 |
| JPH056366B2 true JPH056366B2 (ja) | 1993-01-26 |
Family
ID=15286128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14118583A Granted JPS6032417A (ja) | 1983-08-03 | 1983-08-03 | 出力回路の保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032417A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0178932U (ja) * | 1987-11-18 | 1989-05-26 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5842568B2 (ja) * | 1978-08-30 | 1983-09-20 | オムロン株式会社 | 近接スイッチ |
| JPS56147616U (ja) * | 1980-04-08 | 1981-11-06 |
-
1983
- 1983-08-03 JP JP14118583A patent/JPS6032417A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6032417A (ja) | 1985-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667265A (en) | Adaptive thermal shutdown circuit | |
| CA1068781A (en) | Starting surge current protection circuit | |
| US4019096A (en) | Current limiting apparatus | |
| JPS62268388A (ja) | 電源回路 | |
| US4845391A (en) | Switching circuits performing thyristor and triac functions | |
| JPH07212156A (ja) | リミッタ回路 | |
| JPS62128307A (ja) | 熱保護回路 | |
| JPH056366B2 (ja) | ||
| US4434392A (en) | Circuit arrangement for controlling the commutation in a stepping motor | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JPH09508247A (ja) | 集積回路 | |
| JPH01148064A (ja) | 電源装置の保護回路 | |
| JP2518478Y2 (ja) | 安定化電源の過電流保護回路 | |
| JPH0546097Y2 (ja) | ||
| JP2605803Y2 (ja) | 過負荷検知回路 | |
| US3398324A (en) | D-c load switching and protective circuits without mechanical contacts | |
| WO1993013599A1 (en) | Integrator having switched hysteresis for proximity switches | |
| JPH034128Y2 (ja) | ||
| JPS63239368A (ja) | 内燃機関点火装置 | |
| JPH06318824A (ja) | 電力制御部保護装置 | |
| JPH02281309A (ja) | ドロッパ型定電圧回路 | |
| SU610093A1 (ru) | Стабилизатор посто нного напр жени | |
| JPH0419679Y2 (ja) | ||
| JPH0150925B2 (ja) | ||
| JP3365865B2 (ja) | 定電圧電源回路 |