JPH0563510A - 帯域合成ｆｉｒフイルタ及び帯域分割ｆｉｒフイルタ - Google Patents
帯域合成ｆｉｒフイルタ及び帯域分割ｆｉｒフイルタInfo
- Publication number
- JPH0563510A JPH0563510A JP24641191A JP24641191A JPH0563510A JP H0563510 A JPH0563510 A JP H0563510A JP 24641191 A JP24641191 A JP 24641191A JP 24641191 A JP24641191 A JP 24641191A JP H0563510 A JPH0563510 A JP H0563510A
- Authority
- JP
- Japan
- Prior art keywords
- output
- band
- fir filter
- adder
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 例えば周波数多重処理のようにディジタル信
号処理において帯域合成にＦＩＲフィルタを用いる場合
に、小さい回路規模で実現することを目的とする。 【構成】 ２つの入力信号を加算器３で加算し、一方減
算器４で減算する。加算器３と減算器４の出力には、そ
れぞれ標本化時間毎に遅延器５−１５により遅延が与え
られる。加算器３の出力に遅延を与える遅延器５−１０
の偶数番目と、減算器４の出力に遅延を与える遅延器１
１−１５の奇数番目の出力と加算器３の出力にＦＩＲフ
ィルタの係数が乗算器１６−２２により乗ぜられる。更
に乗算器の出力を加算する加算器２３−２８を持つ。 【効果】 本発明により、小さい回路規模で帯域合成Ｆ
ＩＲフィルタが実現できる。
号処理において帯域合成にＦＩＲフィルタを用いる場合
に、小さい回路規模で実現することを目的とする。 【構成】 ２つの入力信号を加算器３で加算し、一方減
算器４で減算する。加算器３と減算器４の出力には、そ
れぞれ標本化時間毎に遅延器５−１５により遅延が与え
られる。加算器３の出力に遅延を与える遅延器５−１０
の偶数番目と、減算器４の出力に遅延を与える遅延器１
１−１５の奇数番目の出力と加算器３の出力にＦＩＲフ
ィルタの係数が乗算器１６−２２により乗ぜられる。更
に乗算器の出力を加算する加算器２３−２８を持つ。 【効果】 本発明により、小さい回路規模で帯域合成Ｆ
ＩＲフィルタが実現できる。
Description
【０００１】
【産業上の利用分野】本発明は帯域合成及び分割ＦＩＲ
フィルタに関し、特にディジタル信号の帯域を合成及び
分割するＦＩＲフィルタに関する。
フィルタに関し、特にディジタル信号の帯域を合成及び
分割するＦＩＲフィルタに関する。
【０００２】
【従来の技術】例えば、図７は周波数多重処理システム
図であり、周波数多重信号の処理を行う場合、図に示す
構成を有している。入力信号８１を変調器８３で変調す
る。変調された信号８４と入力信号８２は、帯域合成Ｆ
ＩＲフィルタ８５−８７で合成される。
図であり、周波数多重信号の処理を行う場合、図に示す
構成を有している。入力信号８１を変調器８３で変調す
る。変調された信号８４と入力信号８２は、帯域合成Ｆ
ＩＲフィルタ８５−８７で合成される。
【０００３】図８は、従来の帯域合成ＦＩＲフィルタの
ブロック図である。
ブロック図である。
【０００４】図８は２つの入力信号を合成する例を示し
たものである。図８では、入力信号９０を遅延器９４−
１００、乗算器１０８−１１６加算器１２６−１３３で
構成される第１のＦＩＲフィルタで不要な帯域の信号が
抑圧され、信号９２が得られる。同様に、入力信号９１
を遅延器１０１−１０７、乗算器１１７−１２５、加算
器１３４−１４１で構成される第２のＦＩＲフィルタで
不要な帯域の信号が抑圧され信号９３が得られる。
たものである。図８では、入力信号９０を遅延器９４−
１００、乗算器１０８−１１６加算器１２６−１３３で
構成される第１のＦＩＲフィルタで不要な帯域の信号が
抑圧され、信号９２が得られる。同様に、入力信号９１
を遅延器１０１−１０７、乗算器１１７−１２５、加算
器１３４−１４１で構成される第２のＦＩＲフィルタで
不要な帯域の信号が抑圧され信号９３が得られる。
【０００５】更に、第１，２のＦＩＲフィルタで得た信
号９２と９３を加算器５００で加算し、２つの帯域を合
成した信号６００を得る。
号９２と９３を加算器５００で加算し、２つの帯域を合
成した信号６００を得る。
【０００６】また、周波数多重信号の処理のディジタル
信号において帯域を分割して処理する必要がある場合
に、帯域分割フィルタが必要になる。
信号において帯域を分割して処理する必要がある場合
に、帯域分割フィルタが必要になる。
【０００７】図９は従来の帯域分割ＦＩＲフィルタのブ
ロック図である。
ロック図である。
【０００８】図９は信号を２つの周波数帯域に分割する
場合の例を示したものである。図９では、入力信号１６
０を遅延器１６１−１６７、乗算器１６８−１７６、加
算器１７７−１８４、ｈ，ｇはフィルタ係数で構成され
る第１のＦＩＲフィルタで不要な帯域の信号が抑圧さ
れ、第１の帯域の信号１８５が得られる。同様に、入力
信号１６０を遅延器１８６−１９２、乗算器１９３−２
０１、加算器２０２−２０９、ｈ，ｇはフィルタ係数で
構成される第２のＦＩＲフィルタで不要な帯域の信号が
抑圧され、第２の帯域の信号２１０が得られる。
場合の例を示したものである。図９では、入力信号１６
０を遅延器１６１−１６７、乗算器１６８−１７６、加
算器１７７−１８４、ｈ，ｇはフィルタ係数で構成され
る第１のＦＩＲフィルタで不要な帯域の信号が抑圧さ
れ、第１の帯域の信号１８５が得られる。同様に、入力
信号１６０を遅延器１８６−１９２、乗算器１９３−２
０１、加算器２０２−２０９、ｈ，ｇはフィルタ係数で
構成される第２のＦＩＲフィルタで不要な帯域の信号が
抑圧され、第２の帯域の信号２１０が得られる。
【０００９】図１０は、従来の帯域分割ＦＩＲフィルタ
のシステム図である。
のシステム図である。
【００１０】図１０では更に多くの帯域に分割する例を
示している。入力信号１５０を第１のＦＩＲフィルタ１
５１で不要な帯域の信号を抑圧して第１の帯域の信号１
５４を得る。同様に、入力信号１５０を第２のＦＩＲフ
ィルタ１５２で不要な帯域の信号を抑圧して第２の帯域
の信号１５５を得、第ｎのＦＩＲフィルタ１５３で不要
な帯域の信号を抑圧して第ｎの信号１５６を得る。
示している。入力信号１５０を第１のＦＩＲフィルタ１
５１で不要な帯域の信号を抑圧して第１の帯域の信号１
５４を得る。同様に、入力信号１５０を第２のＦＩＲフ
ィルタ１５２で不要な帯域の信号を抑圧して第２の帯域
の信号１５５を得、第ｎのＦＩＲフィルタ１５３で不要
な帯域の信号を抑圧して第ｎの信号１５６を得る。
【００１１】
【発明が解決しようとする課題】この従来の帯域合成及
び分割ＦＩＲフィルタでは、２つの帯域の信号を得るた
めに２つのＦＩＲフィルタが必要であり、回路の規模が
大きくなるという課題があった。
び分割ＦＩＲフィルタでは、２つの帯域の信号を得るた
めに２つのＦＩＲフィルタが必要であり、回路の規模が
大きくなるという課題があった。
【００１２】本発明は、上述の課題を解消するためにな
されたものであり、効果的な回路構成をとることで回路
規模を低減して１つのＦＩＲフィルタ構成で帯域合成信
号あるいは分割信号を得る帯域合成ＦＩＲフィルタ及び
帯域分割ＦＩＲフィルタを提供することを目的とする。
されたものであり、効果的な回路構成をとることで回路
規模を低減して１つのＦＩＲフィルタ構成で帯域合成信
号あるいは分割信号を得る帯域合成ＦＩＲフィルタ及び
帯域分割ＦＩＲフィルタを提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の帯域合成ＦＩＲ
フィルタは、第１の入力信号と第２の入力信号を入力と
する第１の加算器と前記第１の入力信号と第２の入力信
号を入力とする減算器と前記第１の加算器の出力に１標
本化時間づつ遅延を与える第１の遅延器群と前記減算器
の出力に１標本化時間づつ遅延を与える第２の遅延器群
と、前記第１の遅延器群の偶数番目の出力を入力とする
第１の乗算器群と前記第２の遅延器群の奇数番目の出力
を入力とする第２の乗算器群と、前記第１の加算器の出
力を入力とする第３の乗算器と、前記第１の乗算器群の
出力と前記第２の乗算器群の出力と前記第３の乗算器の
出力を入力とする第２の加算器を備えている。
フィルタは、第１の入力信号と第２の入力信号を入力と
する第１の加算器と前記第１の入力信号と第２の入力信
号を入力とする減算器と前記第１の加算器の出力に１標
本化時間づつ遅延を与える第１の遅延器群と前記減算器
の出力に１標本化時間づつ遅延を与える第２の遅延器群
と、前記第１の遅延器群の偶数番目の出力を入力とする
第１の乗算器群と前記第２の遅延器群の奇数番目の出力
を入力とする第２の乗算器群と、前記第１の加算器の出
力を入力とする第３の乗算器と、前記第１の乗算器群の
出力と前記第２の乗算器群の出力と前記第３の乗算器の
出力を入力とする第２の加算器を備えている。
【００１４】また、本発明の帯域分割ＦＩＲフィルタは
入力された信号を１標本化時間づつ遅延を与える遅延器
を持ち、その各々の遅延器の出力にあらかじめ決められ
た値を乗算する乗算器を持つ。その偶数番目の乗算器の
出力を加算する第１の加算器と、奇数番目の出力を加算
する第２の加算器を持つ。この偶数番目の乗算器の出力
の和と奇数番目の出力の和を加算し、第１の帯域分割出
力とする第３の加算器と、偶数番目の乗算器の出力の和
から奇数番目の出力の和を減算した差を第２の帯域分割
出力とする減算器を持つ。
入力された信号を１標本化時間づつ遅延を与える遅延器
を持ち、その各々の遅延器の出力にあらかじめ決められ
た値を乗算する乗算器を持つ。その偶数番目の乗算器の
出力を加算する第１の加算器と、奇数番目の出力を加算
する第２の加算器を持つ。この偶数番目の乗算器の出力
の和と奇数番目の出力の和を加算し、第１の帯域分割出
力とする第３の加算器と、偶数番目の乗算器の出力の和
から奇数番目の出力の和を減算した差を第２の帯域分割
出力とする減算器を持つ。
【００１５】また、この帯域分割ＦＩＲフィルタを複数
個備えることにより、多数の帯域分割を可能とする。
個備えることにより、多数の帯域分割を可能とする。
【００１６】
【作用】上記構成によれば、本発明の帯域合成ＦＩＲフ
ィルタは、２つの入力信号を加算および減算して、加算
出力の偶数番目の遅延された出力をフィルタ係数と乗算
したのち、減算出力の奇数番目の遅延された出力をフィ
ルタ係数と乗算した出力と、入力信号の加算出力を直接
乗算した出力の３出力を加算するので、信号帯域を合成
することができる。あるいは、本発明の帯域分割ＦＩＲ
フィルタは、１つの入力信号の偶数番目の遅延出力をフ
ィルタ係数と乗算して加算した和出力と、奇数番目の遅
延出力をフィルタ係数と乗算して加算した和出力を加算
する第１帯域分割出力と減算する第２の帯域分割出力を
出力するので信号帯域を分割できる。また、帯域分割Ｆ
ＩＲフィルタを複数個備えれば帯域ＦＩＲフィルタの多
重処理ができる。
ィルタは、２つの入力信号を加算および減算して、加算
出力の偶数番目の遅延された出力をフィルタ係数と乗算
したのち、減算出力の奇数番目の遅延された出力をフィ
ルタ係数と乗算した出力と、入力信号の加算出力を直接
乗算した出力の３出力を加算するので、信号帯域を合成
することができる。あるいは、本発明の帯域分割ＦＩＲ
フィルタは、１つの入力信号の偶数番目の遅延出力をフ
ィルタ係数と乗算して加算した和出力と、奇数番目の遅
延出力をフィルタ係数と乗算して加算した和出力を加算
する第１帯域分割出力と減算する第２の帯域分割出力を
出力するので信号帯域を分割できる。また、帯域分割Ｆ
ＩＲフィルタを複数個備えれば帯域ＦＩＲフィルタの多
重処理ができる。
【００１７】
【実施例】次に、本発明について説明する。ここで、一
般的にＦＩＲフィルタの特性を示す伝達関数Ｈ（ｚ）は
般的にＦＩＲフィルタの特性を示す伝達関数Ｈ（ｚ）は
【００１８】
【数１】 である。ここで、ｈｉはＦＩＲフィルタのタップ係数と
呼ばれ、フィルタの特性により定まる実定数であり、ｚ
は以下の式で示される複素数である。
呼ばれ、フィルタの特性により定まる実定数であり、ｚ
は以下の式で示される複素数である。
【００１９】
【数２】 ここで、ｅ：自然対数の底 ｊ：虚数単位 ｆ：信号の
周波数 ｆｓ：標本化周波数である。
周波数 ｆｓ：標本化周波数である。
【００２０】いま、ここで奇数タップの係数の符号を反
転した場合の伝達関数をＧ（ｚ）とすると、
転した場合の伝達関数をＧ（ｚ）とすると、
【００２１】
【数３】 となる。ここで、（２）式より
【００２２】
【数４】 の関係から、Ｇ（ｚ）の周波数特性はＨ（ｚ）の周波数
特性をｆｓ／２だけ平行移動したものとなる。従って、
標本化信号の特性から、Ｇ（ｚ）の周波数特性はＨ
（ｚ）の周波数特性をｆｓ／４の周波数で反転した特性
となる。
特性をｆｓ／２だけ平行移動したものとなる。従って、
標本化信号の特性から、Ｇ（ｚ）の周波数特性はＨ
（ｚ）の周波数特性をｆｓ／４の周波数で反転した特性
となる。
【００２３】ここで、図７に示したシステム図に於て、
２つの入力信号８１，８２をＸ（Ｚ），Ｘ’（Ｚ）と
し、帯域合成ＦＩＲフィルタ８５，８６の周波数特性を
Ｈ（Ｚ），Ｇ（Ｚ）、加算器３７で合成された信号８８
をＹ（Ｚ）とすると、Ｙ（Ｚ）は以下の式で表せる。
２つの入力信号８１，８２をＸ（Ｚ），Ｘ’（Ｚ）と
し、帯域合成ＦＩＲフィルタ８５，８６の周波数特性を
Ｈ（Ｚ），Ｇ（Ｚ）、加算器３７で合成された信号８８
をＹ（Ｚ）とすると、Ｙ（Ｚ）は以下の式で表せる。
【００２４】
【数５】 ところで、Ｈ（Ｚ）は（１）式、Ｇ（Ｚ）は（３）式で
表せるので、（５）式は
表せるので、（５）式は
【００２５】
【数６】 この関係を用いて、帯域分割ＦＩＲフィルタを構成した
のが本発明である。
のが本発明である。
【００２６】図１は、本発明の第１の実施例の帯域合成
ＦＩＲフィルタのブロック図である。以下、この図に従
って説明する。入力信号１と２は、加算器３で加算さ
れ、一方減算器４で減算される。加算器３と減算器４の
出力信号は、遅延器５−１５によりそれぞれ１標本化時
間づつの遅延が与えられる。加算器３の出力に遅延を与
える遅延器の偶数番目、減算器４の出力に遅延を与える
遅延器の奇数番目の出力と加算器３の出力それぞれに、
ＦＩＲフィルタの係数が乗算器１６−２２により乗ぜら
れる。更に乗算器の出力それぞれが、加算されＦＩＲフ
ィルタの出力２９を得る。出力２９の周波数特性を図２
に示す。２つの入力信号をｆｓ／４を境にして合成して
いる。
ＦＩＲフィルタのブロック図である。以下、この図に従
って説明する。入力信号１と２は、加算器３で加算さ
れ、一方減算器４で減算される。加算器３と減算器４の
出力信号は、遅延器５−１５によりそれぞれ１標本化時
間づつの遅延が与えられる。加算器３の出力に遅延を与
える遅延器の偶数番目、減算器４の出力に遅延を与える
遅延器の奇数番目の出力と加算器３の出力それぞれに、
ＦＩＲフィルタの係数が乗算器１６−２２により乗ぜら
れる。更に乗算器の出力それぞれが、加算されＦＩＲフ
ィルタの出力２９を得る。出力２９の周波数特性を図２
に示す。２つの入力信号をｆｓ／４を境にして合成して
いる。
【００２７】ここで、ＦＩＲフィルタの係数を通過帯域
がｆｓ／４以下の帯域の低域通過フィルタとなるように
選ぶと、入力信号１に対してはｆｓ／４を遮断周波数と
する低域通過フィルタとなり、入力信号２に対してはｆ
ｓ／４を遮断周波数とする高域通過フィルタとなる。
がｆｓ／４以下の帯域の低域通過フィルタとなるように
選ぶと、入力信号１に対してはｆｓ／４を遮断周波数と
する低域通過フィルタとなり、入力信号２に対してはｆ
ｓ／４を遮断周波数とする高域通過フィルタとなる。
【００２８】同様にＦＩＲフィルタの係数を通過帯域が
ｆｓ／４以下の帯域の高域通過フィルタとなるように選
ぶと、入力信号１に対して高域通過フィルタとなり、入
力信号２に対しては低域通過フィルタとなる。
ｆｓ／４以下の帯域の高域通過フィルタとなるように選
ぶと、入力信号１に対して高域通過フィルタとなり、入
力信号２に対しては低域通過フィルタとなる。
【００２９】図３は本発明の第２の実施例の帯域分割Ｆ
ＩＲフィルタのブロック図である。以下、この図に従っ
て説明する。入力信号１は遅延器３２−３８により、１
標本化時間づつの遅延が与えられる。これらの遅延器の
それぞれの出力と入力信号１にＦＩＲフィルタの係数ｈ
ｉ（ｉ＝０〜ｎ−１）が乗算器３９−４７により乗ぜら
れる。偶数番目の乗算器の出力を加算器４８−５１によ
り加算し、偶数タップ出力５７を得る。
ＩＲフィルタのブロック図である。以下、この図に従っ
て説明する。入力信号１は遅延器３２−３８により、１
標本化時間づつの遅延が与えられる。これらの遅延器の
それぞれの出力と入力信号１にＦＩＲフィルタの係数ｈ
ｉ（ｉ＝０〜ｎ−１）が乗算器３９−４７により乗ぜら
れる。偶数番目の乗算器の出力を加算器４８−５１によ
り加算し、偶数タップ出力５７を得る。
【００３０】同様に、奇数番目の乗算器の出力を加算器
５２−５４により加算し、奇数タップ出力５８を得る。
この偶数タップ出力５７と奇数タップ出力２８を加算器
５５により加算し、第１の出力５９を得る。また、偶数
タップ出力５７から奇数タップ出力５８を減算器５６に
より減算し、第２の出力６０を得る。ここで、ＦＩＲフ
ィルタの係数ｈｉ（ｉ＝０〜ｎ−１）を図４の帯域分割
ＦＩＲフィルタの周波数特性図に示すように通過帯域が
ｆｓ／４以下の帯域の低域通過フィルタとなるように選
ぶと、第１の出力５９は周波数がｆｓ／４以下の帯域の
信号となる。一方、第２の出力６０は上記の低域通過フ
ィルタの特性をｆｓ／４の周波数で反転した特性の高域
通過フィルタで帯域制限された特性、すなわち周波数が
ｆｓ／４以上の信号となる。従って、信号の帯域をｆｓ
／４の周波数を境に２つに分割することができる。
５２−５４により加算し、奇数タップ出力５８を得る。
この偶数タップ出力５７と奇数タップ出力２８を加算器
５５により加算し、第１の出力５９を得る。また、偶数
タップ出力５７から奇数タップ出力５８を減算器５６に
より減算し、第２の出力６０を得る。ここで、ＦＩＲフ
ィルタの係数ｈｉ（ｉ＝０〜ｎ−１）を図４の帯域分割
ＦＩＲフィルタの周波数特性図に示すように通過帯域が
ｆｓ／４以下の帯域の低域通過フィルタとなるように選
ぶと、第１の出力５９は周波数がｆｓ／４以下の帯域の
信号となる。一方、第２の出力６０は上記の低域通過フ
ィルタの特性をｆｓ／４の周波数で反転した特性の高域
通過フィルタで帯域制限された特性、すなわち周波数が
ｆｓ／４以上の信号となる。従って、信号の帯域をｆｓ
／４の周波数を境に２つに分割することができる。
【００３１】図５は本発明の第３の実施例の帯域分割Ｆ
ＩＲフィルタの構成図である。
ＩＲフィルタの構成図である。
【００３２】以下、この図に従って説明する。入力信号
７０は第１の帯域分割ＦＩＲフィルタ７１、第２の帯域
分割ＦＩＲフィルタ７２から第ｍの帯域分割ＦＩＲフィ
ルタ７３までのｍ個の帯域分割ＦＩＲフィルタに入力す
る。ここで、各帯域分割ＦＩＲフィルタは第２の実施例
で示したものである。これらｍ個の帯域分割ＦＩＲフィ
ルタからそれぞれ２つの出力７４−７９が得られ、２ｍ
個の帯域に分割できる。図６に図５の第３の実施例で帯
域分割をした場合の周波数特性を示す。
７０は第１の帯域分割ＦＩＲフィルタ７１、第２の帯域
分割ＦＩＲフィルタ７２から第ｍの帯域分割ＦＩＲフィ
ルタ７３までのｍ個の帯域分割ＦＩＲフィルタに入力す
る。ここで、各帯域分割ＦＩＲフィルタは第２の実施例
で示したものである。これらｍ個の帯域分割ＦＩＲフィ
ルタからそれぞれ２つの出力７４−７９が得られ、２ｍ
個の帯域に分割できる。図６に図５の第３の実施例で帯
域分割をした場合の周波数特性を示す。
【００３３】
【発明の効果】以上説明したように、帯域合成及び分割
ＦＩＲフィルタの奇数タップの係数の符号を反転して、
ｆｓ／４の周波数で反転した特性を得る構成にしたこと
により、帯域合成及び分割ＦＩＲフィルタの回路規模を
低減することができるという効果を有する。
ＦＩＲフィルタの奇数タップの係数の符号を反転して、
ｆｓ／４の周波数で反転した特性を得る構成にしたこと
により、帯域合成及び分割ＦＩＲフィルタの回路規模を
低減することができるという効果を有する。
【図１】本発明の第１の実施例である帯域合成ＦＩＲフ
ィルタのブロック図である。
ィルタのブロック図である。
【図２】本発明の第１の実施例の帯域合成ＦＩＲフィル
タの周波数特性図である。
タの周波数特性図である。
【図３】本発明の第２の実施例である帯域分割ＦＩＲフ
ィルタのブロック図である。
ィルタのブロック図である。
【図４】本発明の第２の実施例である帯域分割ＦＩＲフ
ィルタの周波数特性図である。
ィルタの周波数特性図である。
【図５】本発明の第３の実施例である帯域分割ＦＩＲフ
ィルタの構成図である。
ィルタの構成図である。
【図６】本発明の第３の実施例である帯域分割ＦＩＲフ
ィルタの周波数特性図である。
ィルタの周波数特性図である。
【図７】従来の周波数多重処理システムを示す図であ
る。
る。
【図８】従来の帯域合成ＦＩＲフィルタのブロック図で
ある。
ある。
【図９】従来の帯域分割ＦＩＲフィルタのブロック図で
ある。
ある。
【図１０】従来の帯域分割ＦＩＲフィルタの処理システ
ム図である。
ム図である。
１，２，７０ 入力信号 ３，２３−２８，４８−５５ 加算器 ４，５６ 減算器 ５−１５，３２−３８ 遅延器 １６−２２，３９−４７ 乗算器 ２９ 帯域合成ＦＩＲフィルタ出力 ５９ 第１帯域分割ＦＩＲフィルタ出力 ６０ 第２帯域分割ＦＩＲフィルタ出力 ７１ 第１の帯域分割ＦＩＲフィルタ ７２ 第２の帯域分割ＦＩＲフィルタ ７３ 第ｍの帯域分割ＦＩＲフィルタ
Claims (3)
- 【請求項１】 帯域合成ＦＩＲフィルタに於て、第１の
入力信号と第２の入力信号を入力とする第１の加算器
と、前記第１の入力信号と第２の入力信号を入力とする
減算器と、前記第１の加算器の出力に１標本化時間づつ
遅延を与える第１の遅延器群と、前記減算器の出力に１
標本化時間づつ遅延を与える第２の遅延器群と、前記第
１の遅延器群の偶数番目の出力を入力とする第１の乗算
器群と、前記第２の遅延器群の奇数番目の出力を入力と
する第２の乗算器群と、前記第１の加算器の出力を入力
とする第３の乗算器と、前記第１の乗算器群の出力と前
記第２の乗算器群の出力と前記第３の乗算器の出力を入
力とする第２の加算器とを持つことを特徴とした帯域合
成ＦＩＲフィルタ。 - 【請求項２】 入力された信号を１標本化時間づつ遅延
を与える遅延器群と、その各々の遅延器の出力にあらか
じめ決められた値を乗算する乗算器と、前記乗算器の偶
数番目の出力を加算する第１の加算器と、奇数番目の出
力を加算する第２の加算器を持ち、前記偶数番目の乗算
器の出力の和と奇数番目の出力の和を加算し第１の帯域
分割出力とする第３の加算器と、前記偶数番目の乗算器
の出力の和から奇数番目の出力の和を減算した差を第２
の帯域分割出力とする減算器とを持つことを特徴とする
帯域分割ＦＩＲフィルタ。 - 【請求項３】 請求項２記載の帯域分割ＦＩＲフィルタ
を複数個備えることを特徴とする帯域分割ＦＩＲフィル
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24641191A JPH0563510A (ja) | 1991-09-02 | 1991-09-02 | 帯域合成ｆｉｒフイルタ及び帯域分割ｆｉｒフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24641191A JPH0563510A (ja) | 1991-09-02 | 1991-09-02 | 帯域合成ｆｉｒフイルタ及び帯域分割ｆｉｒフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563510A true JPH0563510A (ja) | 1993-03-12 |
Family
ID=17148092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24641191A Pending JPH0563510A (ja) | 1991-09-02 | 1991-09-02 | 帯域合成ｆｉｒフイルタ及び帯域分割ｆｉｒフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563510A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610014B1 (en) | 1997-05-26 | 2003-08-26 | Hitachi Medical Corporation | Ultrasonic tomograph which sets doppler sample point from blood flow information, and doppler sample point setting method |
| US7254598B2 (en) | 2002-03-14 | 2007-08-07 | Matsushita Electric Industrial Co., Ltd. | Finite impulse response filter and digital signal receiving apparatus |
| JP2014033278A (ja) * | 2012-08-01 | 2014-02-20 | Nec Toshiba Space Systems Ltd | チャネライザ及び信号処理方法 |
| EP3320449A4 (en) * | 2015-07-06 | 2019-06-26 | Metrotech Corporation | SIGNAL PROCESSING FOR CABLE POSITIONING INSTRUMENTATION |
-
1991
- 1991-09-02 JP JP24641191A patent/JPH0563510A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610014B1 (en) | 1997-05-26 | 2003-08-26 | Hitachi Medical Corporation | Ultrasonic tomograph which sets doppler sample point from blood flow information, and doppler sample point setting method |
| US7254598B2 (en) | 2002-03-14 | 2007-08-07 | Matsushita Electric Industrial Co., Ltd. | Finite impulse response filter and digital signal receiving apparatus |
| US7966360B2 (en) | 2002-03-14 | 2011-06-21 | Panasonic Corporation | Finite impulse response filter and digital signal receiving apparatus |
| JP2014033278A (ja) * | 2012-08-01 | 2014-02-20 | Nec Toshiba Space Systems Ltd | チャネライザ及び信号処理方法 |
| EP3320449A4 (en) * | 2015-07-06 | 2019-06-26 | Metrotech Corporation | SIGNAL PROCESSING FOR CABLE POSITIONING INSTRUMENTATION |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5065784B2 (ja) | 同相成分抽出方法及び装置 | |
| JPH0563510A (ja) | 帯域合成ｆｉｒフイルタ及び帯域分割ｆｉｒフイルタ | |
| GB2382506A (en) | Communications receiver data processing for quadrature modulated data | |
| JPH0834407B2 (ja) | 入力加重形トランスバーサルフィルタ | |
| EP0498457B1 (en) | Digital type VSB modulation apparatus | |
| EP0791242B1 (en) | Improved digital filter | |
| JP2000078108A (ja) | Ｃｄｍａマルチユーザ型干渉キャンセラ | |
| US7242326B1 (en) | Sample rate conversion combined with filter | |
| JPS63180288A (ja) | 時間軸圧縮多重伝送用コ−デツク | |
| US4823298A (en) | Circuitry for approximating the control signal for a BTSC spectral expander | |
| RU2125764C1 (ru) | Адаптивный корректирующий фильтр | |
| JPS5880910A (ja) | ト−ンコントロ−ル回路 | |
| JP3684314B2 (ja) | 複素乗算器および複素相関器 | |
| JP2526990B2 (ja) | 非巡回形ダウンサンプリングフィルタ | |
| KR930006705B1 (ko) | 선형 위상의 쿼드러춰 미러 필터 | |
| JPH1175300A (ja) | 音像定位装置 | |
| JPH09162699A (ja) | アップコンバータ | |
| JP2527019B2 (ja) | 非巡回形補間フィルタ | |
| JPS63161714A (ja) | デイジタルフイルタ | |
| JP3441771B2 (ja) | 撮像装置 | |
| JPH06196969A (ja) | 有限インパルス応答フィルタ | |
| JP2010252010A (ja) | 帯域分割フィルターおよびプログラム | |
| KR930009147B1 (ko) | 효율적인 쿼어드 러쳐 미러 필터 | |
| JP4267293B2 (ja) | フィルタ処理装置 | |
| JPH05216496A (ja) | 帯域分割フィルタ |