JPH0563440B2 - - Google Patents

Description

【発明の詳細な説明】

「産業上の利用分野」 本発明はシリコン、ゲルマニウム又は化合物半
導体等半導体電子素子用の始発基板を作るための
単結晶育成用石英ガラスルツボ、或いは当該基板
を用いた半導体電子素子の製造工程において、各
種処理例えば熱処理を行うための炉芯管等に用い
られる石英ガラス製半導体製造用治具に係り、特
に高集積化した半導体電子素子の性能並びに製品
歩留りを大幅に向上する半導体電子素子用基板の
製造用並びにその処理のための治具に関する。 「従来の技術」 半導体電子素子用始発基板は、一般にシリコ
ン、ゲルマニウム又は化合物半導体等の高純度多
結晶を石英ガラスルツボの中で溶融し、これに種
結晶を浸漬して単結晶を引上げるチヨクラルスキ
ー法（以下CZ法という）と呼ばれる単結晶育成
方法によつて育成された単結晶棒を薄片状に切断
した後、その一表面を鏡面状に研磨仕上げして形
成される薄円板状の単結晶薄片であり、かかる基
板形成用の例えばシリコン単結晶をCZ法により
育成する場合には、シリコンは常圧における融点
が約1430℃であり、その融液は石英ガラスルツボ
の表面で1450℃と石英ガラスの軟化温度以上にな
り、又シリコンの高温度における化学的活性の
為、石英ガラスルツボの表面が溶出し、その溶出
程度はシリコン融液との接触時間にもよるが平均
0.3〜0.5mm程度のルツボ内表層が溶損する事とな
り、そして該石英ルツボの溶損により、ルツボ中
に含まれる不純物も併せて前記引上単結晶中に混
入されてしまい、該不純物の存在により前記引上
単結晶の抵抗率の変動と結晶内の抵抗分布の不均
一化は勿論のこと、結晶成長中は又は半導体素子
の製造工程で、その性能を阻害する各種結晶欠陥
発生の原因となる。 そして前記不純物の存在は、近年のように半導
体集積回路素子の集積度が、256Kビツトから1M
ビツトへ更には4Mビツトと一層の高集積化が進
むにつれ極めて重要な問題となり、而も該不純物
分布がミクロ的に偏在した場合は、半導体電子素
子のＰ−Ｎその他の接合面や隣接する回路パター
ン間の動作状態における漏洩電流となつて現れる
等、電気特性に悪影響を及ぼす。 この為、例えば特公昭58−49519号において前
記CZ法で結晶成長を行う際に使用されるシリコ
ン単結晶引上用石英ガラスルツボに含有されてい
る、酸化硼素、OH基、遷移金属とアルカリ金属
酸化物の含有量の含有量を夫々所定値以下にする
事により、半導体の融点（1450℃）におけるルツ
ボの粘性を10⁹ポイズ以上に維持し、これにより
溶融シリコンによつて浸食されるルツボの溶損量
を極力減少させて半導体結晶への不純物の混入量
を極力規制せんとした技術が提案されている。 「発明が解決しようとする問題点」 しかしながら前記従来技術は、シリコンの融点
におけるルツボの粘性を高める事によりルツボの
溶損量を減少させて、不純物物質の混入を減少せ
んとしたものであるが、本来この溶損は高温度に
おけるシリコン融体の化学的活性に基づくので、
完全にこの溶損を防止することは、不可能であ
り、かかるルツボの溶損とともに、シリコン融液
中に混入した各種不純物は、その偏析係数が１よ
り小さいものが多く、このため前記不純物は凝固
された単結晶中より残存する溶融中に多く残り、
結晶成長を行うにつれ、ルツボの溶損により混入
した、融液中に含まれる不純物濃度が濃縮され、
特に結晶成長の後期においては著しい不純物の混
入を招来する。 又半導体基板上に作られる半導体電子素子回路
の製品収率に与えるかかる不純物汚染の影響は、
不純物元素の種類、汚染量、即ち引上られた単結
晶中の不純物元素含有量で著しく異なり、効果的
な石英ガラスルツボを作るためには、石英ガラス
ルツボを製造後或いはその原料の階段で、問題と
なる元素の種類及びその許容量に注目して原料の
精製法の工夫が必要となる。 又前記従来技術は、シリコンの融点におけるル
ツボの粘性を高める要素を加えているのではな
く、ルツボの粘性を低減させる要素を極力排除す
る事により、結果として高粘性化を図る為に、而
も前記要素をルツボ全域に亙つて極力低減せんと
している為に、必然的に原料の選定から製品に至
るまでの工程管理や外部環境等を極めて厳しくチ
エツクしなければならず、結果として出来上がつ
た製品が極めて高価なものになつてしまうという
欠点も併せ有す。 そこで特開昭60−137892号において、前記融点
におけるルツボの高粘性化とともに、前記シリコ
ン単結晶中不純物元素中、特定の不純物元素に注
目し、Na、Ｋ、Liのアルカリ金属含有量が夫々
0.2ppma以下、Cuの含有量が0.02ppma以下であ
り、1450℃における粘性が10ポイズ以上、1200℃
における電気抵抗が1.4×10⁷Ωcmである石英ガラ
スルツボを提案している。 しかしながら、かかる従来技術によれば、シリ
コン単結晶における結晶欠陥についての言及が不
充分であり、且つ特定不純物の存在が半導体基板
上に作られる電子素子回路の電気特性にどのよう
に悪影響を及ぼすかについて何等言及せず、その
作用効果が不明である。 引上単結晶中には、もつとも単純な点欠陥から
転位層、転移ループで囲まれた抜取形の積層欠陥
及び挿入型の積層欠陥等がある。又この他結晶を
乱す原因として、結晶欠陥に迄至らない結晶中に
発生した微少析出物の周囲の結晶歪、更に大きな
ものとして破壊に至る迄のクラツク等がある。通
常の引上条件では、単結晶の温度変化はクラツク
を起こす程急激ではない。 上記点欠陥は、結晶成長が行われている過程で
は、熱的平衡にある空孔及び格子間原子という形
で、不純物が完全に存在しなくとも、これらが冷
却の過程で一部残存する。これら点欠陥が集合す
ると転位又は積層欠陥に成長することがある。 これら欠陥の中で転位及び積層欠陥は、半導体
素子の製造上問題になるが、このなかで積層欠陥
は好ましくない。積層欠陥は、単結晶引上中に単
結晶中に成長する場合と、半導体素子製造工程で
熱酸化時に、シリコン基板表面の酸化膜との界面
に形成される場合があり、後者の場合が半導体素
子の収率を低下させる原因としては大きい。 一般に上記転位及び積層欠陥は、結晶中の不純
物に影響されることが多い。半導体素子製造工程
の熱酸化時にシリコン基板表面に発生する積層欠
陥の発生原因としては各種不純物の存在が一つの
原因となることも知られている。 この為の前記従来技術では、アルカリ金属や銅
の含有量を極力少なくすることが提案されていた
が、該元素の存在が何故半導体電子素子の特性を
劣化するかについて説明がなく、且つ実験結果か
らも単にルツボの溶損量が低下している点につい
て述べているのみで、半導体電子素子における電
気特性の影響については何等説明されていない。 従つて前記従来技術では、ルツボの溶損量が低
下する為に、結果としてアルカリ金属や銅以外の
不純物についても結晶への混入量が低下するが、
ではどのような不純物の混入量が減少すると、積
層欠陥の発生を防止する事が出来るかの解明が必
要であり、むやみに全ての不純物の低減を図る事
は製造コストの面からも実用的ではない。 特に熱酸化処理後の基板表面に形成された積層
欠陥その他微少欠陥は、該基板表面に埋込ませる
半導体素子例えばトランジスタの電気特性を劣化
させ、特に高集積度の半導体電子素子回路の製品
収率を低下させる事は前述した通りであるが、特
に最近の要求のように４メガビツト以上の集積度
を有するメモリデバイスを例にあげると、平均
100個／cm²以下の積層欠陥の抑制が必要となるが、
前述した従来技術ではこのような抑制はまさに不
可能である。 本発明は、かかる従来技術の欠点に鑑み、特に
熱酸化工程において半導体基板表面に発生する積
層欠陥及び各種微少欠陥の発生を大幅に低減し得
る、当該半導体単結晶を育成するための石英ガラ
スルツボ、及び半導体基板の処理のための炉芯管
その他の石英ガラス製半導体製造用治具を提供す
ることを目的とする。 「問題点を解決する為の手段」 本発明者は、半導体素子製造工程における熱酸
化時にシリコン基板に発生する積層欠陥を実質的
に零とすべく、半導体単結晶を育成するための石
英ガラスルツボ、炉芯管その他の石英ガラス製半
導体製造用治具の石英ガラスの純度に注目し、石
英ガラス中に存在する不純物について広範囲且つ
精密な分析を行い、これら不純物の組合わせ及び
その許容量について詳細な実験を行つた結果、本
発明に至つたものである。 本発明の規制対象となつた不純物のうち特に稀
土類元素は、他の不純物元素即ちアルカリ金属、
アルカリ土類金属及び挟義の遷移金属に比較して
その含有量の規制が厳しいが、シリコン単結晶化
時の微少欠陥の形成を助長する作用が特に強いた
めと考えられる。従来微少欠陥の核として空孔子
点及び炭素と、酸素のクラスターが実験的に説明
されているが、稀土類元素も微少欠陥の形成に大
きな影響を与えていると見られる。 従来アルカリ金属としてNa、遷移金属として
Fe等が定性的に上記熱酸化時のシリコン基板表
面の積層欠陥の助成に関連があるといわれてきた
が、本発明は石英ガラス製半導体用治具の従来検
討の対象となつていなかつた不純物に対しても検
討の範囲を広げ、且つ定量的にその限界を確かめ
たものである。 そこで本発明について前記稀土類元素について
は、特にこれを20ppba下の微量含有量に規定し
た。 即ち、本発明の特徴とする所は、石英ガラス製
半導体製造治具を形成する為の石英ガラス材中に
存在する不純物元素の内、アルカリ金属及びアル
カリ土類金属を2ppma下：Fe Co Ni Ru Rh
Pd Os Ir及びPtの遷移元素（以下狭義の遷移元
素という。）を3ppma以下及び稀土類元素を
20ppba以下に規定することによつて、半導体素
子製造工程の熱酸化工程でシリコン基板の表面の
積層欠陥を実質的に零に出来る。 又かかる発明品に係る半導体製造治具は、必ず
しも前記従来技術のように治具全域のガラス層に
ついて前記不純物規制を行う必要はなく、少なく
とも被加熱用半導体と対面する所定肉厚の石英ガ
ラス層についてのみ行えばよい。この所定の厚さ
例えば単結晶用育成用石英ガラスルツボでは、
0.5mm以上である。これは単結晶引上時の溶融量
によつて決まり、勿論更に薄い場合も本発明の技
術的範囲に含まれる。 「作用」 従つて本発明によれば、半導体単結晶を育成す
るための石英るつぼの少なくとも表面層におい
て、アルカリ金属及びアルカリ土類金属を
2ppma以下、及び稀土類元素を20ppba以下、更
にFe、Co、Ni及びPt等の狭義の遷移元素と前記
アルカリ金属及びアルカリ土類金属の含有合量を
3ppma以下に設定する事により、特に素子回路
製造過程における熱酸化工程において発生し易い
熱酸化誘起積層欠陥を実質的に防止出来る。 又、上記組成からなる炉芯管その他の石英ガラ
ス製半導体製造治具を半導体電子素子製造工程に
使用することによつて、充分に高純度の単結晶基
板の積層欠陥の発生を実質的に零に制御させる事
が出来、高集積度の半導体電子素子回路の製品収
率を大幅に向上させる事が可能となる。ここで述
べた充分に高純度の単結晶基板は、本願発明の石
英るつぼを用いたものでもよい。 ここでアルカリ金属とアルカリ土類金属は、そ
の結果において後の実験結果に見られる如く差が
見られるが、本発明のための実験の過程のなかで
は、グループとして検討がなされた。 アルカリ金属及びアルカリ土類金属からなるグ
ループ、狭義の遷移元素からなるグループの規制
量は夫々2ppma以下、3ppma以下であるが、こ
の上限は通常の技術によつて経済的に得られる石
英ガラスの純度であつて、これらに対して稀土類
元素の上限が実験の結果得られた。 従つてもしアルカリ金属及びアルカリ土類金属
のグループと狭義の遷移元素のグループの含有量
が上記上限値を下回る場合は、稀土類元素の許容
含有量の上限は、上記上限値を上回ると予想され
る。 アルカリ金属及びアルカリ土類金属グループと
狭義の遷移元素のグループの上限規制値を越える
と、たとえ稀土類元素が20ppba以下でも本発明
の目的は達成されない。 アルカリ金属及びアルカリ土類金属のグルー
プ、狭義の遷移元素のグループを夫々2ppma以
下、3ppma以下にするためには例えば粉砕後、
酸エツチするか高温ハロゲン処理をするか或いは
電気分解するか等の方法がある。 稀土類元素の除去のためには、その上限値が小
さいため上記通常法を繰り返したり、それらの条
件を厳選することにより行われ得るが、合成石英
を用いるのは効果的である。 又本発明によれば、前記不純物規制が、半導体
製造治具全域のガラス層について行なう必要がな
く、少なくとも被加熱用半導体と対面する所定肉
厚の石英ガラス層についてのみ行えばよい為に、
製造も容易であり、且つ製造コストの低減にもつ
ながる為に実用的である。 「実施例」 以下、図面を参照して本発明の好適な実施例を
例示的に詳しく説明する。ただしこの実施例に記
載されている構成部品の寸法、材質、形状、その
相対配置などは特に特定的な記載がない限りは、
この発明の範囲をそれのみに限定する趣旨ではな
く、単なる説明例に過ぎない。 図面は本発明の実施例に係るシリコン単結晶引
上用のルツボ１で、その製造手順にしたがつてそ
の詳細構成を説明するに、軸の周りに回転するカ
ーボン製の回転式型２の中に、石英粒子の供給管
３を対面させ、該供給管３を型２の底部より胴部
に向かつて矢印方向に２ａに移動させながら高純
度の天然石英粉１０ａを装入する。この結果、前
記粒子は回転する型２の遠心力により型２の内表
面に押し付けながら一様の層厚に前記粒子１０ｂ
が付着される。 次に前記型２の回転を維持しながら２種類の合
成石英粒子１０ａ（実施例１、２）、実施例１の合
成石英粒子に純度の高い天然石英粒子を微量混入
した粒子（実施例３）、実施例１の合成石英粒子
にNa、Mg等のアルカリ金属を多く含む天然石英
粒子を微量混入した粒子（比較例１）、実施例１
の合成石英粒子にCs、Ba等のアルカリ土類金属
を多く含む天然石英粒子を微量混入した粒子（比
較例２）、実施例１の合成石英粒子に稀土類を僅
かに含む天然石英粒子を微量混入した粒子（比較
例３）、実施例１の合成石英粒子に狭義の遷移元
素を僅かに含む天然石英粒子を微量混入した粒子
（比較例４）を夫々前記と同様な方法で天然石英
層の上より型２の内壁上に一様の層厚で付着させ
た後、更に型２の回転を維持しながら前記石英粒
子１０ａ，１０ｂの融点以上の温度を有する熱源
４を型２の中に入れ、前記粒子層を加熱溶融す
る。 この結果、前記粒子層の境界面で均一に結合す
るとともに、内表面側の所定肉厚層（例えば１
mm）部分が前記各合成石英１ａで形成されたルツ
ボ１を製造する事が出来る。 次に前記のようにして製造したルツボ１の内面
層１ａ部分の狭義の遷移元素、アルカリ金属、ア
ルカリ土類金属及び稀土類元素の含有量を、放射
化分析より測定してデータを第１表に示す。 次にかかる実施例に係わるルツボ１を用いて、
集積回路パターン線幅が1.5μｍ以下の半導体電子
素子回路例えば１メガビツトダイナミツクRAM
のためのシリコン基板の特性を評価するために、
熱酸化による積層欠陥密度を測定し、更にシリコ
ン基板の上にモスキヤパシターを形成し、これに
電圧6MV／cmを印加してそのときのリーク電流
を測定し、10−8A／cm²を越える場合を不良とし、
各シリコン基板の不良率を算出した。本測定に用
いられたモスキヤパシターは一辺５mmの正方形
で、シリコンウエーハに約200ヶ作られた。電極
として350nｍのポリシリコンを用い、これにリ
ン（p⁺）をイオンインプラントし、900℃でアニ
ールした。酸化膜の厚さは20nｍを用いた。モス
キヤパシターの製法としては例えばP.S.D.Lin、
R.B.Marcus、and T.T.Sheng J.
Electrochemical Society、Vo1.130、No.９、
pp.1878〜1883、Sept.1983に詳細に述べられてい
る。 これらの実験結果を、石英ルツボの不純物分析
値に対応して同様に第１表に示す。

【表】 第１表からわかるように、アルカリ金属及びア
ルカリ土類金属を2ppma以下、と狭義の遷移元
素の含有合量を3ppma以下、及び稀土類元素の
含有量を20ppba以下に設定した実施例１、２、
３のルツボ１を用いて引き上げられた単結晶基板
は、いずれも積層欠陥平均100ケ／cm²以下であり、
且つモスキヤパシターのリーク不良率が15％以下
と小さい。従つてこのようなルツボ１を用いて製
造された単結晶基板は、１メガ乃至４メガビツト
のRAMに対しても経済的な製品収率で使用可能
なシリコン基板となり得ることが容易に理解出来
る。 次に前記比較例について、前記各種不純物と積
層欠陥及びリーク不良率の関係について調べてみ
るに、比較例１と比較例２では、いずれもアルカ
リ金属及びアルカリ土類金属の合量がいずれも本
発明の規定量を越えているが、この越えている部
分が、前者はアルカリ金属10ppma、又後者がア
ルカリ土類金属が8ppmaとその越えている量に
は大差がないのに、積層欠陥及びリーク不良率の
関係をみると、前者が180ケ／cm²、25％、後者が
430ケ／cm²、48％と、アルカリ土類金属の多い後
者の方がCs、Ba等のシリコンの原子半径より相
当大なる元素を多く含む為に、積層欠陥が発生し
易い為と推定される。 比較例３では、稀土類元素が僅かに45ppba程
度の存在にも拘らず、積層欠陥平均が320ケ／cm²、
リーク不良率が31％と問題が出てしまう。 更に比較例４のように前記両アルカル金属の含
有量が2ppma以下の場合でも、狭義の遷移金属
を多く含み、前記両アルカリ金属と狭義の遷移元
素の含有合量が3ppma以上の場合でも、積層欠
陥平均が370ケ／cm²、リーク不良率が40％、と問
題がある。 又前記比較例いずれも積層欠陥密度の密度に対
応してモスキヤパシターのリーク電流不良率の高
いのが理解出来る。 「発明の効果」 以上記載の如く本発明によれば、積層欠陥が発
生し易い不純物元素を極力押さえた石英ガラス製
ルツボその他の半導体製造用治具を実現すること
が出来たため、該積層欠陥から起因する高集積度
デバイスの製品欠陥を大幅に低減する事が出来、
この工業的価値は極めて大である。

【図面の簡単な説明】

図面は本発明の実施例に係るルツボの製造手順
を示す概略図である。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも被加熱用半導体と対面する石英ガ
   ラス表層中に存在する不純物元素の内、アルカリ
   金属及びアルカリ土類金属を2ppma以下、前記
   両金属とFe Co Ni Ru Rh Pd Os Ir及びPtの
   遷移元素の含有合量を3ppma以下、及び稀土類
   元素の含有量を20ppba以下に夫々設定した事を
   特徴とする石英ガラス製半導体製造用治具。 ２ 前記石英ガラス表層の肉厚が少なくとも0.5
   mm以上である特許請求の範囲第１項記載の石英ガ
   ラス製半導体製造用治具。