JPH0562952A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JPH0562952A
JPH0562952A JP24706991A JP24706991A JPH0562952A JP H0562952 A JPH0562952 A JP H0562952A JP 24706991 A JP24706991 A JP 24706991A JP 24706991 A JP24706991 A JP 24706991A JP H0562952 A JPH0562952 A JP H0562952A
Authority
JP
Japan
Prior art keywords
silicon substrate
substrate
thinned
oxide film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24706991A
Other languages
English (en)
Other versions
JP2546753B2 (ja
Inventor
Yutaka Ota
豊 太田
Masatake Nakano
正剛 中野
Yoshi Oki
好 大木
Masayasu Katayama
正健 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP24706991A priority Critical patent/JP2546753B2/ja
Publication of JPH0562952A publication Critical patent/JPH0562952A/ja
Application granted granted Critical
Publication of JP2546753B2 publication Critical patent/JP2546753B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】 【目的】 SOI基板を研削プレート,もしくは研磨プ
レート面に貼着したまゝの状態で、加工対象の被薄膜化
基板の薄膜厚を非接触的に正確に測定可能とし、かつ当
該測定された薄膜厚が所定の規格値に達していない場合
には、これを容易に再研削,もしくは再研磨し得るよう
にする。 【構成】 SOI基板面の外周部分にあって、酸化膜を
含む被薄膜化基板,もしくは被薄膜化基板の少なくとも
一部を除去,または除去相当の形態にして該当する表面
部を露出させ、酸化膜を含む被薄膜化基板面と支持体基
板の露出面との間,もしくは被薄膜化基板面と酸化膜の
露出面との間に所要の段差部を形成させるようにし、か
つ当該段差部を基準にして被薄膜化基板の厚さを測定可
能にする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置における
SOI(Silicon on Insulator)基板の製造方法,および
SOI基板の製造における被薄膜化シリコン基板の膜厚
測定方法に関するものである。
【0002】
【従来の技術】この種の半導体装置におけるSOI基
板,つまり、酸化膜を介して支持体シリコン基板と被薄
膜化シリコン基板とを結合させると共に、被薄膜化シリ
コン基板を研削,および研磨加工して絶縁物上にシリコ
ン薄膜を形成するSOI基板においては、このシリコン
薄膜の膜厚の精度が極めて重要である。一方、現行の研
磨技術では、研磨時間の制御だけでは、要求に見合う膜
厚精度を得ることが難しく、膜厚を随時測定しつつ研磨
加工を行なわなければならない。
【0003】目的のシリコン薄膜の膜厚が10μm 程度以
下のときには、可視光はこの程度の厚さのシリコン層を
透過可能なので、表面で反射した光と、薄膜層を透過し
酸化膜との界面で反射した光との干渉を利用した、光干
渉式膜厚計を用いることにより、SOI基板を研削プレ
ートまたは研磨プレートに貼着したまゝの状態で、当該
被薄膜化基板の膜厚測定が可能である。しかし、膜厚が
これ以上となると、可視光がシリコンに吸収され易いこ
とから、この方法は利用できない。その為、膜厚が10μ
m 程度以上の場合は、一般に、入射光と表面での反射光
との干渉を利用した光干渉式距離計、あるいは基板とプ
ローブの間の静電容量の変化の測定を利用した静電容量
式距離計などによって基板全体の厚さ(高さ)を測定し
た上で、当該全体の厚さ測定値から、予め測定しておい
た支持体シリコン基板(以下,支持体基板とも呼ぶ)の
厚さを減ずることによって測定するようにしている。こ
の場合、当然、SOI基板を一旦研削プレート、もしく
は研磨プレートから剥さなければ測定が出来ない。
【0004】
【発明が解決しようとする課題】上述したように、目的
のシリコン薄膜の膜厚が10μm 以上の場合、SOI基
板を研削プレート、もしくは研磨プレート面から一旦、
引き剥して測定する必要がある。このため、測定された
薄膜厚が所定値に達していない場合などにおいては、こ
れを再研削,もしくは再研磨する必要から、再度,該当
プレート面の正確な位置に貼着させなければならず、工
程的に極めて煩わしいものであった。
【0005】そして、前記のような再貼着では、対象S
OI基板の再貼着位置が、引き剥し前の貼着位置からず
れたり、ワックスなどを利用した貼着においては、当該
ワックスなどの厚さムラ,バラツキなどによって、新た
に、これに対応した研削,もしくは研磨のバラツキを生
じ、SOI基板面内での被薄膜化基板の膜厚分布が悪く
なるなどの問題点がある。
【0006】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところ
は、酸化膜を介して支持体基板と被薄膜化基板とを結合
させると共に、被薄膜化基板を研削,および研磨加工し
て薄膜化形成するSOI基板の製造において、SOI基
板を研削プレート,もしくは研磨プレート面に貼着した
まゝの状態で、加工対象の被薄膜化基板の薄膜厚を非接
触的に正確に測定可能とし、かつ当該測定された薄膜厚
が所定の規格値に達していない場合には、これを容易に
再研削,もしくは再研磨し得るようにした,この種のS
OI基板の製造方法,およびSOI基板の製造における
被薄膜化基板の膜厚測定方法を提供することである。
【0007】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置におけるSOI基板の製
造方法,およびSOI基板の製造における被薄膜化基板
の膜厚測定方法は、SOI基板面の外周部分にあって、
酸化膜を含む被薄膜化基板,もしくは被薄膜化基板の少
なくとも一部を除去,または除去相当の形態にすること
により、該当する表面部を露出させ、酸化膜を含む被薄
膜化基板面と支持体基板の露出面との間,もしくは被薄
膜化基板面と酸化膜の露出面との間に所要の段差部を形
成させるようにし、かつ当該段差部を基準にして被薄膜
化基板の厚さを測定可能にしたものである。
【0008】これを一層,詳細に述べると、前記した如
く半導体基板としての結合方式によるSOI基板は、酸
化膜を介して支持体基板と被薄膜化基板とを結合させる
と共に、被薄膜化基板を研削,および研磨加工して薄膜
化形成することで製造されており、通常の場合には、そ
の他の半導体基板の場合と全く同様に、こゝでのSOI
基板面の外周該当部分については、これがデバイスチッ
プの製造に於いて全く活用されていない。この事実に着
目して、この発明によるSOI基板の製造方法において
は、被薄膜化基板の外周部の少なくとも一部を、酸化膜
を含むか、もしくはそれ自身を除去し、当該外周部の支
持体基板面,もしくは酸化膜面を露出させて、酸化膜を
含んだ被薄膜化基板と支持体基板との間,もしくは被薄
膜化基板と酸化膜との間にあって、意図的に段差部を形
成させるようにしたものであり、また、この発明による
被薄膜化基板の膜厚測定方法においては、当該段差部を
基準にして所要の被薄膜化基板の厚さを測定し得るよう
にしたものである。
【0009】すなわち、この発明に係る第1の発明は、
支持体シリコン基板に対し、酸化膜を介して被薄膜化シ
リコン基板を一体的に結合させ、かつ当該被薄膜化シリ
コン基板を所要厚さまで研削,および研磨して薄膜化す
るSOI基板の製造方法において、前記被薄膜化シリコ
ン基板の薄膜化が終了する以前に、前記酸化膜を含む当
該被薄膜化シリコン基板の外周部の少なくとも一部を選
択的に除去し、この除去部分対応に、前記支持体シリコ
ン基板面を露出させて、酸化膜を含む被薄膜化シリコン
基板面と、支持体シリコン基板の露出面との間に段差部
を形成させ、当該段差部を被薄膜化シリコン基板の研
削,および研磨による薄膜化制御のための膜厚測定に用
いるようにしたことを特徴とするSOI基板の製造方法
である。
【0010】また、この発明に係る第2の発明は、支持
体シリコン基板に対し、酸化膜を介して被薄膜化シリコ
ン基板を一体的に結合させ、かつ当該被薄膜化シリコン
基板を所要厚さまで研削,および研磨して薄膜化するS
OI基板の製造方法において、前記被薄膜化シリコン基
板の薄膜化が終了する以前に、当該被薄膜化シリコン基
板の外周部の少なくとも一部を選択的に除去し、この除
去部分対応に、前記酸化膜面を露出させて、被薄膜化シ
リコン基板面と酸化膜の露出面との間に段差部を形成さ
せ、当該段差部を被薄膜化シリコン基板の研削,および
研磨による薄膜化制御のための膜厚測定に用いるように
したことを特徴とするSOI基板の製造方法である。
【0011】また、この発明に係る第3の発明は、支持
体シリコン基板に対し、酸化膜を介して被薄膜化シリコ
ン基板を一体的に結合させ、かつ当該被薄膜化シリコン
基板を所要厚さまで研削,および研磨して薄膜化するS
OI基板の製造方法において、前記支持体シリコン基板
には、所定外径の基板を用い、また、前記被薄膜化シリ
コン基板には、外周部相当分だけ小径にされた基板を用
い、当該所定外径の支持体シリコン基板に対し、その外
周部が露出されるように、前記酸化膜を含む当該小径の
被薄膜化シリコン基板を一体的に結合させて、酸化膜を
含む被薄膜化シリコン基板面と、支持体シリコン基板の
露出面との間に段差部を形成させ、当該段差部を被薄膜
化シリコン基板の研削,および研磨による薄膜化制御の
ための膜厚測定に用いるようにしたことを特徴とするS
OI基板の製造方法である。
【0012】また、この発明に係る第4の発明は、支持
体シリコン基板に対し、酸化膜を介して被薄膜化シリコ
ン基板を一体的に結合させ、かつ当該被薄膜化シリコン
基板を所要厚さまで研削,および研磨して薄膜化するS
OI基板の製造方法において、前記支持体シリコン基板
には、所定外径の基板を用い、前記被薄膜化シリコン基
板には、外周部相当分だけ小径にされた基板を用い、当
該所定外径の支持体シリコン基板の全面に形成される前
記酸化膜に対し、その外周部が露出されるように、当該
小径の被薄膜化シリコン基板を一体的に結合させて、被
薄膜化シリコン基板面と、酸化膜の露出面との間に段差
部を形成させ、当該段差部を被薄膜化シリコン基板の研
削,および研磨による薄膜化制御のための膜厚測定に用
いるようにしたことを特徴とするSOI基板の製造方法
である。
【0013】また、この発明に係る第5の発明は、支持
体シリコン基板に対し、酸化膜を介して被薄膜化シリコ
ン基板を一体的に結合させ、かつ当該被薄膜化シリコン
基板を所要厚さまで研削,および研磨して薄膜化するS
OI基板の製造方法において、前記支持体シリコン基板
には、所定外径の基板を用い、前記被薄膜化シリコン基
板には、少なくとも外周部の一部に切欠部を形成させた
基板を用い、当該所定外径の支持体シリコン基板に対
し、前記酸化膜を含む当該切欠部をもつ被薄膜化シリコ
ン基板を一体的に結合させて、酸化膜を含む被薄膜化シ
リコン基板面と、前記切欠部対応の支持体シリコン基板
での露出面との間に段差部を形成させ、当該段差部を被
薄膜化シリコン基板の研削,および研磨による薄膜化制
御のための膜厚測定に用いるようにしたことを特徴とす
るSOI基板の製造方法である。
【0014】また、この発明に係る第6の発明は、支持
体シリコン基板に対し、酸化膜を介して被薄膜化シリコ
ン基板を一体的に結合させ、かつ当該被薄膜化シリコン
基板を所要厚さまで研削,および研磨して薄膜化するS
OI基板の製造方法において、前記支持体シリコン基板
には、所定外径の基板を用い、前記被薄膜化シリコン基
板には、少なくとも外周部の一部に切欠部を形成させた
基板を用い、当該所定外径の支持体シリコン基板の全面
に形成される前記酸化膜に対し、当該切欠部をもつ被薄
膜化シリコン基板を一体的に結合させて、被薄膜化シリ
コン基板面と、前記切欠部対応の酸化膜での露出面との
間に段差部を形成させ、当該段差部を被薄膜化シリコン
基板の研削,および研磨による薄膜化制御のための膜厚
測定に用いるようにしたことを特徴とするSOI基板の
製造方法である。
【0015】さらに、この発明に係る第7の発明は、前
記請求項1,2,4,5,6,または7記載のSOI基
板の製造方法において、前記段差部による被薄膜化シリ
コン基板の研削,および研磨による薄膜化制御のための
膜厚測定を、水中にあって非接触的に行なうことを特徴
とするSOI基板の製造における被薄膜化シリコン基板
の膜厚測定方法である。
【0016】
【作用】この発明では、SOI基板面の外周部分にあっ
て、酸化膜を含む被薄膜化シリコン基板、もしくは被薄
膜化シリコン基板の少なくとも一部を除去,または除去
相当の形態にするようにして、支持体シリコン基板、も
しくは酸化膜の表面部を露出させたから、酸化膜を含む
被薄膜化シリコン基板面と支持体シリコン基板の露出面
との間,もしくは被薄膜化シリコン基板面と酸化膜の露
出面との間に所要の段差部を形成させることができ、か
つ当該段差部を基準にして製造中における被薄膜化シリ
コン基板の厚さを測定し得るのである。
【0017】
【実施例】以下,この発明に係る半導体装置におけるS
OI基板の製造方法,およびSOI基板の製造における
被薄膜化シリコン基板の膜厚測定方法の実施例につき、
図1ないし図5を参照して詳細に説明する。
【0018】図1(a),(b) はこの発明の第1,第2の実
施例を適用したSOI基板の概要構成を示すそれぞれに
断面模式図であり、図2は同上第1実施例における被薄
膜化基板での膜厚測定の態様を模式的に示す説明図であ
る。また、図3(a) ないし(d) は同上第1,第2の各実
施例によるSOI基板の製造方法の主要な工程を順次模
式的に示すそれぞれに断面図、図4は同上製造方法にお
ける被薄膜化基板の膜厚測定工程の態様を模式的に示す
説明図であり、さらに、図5は同上段差測定結果例とし
ての補正済の各測定点と測長器・基板面間距離との関係
を示すグラフである。
【0019】これらの図1(a),(b) に示す第1,第2の
実施例構成において、結合方式によるSOI基板10
は、支持体基板11に対し、酸化膜12を介して被薄膜
化基板13を一体的に結合させると共に、当該被薄膜化
基板13を所要の厚さまで研削,および研磨加工するこ
とにより、これを薄膜化して製造されており、このよう
に構成されるSOI基板10での薄膜化基板13の厚さ
を測定するために、これらの各実施例では、先にも述
べ、かつ従来からよく知られているように、SOI基板
10の基板面での外周該当部分がデバイスチップの製造
に全く活用されていない点に着目して、それぞれ次のよ
うにしたものである。
【0020】まず、一方の図1(a) に示す第1実施例で
は、前記SOI基板10における外周部対応の酸化膜1
2を含んだ被薄膜化基板13の全部,または一部,つま
り少なくとも一部を選択的にエッチング除去して支持体
基板11の該当露出面11aを露出させ、これらの酸化
膜12を含む被薄膜化基板13と支持体基板11との間
に、被薄膜化基板13の厚さを測定するための段差14
を意図的に形成させたものであり、また、他方の図1
(b) に示す第2実施例では、前記SOI基板10におけ
る外周部対応の被薄膜化基板13の少なくとも一部を選
択的にエッチング除去して酸化膜12の該当露出面12
aを露出させ、これらの被薄膜化基板13と酸化膜12
との間に、こゝでも、被薄膜化基板13の厚さを測定す
るための段差15を意図的に形成させたものである。
【0021】しかして、前記それぞれ意図的に形成され
た各段差部11a,もしくは12aによる被薄膜化基板
13の厚さ測定には、接触式厚さ計(例えば、ダイヤル
ゲージ)であるとか、あるいは接触式段差計(例えば、
タリステップ)などを用いることができるが、これらの
各測定計器では、共に接触式であることから、各露出面
11a,12aのそれぞれ,ひいては各被薄膜化基板1
3を傷付ける惧れがあって必ずしも適切でない。そこ
で、この場合は、非接触式段差計(例えば、非接触式変
位計,もしくは非接触式距離計など)を用いるようにし
ており、この種の非接触による段差測定可能な方式とし
ては、レーザー三角測量方式,焦点深度測定方式,およ
び反射率測定方式などがある。
【0022】すなわち、一層,具体的に述べると、前記
図1(a) に示した支持体基板11に露出面11aを形成
させた場合の段差測定には、図2に示されているよう
に、1組2台の非接触式段差計21a,21bを用いる
ことにより、一方の非接触式段差計21aによって、S
OI基板10の被薄膜化基板13の表面までの距離22
aの値を測定し、他方の非接触式段差計21bによっ
て、支持体基板11の露出面11aまでの距離22bの
値を測定した上で、後者の測定値から、前者の測定値と
既知の酸化膜12の膜厚値とを減算して、その差の値に
より所要の被薄膜化基板13の厚さを得るのである。
【0023】こゝで、前記各非接触式段差計21a,2
1bについては、その1台のみを用い、測定位置を一方
から他方へ移動させて、これらの所要各距離22a,2
2bの測定値を個別に得るようにしてもよい。
【0024】ただし、前記図1(b) でのように、酸化膜
12に露出面12aを形成させた場合の段差測定には、
使用する非接触式段差計の種類により、その測定点が、
酸化膜表面であったり、酸化膜下面,つまりこれを換言
すると、支持体基板表面であったり、これらの中間の酸
化膜中であったりすることがあるために、較正を必要と
する。また一方では、反射率測定方式による場合、被薄
膜化基板面と露出面との面状態が相互に異なるときに、
その影響を受け易いので、このときにも対応した較正を
必要とする。
【0025】さらに、前記研削,および研磨時点におけ
る段差測定は、対象となる製造過程でのSOI基板を、
研削プレート,もしくは研磨プレートに貼着したまゝで
も、あるいは必要に応じて一旦,引き剥して行なっても
よいが、先に述べたような理由で前者のプレートに貼着
したまゝでの測定をよしとする。 そしてまた、このよ
うにSOI基板をプレートに貼着したまゝの段差測定
は、大気中,または特別な気相中,ないしは水中の何れ
において行なうも差し支えないが、研削,および研磨途
上での測定が、防水,耐水性非接触段差計を用いて水中
で行なわれる場合には、被測定面の乾燥ムラなどの影響
を避け得るほか、再研削,もしくは再研磨に際して表面
を傷付けるような惧れがない。
【0026】次に、図3,ないし図5を参照して、この
実施例でのSOI基板の製造について述べる。
【0027】この実施例方法においては、まず、例え
ば、Cz引上げ法N型〈100〉による外径 150mm,厚
さ 675μm の2枚1組からなる単結晶シリコン基板3
1,32を準備し(図3(a))、かつこれらの各単結晶シ
リコン基板31,32の一方に対して 1μm 程度の酸化
膜33を形成させた後、両者を結合させるが、当該結合
に際しては、結合熱処理による酸化性雰囲気のために他
方の裏面に酸化膜34が生成される(図3(b))。
【0028】続いて、前記一方の単結晶シリコン基板3
1,こゝでは、被薄膜化基板31の基板面を、平面研削
盤によって研削し、当該結合基板の全厚が 700±3 μm
となるまで薄膜化させて薄膜化基板35を得る(図3
(c))。
【0029】また、前記薄膜化処理を終えた結合基板を
しかるべく洗浄処理し、ついで、当該薄膜化基板35の
研削面上に、例えば、外径 144mmの耐アルカリ性シール
36を中心が一致するように貼着させた後、例えば、60
℃,20%KOH水溶液中に浸漬させて、当該耐アルカリ
性シール36のマスクにより、当該薄膜化基板35の露
出されている外周部分が全てエッチング除去されて、前
記酸化膜33の該当面37が露出するまで処理し、この
結果,こゝでの薄膜化基板35の研削された表面と薄膜
化基板35の露出面37との間に段差38が生成され
(図3(d))るもので、この際、研削を受けない他方の単
結晶シリコン基板32,こゝでは、支持体基板32につ
いては、前記酸化膜34が形成されているために、殆ん
どエッチングされない。
【0030】そして、前記エッチング処理を終えた結合
基板を、支持体基板32側で研磨プレート41(図4参
照)上に貼着させ、薄膜化基板35の研削された表面
を、研磨盤によってメカノケミカルポリッシュし、つい
で、研磨盤の特性,研磨条件などにより、当該研削され
た表面をおゝよそ10μm 程度まで研磨したと推定できる
時間後、図4に示されているように、この結合基板を研
磨プレート41毎取り出して、段差測定用の水槽42内
に水平状態で据え置き、かつ所定の深さまで水43に浸
した上で、防水,耐水性のレーザー三角測量方式による
測長器44を用いて、研磨面45と先の露出面37との
間の段差46の値を、次のようにして測定した。
【0031】すなわち、前記測長器44の下面における
発光,受光各部を水43に浸した状態で、研磨面45上
での最初の測定点47が、基板オリエンテーションフラ
ット部48で段差部から中芯方向へ15mmの位置になるよ
うにセットした後、まず、マイクロコンピュータからの
指令によって、当該測長器44と基板表面間の距離測定
を開始し、この測長器44を基板表面に平行させて径方
向外側へ移動させながら 0.2mm毎に測定を行ない、当該
測定値データをコンピュータに蓄えると共に、移動走査
距離20mmの最終測定点で測定を終了させ、その後,各測
定点と測長器・基板面間距離との関係をCRT上に図示
表示させた。
【0032】こゝで、この種の測定による多くの場合,
基板表面に対する測長器44の移動が完全に平行ではな
くて、このために当該段差測定に何らかの誤差が加えら
れることを考慮し、その影響を取り除く必要上、測定開
始から10mm走査分のデータより補正をなして、この補正
結果をあらためてCRT上に図示表示させ、かつ段差測
定値を数値表示させた。このようにしてなされた測定結
果,段差の値は、14.0μm であり、そして、SOI膜規
格は、10±1 μm であるので、この場合には、再研磨を
必要とすることが判明した。そこで、許容値に相当する
4μm 分対応の時間だけ再研磨を行なった後、再度,同
様にして段差を測定したところ、10.0μm であった。
なお、この際の補正済の各測定点と測長器・基板面間距
離との関係を図5に示す。当該図5中,51は薄膜化研
磨面対応データ、52は酸化膜露出面対応データ、53
は段差量データ、54は外周部異常箇所データである。
【0033】その後、前記段差測定を終了した結合基板
を、例えば、 5%弗化水素酸水溶液に浸漬させて、露出
面対応の酸化膜部分を完全に除去した上で、再度,プレ
ート面に貼着した状態で、上記と同様に段差部の厚さを
測定したところ、10.0μm であった。すなわち、これに
よって前記防水,耐水性のレーザー三角測量方式による
測長器44のレーザーは、 1μm 程度の酸化膜を透過し
て、実質的に支持体基板面までの距離を測定しているこ
とが判明した。
【0034】
【発明の効果】以上、実施例によって詳述したように、
この発明方法によれば、支持体シリコン基板に対し、酸
化膜を介して被薄膜化シリコン基板を一体的に結合さ
せ、かつ当該被薄膜化シリコン基板を所要厚さまで研
削,および研磨して薄膜化するSOI基板の製造方法に
おいて、SOI基板面の外周部分対応に、酸化膜を含む
被薄膜化シリコン基板,もしくは被薄膜化シリコン基板
の少なくとも一部を除去,または除去相当の形態にする
ようにしたから、当該除去,または除去相当の形態に該
当する支持体シリコン基板,もしくは酸化膜の表面部を
露出させることができて、酸化膜を含む被薄膜化シリコ
ン基板面と、支持体シリコン基板の露出面との間,もし
くは被薄膜化シリコン基板面と酸化膜の露出面との間に
所要の段差部を容易に形成し得るのであり、かつ当該段
差部を基準にして製造中における被薄膜化シリコン基板
の厚さを、研削プレート,もしくは研磨プレートなどに
貼着したまゝの状態で極めて容易に測定でき、かつ必要
に応じて簡単に再研削,もしくは再研磨可能であるほ
か、測定雰囲気に制限されず、結果的に、被薄膜化シリ
コン基板の薄膜化制御を容易に行ない得るなどの優れた
特長がある。
【図面の簡単な説明】
【図1】この発明の第1,第2の実施例を適用したSO
I基板の概要構成を示すそれぞれに断面模式図である。
【図2】同上第1実施例における被薄膜化基板での膜厚
測定の態様を模式的に示す説明図である。
【図3】同上第2実施例によるSOI基板の製造方法の
主要な工程を順次模式的に示すそれぞれに断面図であ
る。
【図4】同上図3の製造方法における被薄膜化基板の膜
厚測定工程の態様を模式的に示す説明図である。
【図5】同上段差測定結果例としての補正済の各測定点
と測長器・基板面間距離との関係を示すグラフである。
【符号の説明】
10 SOI基板 11 支持体基板(支持体シリコン基板) 11a 露出面 12 酸化膜 12a 露出面 13 被薄膜化基板(被薄膜化シリコン基板) 14 被薄膜化基板と支持体基板との間の段差 15 被薄膜化基板と酸化膜との間の段差 21a,21b 非接触式段差計 22a 非接触式段差計から被薄膜化基板表面までの距
離 22b 非接触式段差計から支持体基板露出面までの距
離 31 単結晶シリコン基板(被薄膜化シリコン基板) 32 単結晶シリコン基板(支持体シリコン基板) 33,34 酸化膜 35 薄膜化基板 36 耐アルカリ性シール 37 酸化膜の露出面 38 薄膜化基板と酸化膜との間の段差 41 研磨プレート 42 段差測定用水槽 43 水 44 防水,耐水性のレーザー三角測量方式による測長
器 45 研磨面 46 研磨面と露出面との間の段差 47 測定点 48 基板オリエンテーションフラット部 51 薄膜化研磨面対応データ 52 酸化膜露出面対応データ 53 段差量データ 54 外周部異常箇所データ
フロントページの続き (72)発明者 片山 正健 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 支持体シリコン基板に対し、酸化膜を介
    して被薄膜化シリコン基板を一体的に結合させ、かつ当
    該被薄膜化シリコン基板を所要厚さまで研削、および研
    磨して薄膜化するSOI基板の製造方法において、 前記被薄膜化シリコン基板の薄膜化が終了する以前に、
    前記酸化膜を含む当該被薄膜化シリコン基板の外周部の
    少なくとも一部を選択的に除去し、この除去部分対応
    に、前記支持体シリコン基板面を露出させて、酸化膜を
    含む被薄膜化シリコン基板面と、支持体シリコン基板の
    露出面との間に段差部を形成させ、当該段差部を被薄膜
    化シリコン基板の研削、および研磨による薄膜化制御の
    ための膜厚測定に用いるようにしたことを特徴とするS
    OI基板の製造方法。
  2. 【請求項2】 支持体シリコン基板に対し、酸化膜を介
    して被薄膜化シリコン基板を一体的に結合させ、かつ当
    該被薄膜化シリコン基板を所要厚さまで研削、および研
    磨して薄膜化するSOI基板の製造方法において、 前記被薄膜化シリコン基板の薄膜化が終了する以前に、
    当該被薄膜化シリコン基板の外周部の少なくとも一部を
    選択的に除去し、この除去部分対応に、前記酸化膜面を
    露出させて、被薄膜化シリコン基板面と酸化膜の露出面
    との間に段差部を形成させ、当該段差部を被薄膜化シリ
    コン基板の研削,および研磨による薄膜化制御のための
    膜厚測定に用いるようにしたことを特徴とするSOI基
    板の製造方法。
  3. 【請求項3】 前記酸化膜を含む当該被薄膜化シリコン
    基板,もしくは当該被薄膜化シリコン基板の外周部の少
    なくとも一部の選択的除去が、耐エッチング性マスクを
    用いたエッチングによってなされることを特徴とする請
    求項1,2の何れかに記載の半導体装置におけるSOI
    基板の製造方法。
  4. 【請求項4】 支持体シリコン基板に対し、酸化膜を介
    して被薄膜化シリコン基板を一体的に結合させ、かつ当
    該被薄膜化シリコン基板を所要厚さまで研削,および研
    磨して薄膜化するSOI基板の製造方法において、 前記支持体シリコン基板には、所定外径の基板を用い、
    また、前記被薄膜化シリコン基板には、外周部相当分だ
    け小径にされた基板を用い、当該所定外径の支持体シリ
    コン基板に対し、その外周部が露出されるように、前記
    酸化膜を含む当該小径の被薄膜化シリコン基板を一体的
    に結合させて、酸化膜を含む被薄膜化シリコン基板面
    と、支持体シリコン基板の露出面との間に段差部を形成
    させ、当該段差部を被薄膜化シリコン基板の研削,およ
    び研磨による薄膜化制御のための膜厚測定に用いるよう
    にしたことを特徴とするSOI基板の製造方法。
  5. 【請求項5】 支持体シリコン基板に対し、酸化膜を介
    して被薄膜化シリコン基板を一体的に結合させ、かつ当
    該被薄膜化シリコン基板を所要厚さまで研削,および研
    磨して薄膜化するSOI基板の製造方法において、 前記支持体シリコン基板には、所定外径の基板を用い、
    また、前記被薄膜化シリコン基板には、外周部相当分だ
    け小径にされた基板を用い、当該所定外径の支持体シリ
    コン基板の全面に形成される前記酸化膜に対し、その外
    周部が露出されるように、当該小径の被薄膜化シリコン
    基板を一体的に結合させて、被薄膜化シリコン基板面
    と、酸化膜の露出面との間に段差部を形成させ、当該段
    差部を被薄膜化シリコン基板の研削,および研磨による
    薄膜化制御のための膜厚測定に用いるようにしたことを
    特徴とするSOI基板の製造方法。
  6. 【請求項6】 支持体シリコン基板に対し、酸化膜を介
    して被薄膜化シリコン基板を一体的に結合させ、かつ当
    該被薄膜化シリコン基板を所要厚さまで研削,および研
    磨して薄膜化するSOI基板の製造方法において、 前記支持体シリコン基板には、所定外径の基板を用い、
    また、前記被薄膜化シリコン基板には、少なくとも外周
    部の一部に切欠部を形成させた基板を用い、当該所定外
    径の支持体シリコン基板に対し、前記酸化膜を含む当該
    切欠部をもつ被薄膜化シリコン基板を一体的に結合させ
    て、酸化膜を含む被薄膜化シリコン基板面と、前記切欠
    部対応の支持体シリコン基板での露出面との間に段差部
    を形成させ、当該段差部を被薄膜化シリコン基板の研
    削,および研磨による薄膜化制御のための膜厚測定に用
    いるようにしたことを特徴とするSOI基板の製造方
    法。
  7. 【請求項7】 支持体シリコン基板に対し、酸化膜を介
    して被薄膜化シリコン基板を一体的に結合させ、かつ当
    該被薄膜化シリコン基板を所要厚さまで研削,および研
    磨して薄膜化するSOI基板の製造方法において、 前記支持体シリコン基板には、所定外径の基板を用い、
    また、前記被薄膜化シリコン基板には、少なくとも外周
    部の一部に切欠部を形成させた基板を用い、当該所定外
    径の支持体シリコン基板の全面に形成される前記酸化膜
    に対し、当該切欠部をもつ被薄膜化シリコン基板を一体
    的に結合させて、被薄膜化シリコン基板面と、前記切欠
    部対応の酸化膜での露出面との間に段差部を形成させ、
    当該段差部を被薄膜化シリコン基板の研削,および研磨
    による薄膜化制御のための膜厚測定に用いるようにした
    ことを特徴とするSOI基板の製造方法。
  8. 【請求項8】 前記請求項1,2,4,5,6,または
    7記載のSOI基板の製造方法において、 前記段差部
    による被薄膜化シリコン基板の研削,および研磨による
    薄膜化制御のための膜厚測定を、水中にあって非接触的
    に行なうことを特徴とするSOI基板の製造における被
    薄膜化シリコン基板の膜厚測定方法。
JP24706991A 1991-08-31 1991-08-31 Soi基板の製造方法 Expired - Lifetime JP2546753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24706991A JP2546753B2 (ja) 1991-08-31 1991-08-31 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24706991A JP2546753B2 (ja) 1991-08-31 1991-08-31 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0562952A true JPH0562952A (ja) 1993-03-12
JP2546753B2 JP2546753B2 (ja) 1996-10-23

Family

ID=17157968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24706991A Expired - Lifetime JP2546753B2 (ja) 1991-08-31 1991-08-31 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP2546753B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049164A1 (fr) * 2001-11-30 2003-06-12 Disco Corporation Procede de production de microplaquette semi-conductrice
US6593238B1 (en) 2000-11-27 2003-07-15 Motorola, Inc. Method for determining an endpoint and semiconductor wafer
JP2007123687A (ja) * 2005-10-31 2007-05-17 Tokyo Seimitsu Co Ltd 半導体ウェーハ裏面の研削方法及び半導体ウェーハ研削装置
US7299151B2 (en) 2004-02-04 2007-11-20 Hewlett-Packard Development Company, L.P. Microdevice processing systems and methods
JP2009059427A (ja) * 2007-08-31 2009-03-19 Hoya Corp 磁気ディスク用ガラス基板の製造方法、磁気ディスクの製造方法及び板厚測定装置
WO2010121112A3 (en) * 2009-04-17 2011-01-13 Applied Materials, Inc. Method and apparatus for residue detection in the edge deleted area of a substrate
JP2011101059A (ja) * 2011-02-21 2011-05-19 Covalent Materials Corp 接合ウェーハの製造方法
WO2015002030A1 (ja) * 2013-07-01 2015-01-08 旭硝子株式会社 剥離起点作成装置及び方法
WO2015105055A1 (ja) * 2014-01-10 2015-07-16 株式会社Sumco ワークの厚さ測定装置、測定方法、及びワークの研磨装置
JP2017056523A (ja) * 2015-09-17 2017-03-23 株式会社ディスコ 研削装置
EP2438395A4 (en) * 2009-05-26 2017-07-12 Udo Wolfgang Bucher Dry coating thickness measurement and instrument
JP2018078149A (ja) * 2016-11-07 2018-05-17 株式会社デンソー 半導体ウエハおよびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593238B1 (en) 2000-11-27 2003-07-15 Motorola, Inc. Method for determining an endpoint and semiconductor wafer
WO2003049164A1 (fr) * 2001-11-30 2003-06-12 Disco Corporation Procede de production de microplaquette semi-conductrice
US6852608B2 (en) 2001-11-30 2005-02-08 Disco Corporation Production method for semiconductor chip
US7299151B2 (en) 2004-02-04 2007-11-20 Hewlett-Packard Development Company, L.P. Microdevice processing systems and methods
JP2007123687A (ja) * 2005-10-31 2007-05-17 Tokyo Seimitsu Co Ltd 半導体ウェーハ裏面の研削方法及び半導体ウェーハ研削装置
JP2009059427A (ja) * 2007-08-31 2009-03-19 Hoya Corp 磁気ディスク用ガラス基板の製造方法、磁気ディスクの製造方法及び板厚測定装置
US8111390B2 (en) 2009-04-17 2012-02-07 Applied Materials, Inc. Method and apparatus for residue detection in the edge deleted area of a substrate
WO2010121112A3 (en) * 2009-04-17 2011-01-13 Applied Materials, Inc. Method and apparatus for residue detection in the edge deleted area of a substrate
EP2438395A4 (en) * 2009-05-26 2017-07-12 Udo Wolfgang Bucher Dry coating thickness measurement and instrument
JP2011101059A (ja) * 2011-02-21 2011-05-19 Covalent Materials Corp 接合ウェーハの製造方法
WO2015002030A1 (ja) * 2013-07-01 2015-01-08 旭硝子株式会社 剥離起点作成装置及び方法
JP6070968B2 (ja) * 2013-07-01 2017-02-01 旭硝子株式会社 剥離起点作成装置及び方法
WO2015105055A1 (ja) * 2014-01-10 2015-07-16 株式会社Sumco ワークの厚さ測定装置、測定方法、及びワークの研磨装置
JPWO2015105055A1 (ja) * 2014-01-10 2017-03-23 株式会社Sumco ワークの厚さ測定装置、測定方法、及びワークの研磨装置
TWI583495B (zh) * 2014-01-10 2017-05-21 Sumco股份有限公司 工件厚度的測定裝置、測定方法及工件的硏磨裝置
JP2017056523A (ja) * 2015-09-17 2017-03-23 株式会社ディスコ 研削装置
JP2018078149A (ja) * 2016-11-07 2018-05-17 株式会社デンソー 半導体ウエハおよびその製造方法

Also Published As

Publication number Publication date
JP2546753B2 (ja) 1996-10-23

Similar Documents

Publication Publication Date Title
JP2546753B2 (ja) Soi基板の製造方法
US5981392A (en) Method of manufacturing semiconductor monocrystalline mirror-surface wafers which includes a gas phase etching process, and semiconductor monocrystalline mirror-surface wafers manufactured by the method
US6534384B2 (en) Method for manufacturing SOI wafer including heat treatment in an oxidizing atmosphere
JPH10223497A (ja) 貼り合わせ基板の作製方法
US4680243A (en) Method for producing a mask for use in X-ray photolithography and resulting structure
KR20010075093A (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JPH0618170B2 (ja) モノリシック・シリコン膜集積体およびその製造方法
JPH09115787A (ja) Soi基板および該soi基板の製造方法
US11227771B2 (en) Etching method
JPH06176993A (ja) 半導体基板の製造方法
WO1998009804A1 (en) Flattening process for bonded semiconductor substrates
SG172762A1 (en) A test method on the support substrate of a substrate of the "semiconductor on insulator" type
JP2838273B2 (ja) 接合ウエーハの製造方法
JP2892215B2 (ja) ウェーハ研磨方法
EP2894657A1 (en) Soi wafer manufacturing method
JPH07183477A (ja) 半導体基板の製造方法
JP2625362B2 (ja) 半導体装置の製造方法
JP2010153627A (ja) 裏面照射型固体撮像素子の製造方法
JP2000033563A (ja) 研磨代の管理方法およびこれを用いたウエーハの製造方法
JPH03245576A (ja) 圧力センサの製造方法
JP2000081512A (ja) エタロンフィルタおよびその製造方法
JP2007017254A (ja) 半導体圧力センサの製造方法
JPH0442972A (ja) 半導体圧力センサウエハの裏面処理方法
JPH07251371A (ja) 薄膜形成用研磨方法及び薄膜形成用研磨装置
JPH0365652B2 (ja)