JPH0562853B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、双方向CATVの空チヤンネルを用
いた双方向通信装置に使用する衝突検出回路に関
するものである。

従来の技術 従来双方向通信装置においては、回線の使用に
あたり、複数の端末が同時に同一の回線を使用す
ることにより信号が衝突することを避けるため
に、第２図に示すような衝突検出回路を用いて来
た。同図で、１は信号発生器、２は変調器、３は
復調器、４は一致検出回路であり、信号発生器１
が生成したロジツクレベルの信号は、変調器２に
よりFM信号やAMI（Alternate Mark
Inversion）信号に変調されて回線３０に出力さ
れる。一方復調器３により回線に存在する自ユニ
ツトの出力信号をロジツクレベルに復調し、イク
スクレーシブオア等の論理回路で構成した一致検
出回路４により、送受信信号の一致を検出し、内
容の一致を確認していた。

発明が解決しようとする問題点 しかしながら、上記従来の衝突検出回路では、
発信者以外の信号は、原信号が判らないため衝突
検出ができなかつた。従つて、センタ１台とＮ台
の端末で構成され、センタの問い合せに対し、複
数台の端末が同時に応答する可能性のあるシステ
ムでは、センタが衝突検出ができない問題があつ
た。

本発明はポーリング方式で、センタが端末の信
号の衝突を検出する衝突検出回路を提供すること
を目的とするものである。

問題点を解決するための手段 本発明は上記目的を達成するために、１回線に
複数の端末が接続され、センタと通信する通信装
置において、上記センタに収納され、上記回線の
信号レベルが基準電圧以上であることを検出する
コンパレータと、センタから各端末にポーリング
形式で問い合わせをし、これら各端末からの回答
時間帯に起動信号を出力するマイクロCPUと、
この起動信号の時間帯にパルスを出力するオシレ
ータと、上記コンパレータの出力信号を入力し上
記オシレータのパルス信号によりサンプリング
し、上記マイクロCPUへ出力するシフトレジス
タとを備え、上記マイクロCPUはこのシフトレ
ジスタの出力信号を計数し所定数以上あつた場合
は衝突なしと判定し、所定数以下の場合は複数端
末の出力信号が衝突していると判定するという構
成にしたものである。

作 用 本発明は上記のように構成したので、センタ１
台と複数台の端末で構成され、センタの問い合わ
せに対し、複数台の端末が同時に応答する場合で
あつても、センタがこれらの衝突を検出できるこ
ととなる。

実施例 第１図は本発明の一実施例の構成を示し、同図
で、１１は回線インターフエースで、回線に接続
されており、CATVシステムではチユーナやフ
イルタで構成され、信号を抽出するためのもので
ある。１２は基準電圧（源）で、コンパレータ１
３のしきい値を設定するためのものである。コン
パレータ１３では回線上の信号のレベルがしきい
値より高いか低いかを判定する。１４はオシレー
タで、マイクロCPU１７の制御下で所定数のパ
ルス列を生成する。１５はシフトレジスタで、オ
シレータ１４の出力するクロツクａによりコンパ
レータ１３の出力をサンプルし、所定数シフトす
るとマイクロCPU１７へ割り込み信号ｂを生成
し、サンプルされたＮビツトの並列データｃをマ
イクロCPU１７へ入力する。１６はマイクロ
CPU１７のCPUインタフエースで、シフトレジ
スタ１５とオシレータ１４との出力をバス１９を
経由してやり取りを行なう。１７はマイクロ
CPUで、プログラム制御で一連のシーケンスを
制御する。１８はメモリで、マイクロCPU１７
の実行するプログラムをストアしておくと共に、
バツフアメモリの役割もする。１９はバスライン
で、マイクロCPU１７関連の信号が流れる双方
向の母線である。２０はオシレータ１４の駆動禁
止線、２１は割り込み線である。

次に上記実施例の動作について説明する。上記
実施例において、マイクロCPUは、回線３０を
介して各端末に対してポーリング方式で問い合わ
せをしているため、通常は各端末からこのポーリ
ングの回答を回線３０を介して出力している。こ
こでマイクロCPUは、ポーリングに対する端末
の応答データを受信するタイミングになるとオシ
レータ１４に対して起動信号を出力する。オシレ
ータ１４は、起動信号を受けると、発振を開始
し、一定時間間隔で一定数のクロツクパルスａを
生成し、シフトレジスタ１５へ出力する。シフト
レジスタ１５はコンパレータ１３から出力される
回線３０上の信号レベルと基準値との比較した値
をクロツクａにあわせ逐次集収し、またストアす
る。所定量のデータストアが完了すると、マイク
ロCPU１７に割り込みを発生させる。マイクロ
CPU１７は、割り込みを受けると、シフトレジ
スタ１５にストアしたＮビツトのデータを読みと
り、読み取つたＮビツトのデータの内連続したＭ
ビツトが１であつたり或いは全体でＬビツトのデ
ータが１となるときは、信号があつたと判断し、
或いは正常なデータを受信をしないときは、衝突
があつたと判断する。なお、前記Ｎ、Ｍ、Ｌの値
は他の設計条件を考慮してあらかじめ定めておく
ものとする。

上記実施例によれば、マイクロCPU１７の制
御により、衝突の起る可能性のある時間に、レベ
ルをサンプルチエツクすることにより、積分値を
比較する方式に比較して、前信号とノイズの影響
とをそれぞれ少くすることができ、正確な衝突検
出が出来る。またアナログ部品が少いため、IC
化によるコストダウンも可能である利点がある。

発明の効果 本発明は、上記実施例より明らかなように、１
回線に複数の端末が接続され、センタと通信する
通信装置において、上記センタに収納され、上記
回線の信号レベルが基準電圧以上であることを検
出するコンパレータと、センタから各端末にポー
リング形式で問い合わせをし、これら各端末から
の回答時間帯に起動信号を出力するマイクロ
CPUと、この起動信号の時間帯にパルスを出力
するオシレータと、上記コンパレータの出力信号
を入力し上記オシレータのパルス信号によりサン
プリングし、上記マイクロCPUへ出力するシフ
トレジスタとを備え、上記マイクロCPUはこの
シフトレジスタの出力信号を計数し所定数以上あ
つた場合は衝突なしと判定し、所定数以下の場合
は複数端末の出力信号が衝突していると判定する
という構成にしたので、センタ１台と複数台の端
末で構成され、センタの問い合わせに対し、複数
台の端末が同時に応答する場合であつても、セン
タがこれらの衝突を検出できるという効果を有す
る。

さらにマイクロプロセツサ制御であるため、自
由度の多い、的確性の高い方式が確立できるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例における、通信装置
の信号衝突検出回路の構成を示すブロツク図、第
２図は従来の衝突検出回路のブロツク図である。 １１……回路インターフエース、１２……基準
電圧、１３……コンパレータ、１４……オシレー
タ、１５……シフトレジスタ、１６……CPUイ
ンターフエース、１７……マイクロCPU、１８
……メモリ、１９……バスライン、２０……駆動
禁止線、２１……割り込み線、３０……回線。

Claims (1)

【特許請求の範囲】
1. １ １回線に複数の端末が接続され、センタと通
   信する通信装置において、上記センタに収納さ
   れ、上記回線の信号レベルが基準電圧以上である
   ことを検出するコンパレータと、センタから各端
   末にポーリング形式で問い合わせをし、これら各
   端末からの回答時間帯に起動信号を出力するマイ
   クロCPUと、この起動信号の時間帯にパルスを
   出力するオシレータと、上記コンパレータの出力
   信号を入力し上記オシレータのパルス信号により
   サンプリングし、上記マイクロCPUへ出力する
   シフトレジスタとを備え、上記マイクロCPUは
   このシフトレジスタの出力信号を計数し所定数以
   上あつた場合は衝突なしと判定し、所定数以下の
   場合は複数端末の出力信号が衝突していると判定
   することを特徴とする通信装置の信号衝突検出回
   路。