JPH0562851B2 - - Google Patents

Info

Publication number
JPH0562851B2
JPH0562851B2 JP60207843A JP20784385A JPH0562851B2 JP H0562851 B2 JPH0562851 B2 JP H0562851B2 JP 60207843 A JP60207843 A JP 60207843A JP 20784385 A JP20784385 A JP 20784385A JP H0562851 B2 JPH0562851 B2 JP H0562851B2
Authority
JP
Japan
Prior art keywords
violation
clock
output
code
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60207843A
Other languages
English (en)
Other versions
JPS6268336A (ja
Inventor
Kazuhiko Ito
Tsuneo Katsuyama
Shichiro Hayami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60207843A priority Critical patent/JPS6268336A/ja
Publication of JPS6268336A publication Critical patent/JPS6268336A/ja
Publication of JPH0562851B2 publication Critical patent/JPH0562851B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCMI(CODE MARK INVERSION)
符号のデコード回路に係り、特に1フレーム内に
おけるバイオレーシヨンをかけられたビツト数を
カウントすることによつて、CMI符号のビツト
位相の同期をとるCMI符号デコード回路に関す
るものである。
〔従来の技術〕
第8図は本発明が適用される1つのシステム構
成を示したものであつて、ブロツク交換方式とし
て知られるものであり、リアルタイム性を有する
音声などの情報を、バースト性を有するデータ情
報とを効率よく一元化して交換処理しようとする
ものである。
第8図において、111,……,1N1……は端末
装置、21,……,2Nは分散配置モジユール
(SLM)であつて、端末装置111,……はSLM2
に、端末装置1N1,……はSLM2Nに接続されて
いる。各分散配置モジユール(SLM)は同一構
成を有し、例えばSLM21は、端末装置111,…
…にそれぞれ接続されるライン回路311,……
と、SLMを後述するリング型ハイウエイに接続
するリンク回路41、及びライン回路311,……
とリンク回路41とを選択的に接続制御するプロ
セツサユニツト51とから構成されている。
各分散配置モジユール(SLM)のリンク回路
1,……,4Nは、それぞれ上りリンク61,…
…,6N及び下りリンク71,……,7Nを介して、
タンデムモジユール(TMM)8における対応す
るスイツチングエレメント(SE)91,……,9
に接続される。SE91,……,9Nはリング型ハ
イウエイ10を構成している。
各スイツチングエレメント(SE)91,……,
Nは同一構成を有し、例えばスイツチングエレ
メント(SE)91は第9図に示されるようなもの
であつて、111は上りリンク61に接続される速
度変換バツフア、121はセレクタである。セレ
クタ121は速度変換バツフア111及び遅延調整
バツフア131の出力を、図示されないタイミン
グ回路から線141を経て供給される固定タイミ
ングで選択する。セレクタ121の出力はドライ
バ151を介してリング型ハイウエイ10に接続
されている。161はレシーバであつてリング型
ハイウエイ10に接続され、その出力は遅延調整
バツフア131及び速度変換バツフア171に接続
されるとともに、境界識別回路181にも接続さ
れている。191はチヤネル制御メモリであつて、
境界識別回路181の出力に応答して、速度変換
バツフア171へ書き込み制御を行う。速度変換
バツフア171の出力は下りリンク71に接続され
ている。
第8図及び第9図に示されるシステムの動作時
各分散配置モジユール(SLM)とタンデムモジ
ユール(TMM)8の対応するスイツチングエレ
メント(SE)との間には、第10図に示される
ようなフレームが上りリンクと下りリンクを介し
て送受される。即ち、第10図はフレームフオー
マツトを示す図であり、第10図において制御フ
イールド、情報フイールド及び信号フイールドは
固定長からなり、制御フイールドはタンデムモジ
ユール(TMM)8における各スイツチングエレ
メント(SE)を制御するために用いられる。情
報フイールドはチヤネル番号順に挿入された1ビ
ツトの境界識別子Bとその後に続く各チヤネルの
通信情報とからなつている。境界識別子Bは情報
フイールド中に任意に設定される通信チヤネルの
境界を示すものであつて、その通信チヤネルを用
いて通信される情報がなければ、例えば、第10
図の通信チヤネル3,4の場合のように、通信チ
ヤネル3のための境界識別子と次の通信チヤネル
4のための境界識別子とは隣り合わせに設定さ
れ、情報があればその情報量に応じて、次の通信
チヤネルのための境界識別子が1BCU(Block
Content Unit)(一定容量の情報を転送する機能
単位、例えば8ビツト(64kbps))の整数倍の可
変情報長(ブロツク)だけ隔てた位置に設定され
る。フレーム中の境界識別子Bの総数は常に一定
であり、呼の状態かチヤネルの状態(データ転送
中か否かなど)によつて変わることはない。その
ため境界識別子Bの順番だけで、通信チヤネルを
指定することができる。ただし、そのためには、
情報ビツトと境界識別子ビツトが区別できる必要
がある。このために、CMI符号を利用し、情報
ビツトの1と0はCMI符号の1と0に、境界識
別子ビツトと0と1はCMI符号の0のバイオレ
ーシヨンと1のバイオレーシヨンに各々割当て
た。
ところが、従来、符号‘0'のバイオレーシヨン
は伝送上はエラービツトとみなされるため用いら
れていなかつた。
すなわちCMI符号の符号則は、符号‘1'は1周
期のハイレベルまたはローレベルを用い、これが
交互に現れるようにするものであるのに対し、符
号‘0'は1周期の1/2の点でハイレベルからロー
レベルに変化する符号を用いるようになつてい
る。一方、第8図、第9図の回路において、
CMI符号を復号するためのクロツクとしては、
入力CMI符号から抽出された1/2の周期を有する
クロツクが用いられるが、このクロツクの位相は
符号‘0'の位相と一致している必要がある。もし
も入力CMI符号において符号‘0'にバイオレーシ
ヨンが施されていると、このような位相を有する
クロツクの抽出を安定に行うことが困難になり、
従つてCMI符号の復号を行うことができなくな
る。
従つて第10図に示すように、境界識別子Bは
符号‘1'のバイオレーシヨンを施したビツトのみ
で表わさざるを得なかつた。
すなわち従来のCMI復号化時のビツト同期方
法は‘0'のバイオレーシヨンビツトは存在しない
という前提で、入力CMI符号のビツト位相同期
をとるようにしており、論理‘0'を示すビツト間
に一定個数以上の逆位相の‘0'のビツトが存在し
たときは、位相誤りとして復号用クロツクの位相
を反転させるようにしていた。
しかしながら、情報チヤネルの先頭を示す識別
子として1ビツト別個に挿入することは、有限な
リンク伝送容量の損失を招来し好ましくない。そ
こで各情報チヤネルの先頭ビツトにバイオレーシ
ヨンを施して、これによつて各チヤネルの境界の
識別を行うようにすれば、識別子として1ビツト
挿入する必要がなくリンク伝送容量の損失を防止
することができる。
このようにした場合、伝送される信号中に論理
‘0'と‘1'のバイオレーシヨンビツト(以下これ
をそれぞれ‘0',‘1'で表わすものとする)が存
在することとなり、従つて4種類のビツト‘0',
‘1',‘0',‘1'を区別することができるように
することが必要になる。
ここで、従来の問題点、即ち、0のバイオレー
シヨンが施されている信号からクロツクの抽出を
安定に行うために、本発明がどのような手段を講
じているかを以下に補足的に説明する。
従来の問題点は0のバイオレーシヨンが施され
ている信号からクロツクの抽出を安定にすること
ではなく、0,1のバイオレーシヨンが施されて
いる信号から抽出された2つの相のクロツクを使
つてビツト同期をとることにある。尚、2つの相
のクロツクを抽出する機能は本発明の範囲外であ
る。
第11図はCMI符号の説明図である。CMI符
号は、データの1を11または00とし、データの0
を10とするもので、データの1が連続する場合は
先行ビツトを11とした時、次は00とするものであ
る(交番で11と00が繰り返される)。従つて、デ
ータ1または0が連続した場合でも常にデータの
ビツト境界点に信号の立ち上がり変化点があるた
め、抽出したクロツクは常にデータの境界点に同
期することが可能であつた。
第12図はCMI符号のバイオレーシヨンにつ
いての説明図である。1のバイオレーシヨンは前
記11と00の交番を行わずに、11の次は11、00の次
は00とするものである。0のバイオレーシヨンは
10を01とするものである。0のバイオレーシヨン
はCMI符号の立ち上がり点をデータの中央に発
生させるため、0のバイオレーシヨンが連続する
と、ビツトの境界が半位相ずれた形となる。即
ち、半位相ずれた2つのクロツクが抽出されるこ
とになるため、どちらのクロツクでデータを打ち
抜くかでビツト同期がとれなくなるという問題が
発生する。
〔発明が解決しようとする課題〕
本発明の目的は第8図のようなシステムにおい
て、改良されたCMI符号デコード回路を提供す
ることにある。
更に、本発明の目的は、符号‘0'と‘1'にバイ
オレーシヨンを施されたCMI符号を正しく受信
する、つまりビツト同期をとることができる
CMI符号デコード回路を提供することにある。
更に具体的に本発明の目的は、先ず、どちらか
の相クロツクでデータを再生すると同時に、1と
0のバイオレーシヨン数を計数し、その数が設定
したバイオレーシヨン数と一致したかどうかでそ
のクロツクが正しいと判定し、ビツト同期を取る
方式のCMI符号デコード回路を提供することに
ある。
尚、本発明において、バイオレーシヨンはどの
ようなかたちで施されているのかを以下に補足的
に説明する。即ち、第10図において、各チヤネ
ルは可変長であるため、チヤネル間の区切りを示
す必要がある。125μs内では設定されたチヤネル
数分バイオレーシヨンビツトが必要である。
データがチヤネルに挿入されている場合にはそ
のデータの先頭ビツト(0または1)にバイオレ
ーシヨンを施し、そのビツトから新しいチヤネル
となることを示す。データがチヤネルに挿入され
ていない場合にはチヤネルの区切りを示すための
ビツト(1ビツト)としてバイオレーシヨンを施
したビツトを挿入する。
どのチヤネルにデータが挿入されているかを通
信状態に依存するため、バイオレーシヨンが施さ
れたビツトの125μs内での現れ方は任意となる。
但し、数は125μs内では常に一定である。
〔課題を解決するための手段〕
上記目的を達成するために本発明は以下の構成
を採用している。
第1図は本発明の原理的構成を示したものであ
る。
101は1のバイオレーシヨン検出手段であつ
てCMI符号入力における符号1のバイオレーシ
ヨンを検出する。
102はクロツク選択手段であつて、CMI符
号における符号1のビツト周期と等しい繰り返し
周期を有する第1のクロツク(0相クロツク)
と、これと180゜位相を異にする第2のクロツク
(π相クロツク)とから一つのクロツクを選択し
て出力する。
103は0のバイオレーシヨン検出手段であつ
て、クロツク選択手段102によつて選択された
クロツクによつてCMI符号における符号0のバ
イオレーシヨンを検出する。
104はバイオレーシヨン数検出手段であつ
て、1のバイオレーシヨン検出手段101の出力
と0のバイオレーシヨン検出手段103の出力と
から1フレーム内のバイオレーシヨン数を計数す
る。
105は判定手段であつて、バイオレーシヨン
数計数手段104で計数されたバイオレーシヨン
数と予め設定されたバイオレーシヨン数とを比較
して不一致のときクロツク選択手段102におけ
るクロツクの選択を反転させる。
本発明の構成は以下に示す通りである。即ち本
発明は、1フレームの複数のチヤネルのデータか
らなり、各チヤネルのデータの先頭ビツトはその
符号のバイオレーシヨンをとり、チヤネルにデー
タがない場合には符号0のバイオレーシヨンから
なる境界識別子を挿入するフレーム構成に情報を
組み、CMI符号を使つて伝送された情報を復号
する回路において、 該CMI符号における符号1のバイオレーシヨ
ンを検出する1のバイオレーシヨン検出手段10
1と、 CMI符号における符号1のビツト周期と等し
い周期を有する第1のクロツクとこれと180゜位相
を異にする第2のクロツクとから、一つのクロツ
クを選択して出力するクロツク選択手段102
と、 該選択されたクロツクによつてCMI符号にお
ける符号0のバイオレーシヨンを検出する0のバ
イオレーシヨン検出手段103と、 前記1のバイオレーシヨン検出手段101の出
力と前記0のバイオレーシヨン検出手段103の
出力とから1フレーム内のバイオレーシヨン数を
計数するバイオレーシヨン計数手段104と、 該計数されたバイオレーシヨン数と設定された
バイオレーシヨン数とを比較して不一致のとき前
記クロツク選択手段102におけるクロツクの選
択を切り替える判定手段105とを具えたことを
特徴とするCMI符号デコード回路としての構成
を有するものである。
〔作用〕
本発明のCMI符号デコード回路では、1フレ
ーム内のバイオレーシヨンをかけられたビツト数
を計数して、これを予め設定されているバイオレ
ーシヨン数と比較し、一致しないときCMI符号
を復号するクロツクの位相を反転させることによ
つて、CMI符号における符号0の位相に一致し
た位相の復号用クロツクを選択する。従つて本発
明によればCMI符号中の‘0'のバイオレーシヨン
ビツトを復号することができ、従つて論理‘0',
‘1',‘0',‘1'を区別して、これらのビツトか
らなるCMI符号を正ししく復号することができ
る。
〔概要〕
情報をフレームに組み、CMI符号を使つて伝
送された情報を復号する回路において、1フレー
ム内のバイオレーシヨンをかけられたビツト数を
計数して予め設定されているバイオレーシヨン数
と比較し、一致しないときCMI符号を復号する
クロツクの位相を反転させることによつて、
CMI符号における符号0の位相に一致した位相
のクロツクを選択するようにしたので、0のバイ
オレーシヨンビツトを含むCMI符号でも正しく
復号することができる。
本発明の概略を簡単に以下に説明する。
従来は、第10図に示す如く、各チヤネルのデ
ータを識別するために、各チヤネルのデータ間に
符号1のバイオレーシヨン1ビツト(B)の境界識別
子を挿入していた。従つて、1フレームが例えば
30チヤネルから成る場合には、境界識別子だけで
30個、つまり30ビツト必要となり、非常に無駄で
あつた。
これを解決するために、各チヤネルのデータ
(通常8ビツトの整数倍からなる)の先頭の1ビ
ツトにバイオレーシヨンを施すようにした。つま
り、各チヤネルデータの先頭1ビツトが符号0の
データであれば0のバイオレーシヨンを、符号1
のデータであれば1のバイオレーシヨンを施すも
のであつた。そして、データがないチヤネルは符
号0のバイオレーシヨンからなる境界識別子を挿
入していた。このようにすることで、各チヤネル
のデータの識別は可能となり、更には境界識別子
も大幅に減少できるものであつた。
しかし、上記方法によると、何もデータがない
チヤネルが連続すると、符号0のバイオレーシヨ
ンの境界識別子が連続することとなる(データが
ないチヤネルのときに符号1のバイオレーシヨン
からなる境界識別子を挿入はしない方法を前提と
している点に注意する必要がある。この場合に
は、本発明のような問題点は生じない)。この場
合、符号0のバイオレーシヨンは、1周期の1/2
の点でローレベルからハイレベルに変化する符号
となるので、ビツトの境界が半位相ずれた形とな
り、データの立ち上がりと誤認してしまう。即
ち、半位相ずれた2つのクロツクが抽出されるこ
ととなるため、どちらのクロツクでデータを打ち
抜くかでビツトの同期がとれなくなるという問題
点が生ずる。
そこで、データと同期がとれているクロツク
が、半位相ずれた2つのクロツクのいずれである
のかを決定する手段を提供するのが本発明の目的
である。
本発明では、1フレーム中のバイオレーシヨン
の数は、チヤネルの数と一致する点に着目してい
る。この一致する理由は、各チヤネルのデータの
先頭1ビツトにバイオレーシヨンを施し、チヤネ
ルのデータがないときには符号0のバイオレーシ
ヨンの境界識別子を挿入するようにしているから
である。従つて、1フレーム中の符号1のバイオ
レーシヨン数と符号0のバイオレーシヨン数とを
カウントし、この和をとつたものが、設定したバ
イオレーシヨン数(=チヤネル数)と一致すれ
ば、このときの抽出タイミングを同期のとれたク
ロツクとし、一致しない場合には半位相ずれたク
ロツクに反転させることによつて、CMI符号の
復号用クロツクを選択するものである。この場
合、誤つたクロツクの方で稀に一致する場合もあ
るが、一定時間行えば、結局いずれかのクロツク
に同期がとれているということが判明するもので
ある。
〔実施例〕
第2図は本発明の一実施例の概略構成を示した
ものであつて、21は‘1'のバイオレーシヨン検
出回路、22は‘0'のバイオレーシヨン検出回
路、23はオアゲート、24は1フレーム長計数
回路、25はバイオレーシヨン計数回路、26は
オアゲート、27は判定回路である。また‘0'の
バイオレーシヨン検出回路22において、31は
セレクタ、32,33はDタイプフリツプフロツ
プ(DF)、34はインバータ、35はEX−OR
(エクスクル−シブオア、排他的論理和)ゲート、
36はアンドゲート、37はDタイプフリツプフ
ロツプ(DF)である。
また第3図は第2図における各部動作波形を示
す図である。EX−ORゲート35出力はDF33
Q出力とDF32Q出力の排他的論理和である。
第2図を参照しつつ第3図の波形を以下に説明す
る。
第2図及び第3図において、CMIデータは第
7図における下りリンク71〜7N上のデータであ
つて、NRZで示された原理に対応し、‘1'のバ
イオレーシヨン検出回路21と、‘0'のバイオレ
ーシヨン検出回路22とに加えられる。0相クロ
ツクとπ相クロツクはそれぞれCMIデータから
抽出したクロツクであつて、CMIデータにおけ
るビツト周期と等しい繰り返し周期を有し、互に
180゜位相が異なつていて、セレクタ31を経てそ
のいずれか一方が選択されて‘1'のバイオレーシ
ヨン検出回路21と、‘0'のバイオレーシヨン検
出回路22におけるDタイプフリツプフロツプ
(DF)32に、またインバータ34を経てDタイ
プフリツプフロツプ(DF)33におけるそれぞ
れのクロツク端子Cに加えられる。いま判定回路
27のQ出力が‘1'であつて、セレクタ31にお
いてπ相クロツクが選択されているものとする。
‘1'のバイオレーシヨン検出回路21は入力
CMIデータに‘1'のバイオレーシヨンがあると、
その出力Qが‘1'になる。また‘0'のバイオレー
シヨン検出回路22は、入力CMIデータにおけ
る‘0'のバイオレーシヨンを検出する機能を有
し、検出時はDタイプフリツプフロツプDF37
のQ出力が‘1'となる。即ち、いまセレクタ31
でπ相のクロツクが選ばれているとする。‘0'の
バイオレーシヨンビツトはCMIデータの前半が
ローレベル、CMIデータの後半がハイレベルを
示すから、π相クロツクの立上りでCMIデータ
を打つと前半のローレベルのデータを保持する。
これがDタイプフリツプフロツプ(DF)32の
Q出力に表わされる。また、0相クロツクの立上
りでCMIデータを打つと、後半のハイレベルの
データを保持する。これがDタイプフリツプフロ
ツプ(DF)33のQ出力に相当する。従つて、
両出力をEX−ORゲート35に入力すれば、当
然EX−ORゲート35の出力は‘1'となる。ま
た、Dタイプフリツプフロツプ(DF)32の
出力は‘1'となつているから、アンドゲート36
の出力は‘1'となる。この出力をπ相クロツクで
打ち直したのがDタイプフリツプフロツプ(DF)
37のQ出力となる。よつて、Dタイプフリツプ
フロツプ(DF)37のQ出力が‘1'の時、‘0'
のバイオレーシヨンビツトを検出したことにな
る。
リンクビツト数は1フレームの長さを定めるた
めに設定される入力データであつて、1フレーム
長計数回路24に入力され、1フレーム長計数回
路24はこれを計数して、フレームの先頭で出力
Q0を‘1'とし、フレームの最後で出力Q2を‘1'
とする。
バイオレーシヨン計数回路25はオアゲート2
3を経て‘1'、及び‘0'のバイオレーシヨン検出
信号を端子Eに、1フレーム長計数回路24のQ
0出力を端子LDに同じく1フレーム長計数回路
24のQ1出力を端子Cにそれぞれ加えられると
ともに、バイオレーシヨン数を端子Dに加えられ
る。ここでバイオレーシヨン数は1フレーム内に
存在するバイオレーシヨンの数を設定するための
入力データであつて、第8図におけるプロセツサ
ユニツト51〜5Nによつて設定される。またQ0
出力はバイオレーシヨン計数回路25にバイオレ
ーシヨン数を設定するためのクロツクとして、Q
1出力はバイオレーシヨン数を計数するためのク
ロツクとして用いられる。
バイオレーシヨン計数回路25はバイオレーシ
ヨンが検出されるごとに設定されたバイオレーシ
ヨン数から1個ずつ減算し、1フレームの終りで
0または−1となつたとき、それぞれ出力Q0ま
たはQ1が‘1'となり、オアゲート26を経て‘
1'が出力される。オアゲート26から‘1'の出力
が発生したとき、正しい数のバイオレーシヨンが
存在したものと判断される。
判定回路27は、1フレーム長計数回路24の
出力Q2をクロツクとしてオアゲート26の出力
状態を読み込む。バイオレーシヨン数が正しいと
きはその出力Qの状態は変化しないが、連続して
所定のフレーム数の間バイオレーシヨン数が正し
くなかつたときは、その出力状態が反転し、従つ
て、セレクタ31におけるクロツクの選択が切り
換えられる。
セレクタ31は判定回路27のQ出力が‘0'と
なつたことによつて、それまでπ相クロツクに代
えて0相クロツクを選択し、以後0相クロツクに
よつてバイオレーシヨン数の計数が行われる。
すなわち本発明の回路では、最初π相または0
相のいずれかのクロツクを用いて、1フレーム内
のバイオレーシヨンがかけられたビツト数を計数
し、その数が連続して所定フレーム数に一致した
ときはこのときのクロツクが正しい位相のクロツ
クとみなして以後このクロツクによつてデータの
復号化を行い、連続して所定フレーム数に一致し
なかつたときはクロツクの位相を反転することに
よつて、正しい位相のクロツクを得て以後このク
ロツクによつて復号化を行うようにしている。
このように本発明の回路では、1フレーム中の
バイオレーシヨン数を計数して、設定された値と
一致したことをもつて、CMI符号を復号するク
ロツクの位相が正しいことを判断するので、‘0'
のバイオレーシヨンを使用しても、CMI符号か
らなるデータを正しく復号することができる。
ただし、0相クロツクとπ相クロツクのいずれ
を計数してもバイオレーシヨン数が一致する可能
性があり得るが、設定数より1個多いバイオレー
シヨン数を有するフレームを、所定バイオレーシ
ヨン数のフレーム中に適当に挿入することによつ
て、誤つた相のクロツクでデータを受信し続ける
確率を少くすることができる。
第4図は本発明のCMI符号デコード回路の具
体的構成例を示したものであつて、DF1〜DF9
はそれぞれDタイプフリツプフロツプ、JK1,
JK2はJKフリツプフロツプ、SEL1〜SEL4は
セレクタ、CNT1〜CNT4はカウンタ、G1〜
G9はゲート、NOR1〜NOR6はノアゲート、
ENORは排他的論理和(EX−OR)ゲート、SR
1はSRフリツプフロップである。
また第5図、第6図、及び第7図は第4図の回
路における各部動作波形を示したもので、第5図
はバイオレーシヨン検出信号VDETCの発生に関
する部分の動作を説明し、第6図は検出されたバ
イオレーシヨン数と所定バイオレーシヨン数との
一致検出に関する部分の動作を説明し、第7図は
保護回路の動作を説明している。
第5図ないし第7図において、NRZはNRZ符
号で表された原データ、RDTCは原データに対
応するCMI符号化されたデータ、RCKCはデータ
RDTCから抽出された原信号の2倍の繰り返し
周期を有するクロツク、0相クロツク、π相クロ
ツクはそれぞれクロツクRCKCを2分周した0相
及びπ相のクロツク、バイオレーシヨン検出信号
VDETCはバイオレーシヨンの存在を示す信号、
(maxリンクビツト数は1フレーム長のビツト数
を示すデータ、)maxバスケツト番号は1フレー
ム中の所定バイオレーシヨン数を示すデータであ
る。
第4図及び第5図において、原データに対応す
るCMI符号化された入力データRDTCはDタイ
プフリツプフロップ(DF)1のデータ端子Dに
加えられ、クロツク端子CのクロツクRCKCによ
つて打ち直されて、Dタイプフリツプフロップ
(DF)1の出力DF1Qを生じる。一方、クロツ
クRCKCはDタイプフリツプフロップ(DF)2
のクロツク端子に加えられ、2分周されて端子
Q,に0相クロツクとπ相クロツクとを生じ
る。この場合、端子Q,のいずれが0相または
π相となるかは電源オン時の状態によつて定ま
る。セレクタSEL1はDタイプフリツプフロップ
(DF)2のQ,出力のいずれかを選択してπ相
クロツクを出力するが、この場合セレクタSEL1
を制御するセレクタSR1の出力状態も不明であ
る。
Dタイプフリツプフロップ(DF)1の出力DF
1QはDタイプフリツプフロップ(DF)3のデ
ータ端子Dに加えられ、端子Cのクロツクによつ
て打ち直されてDタイプフリツプフロップ(DF)
3の出力DF3Qを生じるが、該出力DF3Qは、
クロツクが0相であるかπ相であるかに従つてそ
れぞれ出力DF3Q(0)または出力DF3Q(π)
となる。Dタイプフリツプフロップ(DF)4は
インバータINV1を経て反転して供給されたセ
レクタSEL1の出力をクロツクとして、Dタイプ
フリツプフロップ(DF)3の出力DF3Qを1/2
クロツク遅延させ、排他的論理和ゲートENOR
はこの遅延出力と出力Dタイプフリツプフロップ
(DF)3の出力DF3Qとの一致をとつて出力を
発生する。ゲートG2はDタイプフリツプフロッ
プ(DF)3の出力DF3Qと排他的論理和ゲート
ENORの出力とのアンド(AND)をとり、ゲー
トG3はDタイプフリツプフロップ(DF)3の
出力DF3Qの反転出力と排他的論理和ゲート
ENORの出力とのアンド(AND)をとり、ゲー
トG1はDタイプフリツプフロップ(DF)3の
出力DF3Qの反転出力と排他的論理和ゲート
ENORの出力の反転出力とのナンド(NAND)
をとることによつて、それぞれハイレベルの‘1'
(‘1H’)とローレベルの‘1'(‘1L’)及び‘0'
のバイオレーシヨン‘0'を検出する。これらの各
出力はDタイプフリツプフロップ(DF)5にお
いてセレクタSEL1の出力クロツクによつて打ち
直されて、それぞれDタイプフリツプフロップ
(DF)5の出力DF5Q1、出力DF5Q2、出力
DF5Q0を生じる。また排他的論理和ゲート
ENORの出力をDタイプフリツプフロップ
(DF)5で打ち直した出力π相↑NRZは、復号
化された原信号である。
JKフリツプフロップJK1はハイレベルの‘1'
(‘1H’)が生じたときこれを保持してJKフリツ
プフロップ(JK1)の出力JK1Qを生じ、引き
続いて、‘1H’が生じたとき、ゲートG5はJK
フリツプフロップ(JK1)の出力JK1Qとのア
ンド(AND)をとることによつて、ハイレベル
の‘1'のバイオレーシヨンを表わす出力‘1H
を生じる。同様にJKフリツプフロップJK2はロ
ーレベルの‘1'(‘1L’)が生じたときこれを保
持してJKフリツプフロップ(JK2)の出力
JK2Qを生じ、引き続いて‘1L’が生じたとき、
ゲートG6はJKフリツプフロップ(JK2)の出
力JK2Qとのアンド(AND)をとることによつ
て、ローレベルの‘1’のバイオレーシヨンを表
す出力‘1L’を生じる。両出力はノアゲート
NOR2で加算されて、‘1'のバイオレーシヨン
を表す出力‘1'の負極性の出力を生じる。さらに
ナンド(NAND)ゲートG7において‘1'のバ
イオレーシヨンを表す信号‘1'の負極性の出力
と、0のバイオレーシヨンを表す信号‘0'の負極
性の出力とを加算することによつて、バイオレー
シヨンの存在を示すバイオレーシヨン検出信号
VDETCを出力する。
第4図及び第6図において、カウンタCNT1
は1フレーム長を示すmaxリンクビツト数をロ
ードされ、セレクタSEL1の出力クロツクをカウ
ントしてロードされた値(FFF)に達したとき
ゲートG4から出力されたを発生すると同
時に、再びmaxリンクビツト数をロードする。
出力はフレームの区切りを示している。ノ
アゲートNOR1は出力とセレクタSEL1の
出力クロツクのノア(NOR)論理を演算し、D
タイプフリツプフロップ(DF)7はこの出力を
クロツクRCKCで打ち直してその出力にカウン
タCNT2のロード信号CNT2・を生じる。
一方、Dタイプフリツプフロップ(DF)6は出
力をクロツクRCKCで打ち直してDタイプフ
リツプフロップ(DF)6の出力DF6Qを生じ、
セレクタSEL4はDタイプフリツプフロップ
(DF)6の出力DF6Qとその反転出力によつて
切り換えられて、セレクタSEL1の出力クロツク
とクロツクRCKCとを選択して、カウンタCNT
2に対するクロツク2・を発生する。ク
ロツク2・はバイオレーシヨン数をカウ
ントするバイオレーシヨンカウントクロツクであ
り、ロード信号CNT2・の中央部に対応する
Aの部分のクロツクによつてカウンタCNT2に
対するmaxバスケツト番号のロードを行うとと
もに、それ以外の部分のクロツクによつてカウン
タCNT2におけるバイオレーシヨン検出信号
VDETCのカウントを行う。
カウンタCNT2は所定バイオレーシヨンビツ
ト数を示すmaxバスケツト番号(例えば00また
はFF)をロード信号CNT2・によつてロー
ドされ、バイオレーシヨン検出信号VDETCの発
生ごとにイネーブルされて、クロツク2・
Cをカウントして+1する。1フレーム終了時カ
ウント値がFFまたは00となつていたときは、設
定したmaxバスケツト数と一致したか又は1個
多かつた場合であり、ノアゲートNOR4を経て
出力を発生し、Dタイプフリツプフロップ(DF)
8はDタイプフリツプフロップ(DF)7のQ出
力(maxBN0一致判定タイミング)によつてノ
アゲートNOR4の出力状態を保持する。即ち、
Dタイプフリツプフロップ(DF)8の出力は、
カウントされたバイオレーシヨンビツト数と所定
バイオレーシヨン数との一致(1個多い場合も含
む)または不一致を示すmaxBN0一致信号であ
る。ここで所定バイオレーシヨンビツト数よりも
1個多い場合も一致とした理由は、先に説明した
ように0相クロツクとπ相クロツクのいずれを計
数してもバイオレーシヨン数が一致し、誤つた相
クロツクでデータ受信し続ける確率を少なくでき
ることにある。本実施例においいてはフレーム同
期用ビツトに連続4フレームにおいてバイオレー
シヨンをかけ、その後の連続4フレームにおいて
はバイオレーシヨンをかけないというフレームパ
ターンをくり返し発生している。
maxBN0一致信号はそのまま及びインバータ
INV2を経て反転されてセレクタSEL2,SEL
3に加えられ、セレクタSR1の出力Q,の状
態に応じて、Dタイプフリツプフロップ(DF)
9のQ出力(判定クロツク)によつてフレームご
とにいずれか一方のセレクタの出力が選択され
て、それぞれカウンタCNT3またはカウンタ
CNT4に加えられてカウントされ、同時に選択
されなかつた側のカウンタはクリアされる。SR
フリツプフロップSR1の出力Q,はセレクタ
SEL1において0相クロツクとπ相クロツクとを
選択するものであるか、初期状態でいずれの状態
をとるかは電源投入時に定まり不定である。
第4図及び第7図において、いま初期状態で0
相クロツクが選択されていたとすると、カウンタ
CNT2は0相クロツクによつてバイオレーシヨ
ンビツトをカウントし、それに基づいてカウンタ
CNT3がmaxBN0一致信号をカウントする。こ
の場合バイオレーシヨンのビツト数はmaxバス
ケツト番号と一致しないのでカウンタCNT3は
不一致数をカウントし、カウント値はフレームご
とに増加して0〜4に変化する。カウンタCNT
3は4まで数えたときカウンタCNT3の出力Q
2が‘0'になり、これによつてSRフリツプフロ
ップSR1は反転して出力を生じて、セレクタ
SEL1においてπ相クロツクが選択される。そし
てこれ以降はバイオレーシヨンビツト数はセツト
された数と一致するので、カウンタCNT3、カ
ウンタCNT4の出力はいずれも‘0'である。
もしも連続して4フレーム以内のノイズがあつ
たときは、カウンタCNT4はそのQ2出力を発
生するに到らないので、π相クロツク選択の状態
は変化しないか、4フレーム以上ノイズが連続し
たときはカウンタCNT4がそのQ2出力を発生
するのでSRフリツプフロップSR1は再び反転
し、0相クロツクが選択される。しかしながら、
この状態ではmaxBN0一致信号は不一致を示す
ので、4フレーム後に再びSRフリツプフロップ
SR1が反転してπ相クロツクが選択される。第
7図においては、SRフリツプフロップSR1によ
る0相クロツク選択とπ相クロツク選択の切り換
えが、バイオレーシヨンを示す識別子数と所定バ
イオレーシヨン数との一致(一で示す)と不一致
(不で示す)とに応じて行われることが示されて
いる。
〔発明の効果〕
以上説明したように本発明のCMI符号デコー
ド回路によれば、論理‘0',‘1',‘0'のバイオ
レーシヨン‘0',‘1'のバイオレーシヨン‘1'の
各ビツトを区別することができ、従つて‘0'のバ
イオレーシヨンビツトを含むCMI符号でも、ビ
ツト同期をとつて正しく復号することができる。
従つて、各チヤネルのデータの境界を示すための
識別子として専用に1ビツト挿入しないでも、各
チヤネルの先頭データにバイオレーシヨンを施す
ことによつて、境界識別の目的を達成することが
でき、リンク伝送容量の損失を防止することがで
きる。
【図面の簡単な説明】
第1図は本発明の原理的構成を示す図、第2図
は本発明の一実施例の構成を示す図、第3図は第
2図における各部動作波形を示す図、第4図は本
発明の回路の具体的構成例を示す図、第5図ない
し第7図は第4図の回路における各部動作波形を
示す図であつて、第5図はバイオレーシヨン検出
信号VDETCの発生を説明する図、第6図は検出
されたバイオレーシヨン数と所定バイオレーシヨ
ン数との一致検出を説明する図、第7図は保護回
路の動作を説明する図、第8図は本発明が適用さ
れるシステムの構成を示す図、第9図はスイツチ
ングエレメントの構成を示す図、第10図はフレ
ームフオーマツトを示す図である。第11図は
CMI符号の説明図、第12図はCMI符号のバイ
オレーシヨンの説明図である。 111〜1N1……端末装置、21,〜2N,……分
配配置モジユール(SLM)、311,〜3N1,……
ライン回路、41,〜4N,……リンク回路、51
〜5N,……プロセツサユニツト、61,〜6N
……上りリンク、71,〜7N,……下りリンク、
8……タンデムモジユール(TMM)、91,〜9
,……スイツチングエレメント(SE)、10…
…リング型ハイウエイ、111,171……速度変
換バツフア、121……セレクタ、131……遅延
調整バツフア、141……固定タイミング、151
……ドライバ、161……レシーバ、181……境
界識別回路、191……チヤネル制御メモリ、2
1……‘1'のバイオレーシヨン検出回路、22…
…‘0'のバイオレーシヨン検出回路、23,26
……オアゲート、24……1フレーム長計数回
路、25……バイオレーシヨン計数回路、27…
…判定回路、31,SEL1〜SEL4……セレク
タ、32,33,37,DF1〜DF9……Dタイ
プフリツプフロップ(DF)、34,INV1,
INV2……インバータ、35,ENOR……EX−
ORゲート、36アンドゲート、101……‘1'
のバイオレーシヨン検出手段、102……クロツ
ク選択手段、103……‘0'のバイオレーシヨン
検出手段、104……バイオレーシヨン数計数手
段、105……判定手段、JK1,JK2……JKフ
リツプフロップ、CNT1〜CNT4……カウン
タ、G1〜G9……ゲート、NOR1〜NOR6…
…ノアゲート、SR1……SRフリツプフロップ、
VDETC……バイオレーシヨン検出信号、NRZ…
…NRZ符号で表された原データ、RDTC……原
データに対応するCMI符号された入力データ、
RCKC……データRDTCから抽出された原信号の
2倍の繰り返し周期を有するクロツク、0相クロ
ツク……クロツクRCKCを2分周した0相のクロ
ツク、π相クロツク……クロツクRCKCを2分周
したπ相クロツク。

Claims (1)

  1. 【特許請求の範囲】 1 1フレームが複数のチヤネルのデータからな
    り、各チヤネルのデータの先頭ビツトはその符号
    のバイオレーシヨンをとり、チヤネルにデータが
    ない場合には符号0のバイオレーシヨンからなる
    境界識別子を挿入するフレーム構成に情報を組
    み、 CMI符号を使つて伝送された情報を復号する
    回路において、 該CMI符号における符号1のバイオレーシヨ
    ンを検出する1のバイオレーシヨン検出手段と、 CMI符号における符号1のビツト周期と等し
    い周期を有する第1のクロツクとこれと180゜位相
    を異にする第2のクロツクとから、一つのクロツ
    クを選択して出力するクロツク選択手段と、 該選択されたクロツクによつてCMI符号にお
    ける符号0のバイオレーシヨンを検出する0のバ
    イオレーシヨン検出手段と、 前記1のバイオレーシヨン検出手段の出力と前
    記0のバイオレーシヨン検出手段の出力とから1
    フレーム内のバイオレーシヨン数を計数するバイ
    オレーシヨン数計数手段と、 該計数されたバイオレーシヨン数と設定された
    バイオレーシヨン数とを比較して不一致のとき前
    記クロツク選択手段におけるクロツクの選択を切
    り替える判定手段とを具えたことを特徴とする
    CMI符号デコード回路。
JP60207843A 1985-09-20 1985-09-20 Cmi符号デコ−ド回路 Granted JPS6268336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60207843A JPS6268336A (ja) 1985-09-20 1985-09-20 Cmi符号デコ−ド回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60207843A JPS6268336A (ja) 1985-09-20 1985-09-20 Cmi符号デコ−ド回路

Publications (2)

Publication Number Publication Date
JPS6268336A JPS6268336A (ja) 1987-03-28
JPH0562851B2 true JPH0562851B2 (ja) 1993-09-09

Family

ID=16546445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60207843A Granted JPS6268336A (ja) 1985-09-20 1985-09-20 Cmi符号デコ−ド回路

Country Status (1)

Country Link
JP (1) JPS6268336A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2646530B2 (ja) * 1986-06-20 1997-08-27 ソニー株式会社 デコード装置
JPH088561B2 (ja) * 1988-04-20 1996-01-29 株式会社日立製作所 Cmiブロック同期方法
JPH05259859A (ja) * 1992-02-28 1993-10-08 Oki Lsi Tekunoroji Kansai:Kk オート・クリヤー回路

Also Published As

Publication number Publication date
JPS6268336A (ja) 1987-03-28

Similar Documents

Publication Publication Date Title
US10396921B2 (en) Multi-lane synchronization method, synchronization apparatus and system, and computer storage medium
US5020106A (en) Process for the cryptographic processing of data and cryptographic systems
CA1266128A (en) Data modulation interface
USRE31311E (en) DC Free encoding for data transmission system
EP0464457B1 (en) Optical bus transmission method and transmitting-side encoder and receiving-side decoder therefor
JPH0562851B2 (ja)
US5742135A (en) System for maintaining polarity synchronization during AMI data transfer
US5014270A (en) Device for synchronizing a pseudo-binary signal with a regenerated clock signal having phase jumps
US4928289A (en) Apparatus and method for binary data transmission
JP2951992B2 (ja) 特に自動車のための通信ネットワークのステーション間の情報伝送方法および装置
US6487263B1 (en) Decoding of a biphase modulated bitstream and relative self-synchronizing frequency divider with noninteger ratio
US4788605A (en) Receive Manchester clock circuit
US4809301A (en) Detection apparatus for bi-phase signals
US7358868B2 (en) Method and circuit system for the synchronous transmission of digital signals through a bus
RU2215369C1 (ru) Способ кодирования цифровых сигналов
US4255813A (en) Dicode transmission system
JP3248382B2 (ja) Fmデコーダ
RU2168270C2 (ru) Способ кодирования цифровых сигналов и устройство для его осуществления
KR930007721B1 (ko) Nrz/cmi(ii) 부호 변환장치
JPS61141233A (ja) 位相補正回路
JPS6213125A (ja) Cmi符号復号器
KR920001856B1 (ko) 교환기 노드간의 순환 반복 코드 시그날링 검출회로
JPS5888952A (ja) Scビツト重畳伝送方式
JP2003188730A (ja) Cmi符号の符号化および復号化方法、cmi符号化回路、およびcmi復号化回路
JPH0137890B2 (ja)