JPH0559341U - 最小パルス幅測定回路 - Google Patents

Abstract

(57)【要約】 【目的】 従来の最小パルス幅測定回路で使用している
コンパレータやパルス終了時点検出回路などの複雑な回
路を用いずに簡便な回路で同一の機能を実現する。 【構成】 パルス開始時点検出回路３と、その出力によ
り値がクリアされるアップカウンタ２と、アップカウン
タ２の出力をロードできるダウンカウンタ１とを設け
る。アップカウンタ２のキャリーおよびダウンカウンタ
１のボローと被測定パルスとから、前記２種のカウンタ
の動作を制御することにより、アップカウンタ２の中に
パルス幅の最小値を残す。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、入力されるパルスの幅を測定する回路に関し、特に、何回か入力さ れたパルスの時間幅の中で最小のものの時間を測定する最小パルス幅測定回路に 関する。

【０００２】

【従来の技術】

従来、この種の最小パルス幅測定回路は、図６に例を示すごとく、被測定パル スの開始時点を検出してパルスを発生するパルス開始時点検出回路３と、パルス 開始時点検出回路３の出力によりクリアされるアップカウンタ２と、アップカウ ンタ２の出力とレジスタ４０１の出力とを比較するコンパレータ４０２と、被測 定パルスの終了を検出するパルス終了時点検出回路４０３と、コンパレータ４０ ２の出力とパルス終了時点検出回路４０３の出力により、被測定パルスが終了し た時点でアップカウンタ２の出力がレジスタ４０１の出力より小さかった場合に のみレジスタ４０１にロードパルスを供給せしめるようにしたＯＲ回路４０４か ら構成されている。

【０００３】 さらに前記アップカウンタ２はイネーブル端子に被測定パルスの入力端子４が 接続されており、被測定パルスが入力されている間、計測用クロック入力端子５ から入力されるクロックの数を数える様に構成されている。

【０００４】 測定開始前にクリア端子６からクリアパルスを入力してレジスタ４０１の値を 最大値とし、その後被測定パルスを入力端子４から入力すると、パルスが終了し た時点で、アップカウンタ２の値がレジスタ４０１にロードされ、被測定パルス の時間長がレジスタ４０１に記憶される。その後、入力端子４にパルスが入力さ れると、その都度アップカウンタ２で計測され、コンパレータ４０２によりレジ スタ４０１の値と比較され、小さい方の値がレジスタ４０１に記憶される。全て のパルスが入力し終わった後に、レジスタ４０１の内容を見れば、それまでの最 小のパルス幅の時間長がわかる。

【０００５】

【考案が解決しようとする課題】

しかしながら、このような構成の従来の最小パルス幅測定回路は、パルスの終 了を検出するパルス終了検出回路４０３を使用していること及びコンパレータ４ ０２を使用しているためにカウンタのビット数が多くなるとコンパレータの回路 規模が膨大になるという欠点がある。

【０００６】 本考案は従来の上記実情に鑑みてなされたものであり、従って本考案の目的は 、従来の技術に内在する上記欠点を解消することを可能とした新規な最小パルス 幅測定回路を提供することにある。

【０００７】

【課題を解決するための手段】

上記目的を達成する為に、本考案に係る最小パルス幅測定回路は、被測定パル スと計測用クロックとから被測定パルスの開始時点を検出するパルス開始時点検 出回路と、クロック端子に計測用クロックが入力され前記パルス開始時点検出回 路の出力がクリア端子に接続され外部からのクリア信号により最大値がセットさ れるアップカウンタと、前記アップカウンタの出力がその入力端子に接続されボ ロー出力の反転信号と前記アップカウンタのキャリー出力の反転信号と前記被測 定パルスとの論理和がイネーブル端子に接続され前記計測用クロックがクロック 端子に入力され前記パルス開始時点検出回路の出力がロード端子に接続されたダ ウンカウンタとを備えて構成され、該ダウンカウンタのボロー出力の反転信号と 、前記アップカウンタのキャリー出力の反転信号と、被測定パルスとの論理和が 前記アップカウンタのイネーブル端子に接続されていることを特徴としている。

【０００８】

【実施例】

次に、本考案をその好ましい一実施例について図面を参照して具体的に説明す る。

【０００９】 図１は本考案の一実施例を示すブロック構成図である。

【００１０】 図１を参照するに、パルス開始時点検出回路３には、被測定パルスの入力端子 ４と、計測用クロックの入力端子５が接続されている。アップカウンタ２のクロ ック端子ＣＫには計測用クロック５、クリア端子ＣＬＲにはパルス開始時点検出 回路３の出力、ロード端子ＬＤには外部からのクリア信号端子６がそれぞれ接続 され、入力端子ＩＮには最大値を示す値Ｍが接続されてクリア信号端子６の制御 で最大値がセットされるようになっている。

【００１１】 ダウンカウンタ１の入力端子ＩＮにはアップカウンタ２の出力がＯＵＴが接続 され、ボロー出力の反転信号と、アップカウンタ２のキャリー出力の反転信号と 、被測定パルスとの論理和がイネーブル端子ＥＮに接続され、クロック端子ＣＫ 、ロード端子ＬＤにはそれぞれ計測用クロックの入力端子５、パルス開始時点検 出回路３の出力が接続されている。また、ダウンカウンタ１のボロー出力の反転 信号と、アップカウンタ２のキャリー出力の反転信号と、被測定パルスとの論理 和は、アップカウンタ２のイネーブル端子ＥＮにも接続されている。

【００１２】 パルス開始時点検出回路３は、例えば図２に示すように、被測定パルスの入力 端子４の反転信号を第１のフリップフロップ２０１のクロック端子に入力し、第 １のフリップフロップ２０１の出力を入力とした第２のフリップフロップ２０２ のクロックに計測用クロック５の反転したものを入力して、その出力をパルス開 始時点検出回路３の出力とすれば構成することができる。

【００１３】 以上のように構成された最小パルス幅測定回路の動作を図３、図４、図５のタ イムチャートを使用して説明する。

【００１４】 測定を開始する前に図１のクリア端子６からクリアパルスを入力し、アップカ ウンタ２の値を最大値Ｍにする。次に図３の３０２に示す被測定パルスが入力端 子４から入力されると、パルス開始時点検出回路３は入力端子５に入力されてい る計測用クロックパルス３０１と被測定パルス３０２とからダウンカウンタ１の −ＬＤパルス３０３及びアップカウンタ２の−ＣＬＲパルス３０７とを作り出す 。−ＬＤパルス３０３によってダウンカウンタ１にはアップカウンタ２の出力で あるカウンタの最大値Ｍがセットされ、同時にアップカウンタ２の値は−ＣＬＲ パルス３０７によって“０”に設定される。この時ダウンカウンタ１の−ｂｒｒ ｏｗ出力３０４及びアップカウンタ２の−ｃａｒｒｙ出力３０８は共にロウレベ ルとなりダウンカウンタ１及びアップカウンタの−ＥＮ信号３０５及び３０８は 共にロウレベルとなり、それぞれのカウンタはカウントを進める。被測定パルス ３０２が終了してハイレベルになると、各カウンタ１、２はカウントを停止し、 アップカウンタ２の値μｐ３１０として被測定パルス長に対応した“ｍ”が残さ れる。

【００１５】 次に“ｍ”より長い別の被測定パルス３１１が入力されると、図４に示すよう に、前記と同様にしてダウンカウンタ１には−ＬＤパルスによりアップカウンタ に保持されている“ｍ”がセットされ、カウントが開始される。ダウンカウンタ の値ｄＮ３１５が値“０”まで進むと、−ｂｏｒｒｏｗ３１３がロウレベルとな り、アップカウンタ２、ダウンカウンタ１のカウントが停止し、アップカウンタ ２には値“ｍ”が保存される。

【００１６】 さらに、“ｍ”より短い被測定パルス３２１が入力された場合には、図５に示 すように、図３とほぼ同様の動作をし“ｍ”より小さい値“ｎ”がアップカウン タ２に保存される。

【００１７】 以上の動作をくり返すことにより、アップカウンタ２の中には、それまで入力 された被測定パルスの長さの最小のものが保存されることとなり、これを読み出 せばパルス長の最小値を知ることができる。

【００１８】

【考案の効果】

以上説明したように、本考案によれば、２つのカウンタと簡単な論理回路で、 最小パルス幅を容易に計測することが可能となり、従来のようにコンパレータや レジスタ、パルス終了時点検出回路などの何種類もの素子を使用することなく簡 便な方法で回路が構成することができる。

【図面の簡単な説明】

【図１】本考案に係る最小パルス幅測定回路の一実施例
を示すブロック構成図である。

【図２】図１で使用されるパルス開始時点検出回路の一
構成例を示すブロック図である。

【図３】図１に示された回路の各部のタイムチャートの
一例を示す図である。

【図４】図１に示された回路の各部のタイムチャートの
一例を示す図である。

【図５】図１に示された回路の各部のタイムチャートの
一例を示す図である。

【図６】従来における最大パルス幅測定回路の一例を示
すブロック図である。

【符号の説明】

１…ダウンカウンタ ２…アップカウンタ ３…パルス開始時点検出回路 ４…被測定パルス入力端子 ５…計測用クロック入力端子 ６…クリア端子 ２０１、２０２…フリップフロップ ３０１…計測用クロック波形 ３０２、３１１、３２１…被測定パルス波形 ３０３、３１２、３２２…ダウンカウンタ１のロード端
子波形 ３０４、３１３、３２３…ダウンカウンタ１のボロー出
力波形 ３０５、３１４、３２４…ダウンカウンタ１のイネーブ
ル端子波形 ３０６、３１５、３２５…ダウンカウンタ１の内部デー
タ ３０７、３１６、３２６…アップカウンタ２のクリア端
子波形 ３０８、３１７、３２７…アップカウンタ２のキャリー
出力波形 ３０９、３１８、３２８…アップカウンタ２のイネーブ
ル端子波形 ３１０、３１９、３２９…アップカウンタ２の内部デー
タ ４０１…レジスタ ４０２…コンパレータ ４０３…パルス終了時点検出回路

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 被測定パルスと計測用クロックとから被
   測定パルスの開始時点を検出するパルス開始時点検出回
   路と、クロック端子に計測用クロックが入力され前記パ
   ルス開始時点検出回路の出力がクリア端子に接続され外
   部からのクリア信号により最大値がセットされるアップ
   カウンタと、前記アップカウンタの出力がその入力端子
   に接続されボロー出力の反転信号と前記アップカウンタ
   のキャリー出力の反転信号と前記被測定パルスとの論理
   和がイネーブル端子に接続され前記計測用クロックがク
   ロック端子に入力され前記パルス開始時点検出回路の出
   力がロード端子に接続されたダウンカウンタとを有し、
   該ダウンカウンタのボロー出力の反転信号と、前記アッ
   プカウンタのキャリー出力の反転信号と、被測定パルス
   との論理和が前記アップカウンタのイネーブル端子に接
   続されていることを特徴とする最小パルス幅測定回路。
2. 【請求項２】 前記パルス開始時点検出回路を、被測定
   パルスの反転信号をクロック端子に入力される第１のフ
   リップフロップと、該第１のフリップフロップの出力を
   入力としクロック端子に計測用クロックの反転信号を入
   力する第２のフリップフロップとにより構成したことを
   更に特徴とする請求項１に記載の最小パルス幅測定回
   路。