JPH0746985Y2 - 測定装置 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は測定装置に係り、更に詳しく言えば、装置本
体に複数のユニットが接続され、その各々が同本体から
与えられる繰り返し周期の異なったクロック信号で動作
するようになっている場合、本体から発せられたクロッ
クがそのユニット本来のものであれば該ユニットへ通
し、それ以外のクロックは阻止する手段を備えた測定装
置に関するものである。

〔従来例〕

高い周波数の信号、低い周波数の信号、あるいはレベル
や波形を異にする信号等を並行的に測定するには、多チ
ャンネルの測定装置が利用される。この種の装置におい
ては、各チャンネルの入力部などをすべて装置内に設け
ると大形化、複雑化を招くとともに、装置のコストアッ
プにもつながって不経済である。そこで、一般にはそれ
らを装置に着脱可能な外付きユニットとし、ユーザ側で
必要とするユニットが選択できるようになっている。

その一例が第５図に示されているが、装置本体１には被
測定信号に応じて複数の入力ユニット2,2がそれぞれコ
ネクタJ₁,J₂,……などにより接続され、入力ユニット２
内には例えばバッファ増幅器2aとA/Dコンバータ2b（2
c）が設けられている。このA/Dコンバータは、装置本体
１におけるデータ処理等の負担を軽減するために設けら
れたものであって、例えばチャンネル１（CH1）のA/Dコ
ンバータ2bは高分解能用、チャンネル２（CH2）のA/Dコ
ンバータ2cはそれより低い分解能の一般用である。ユー
ザ側では価格の高い高分解能の入力ユニットと、比較的
安価な一般用の入力ユニットを適宜用意することによ
り、種々の被測定信号に対応できるようになっている。

〔考案が解決しようとする課題〕

上記従来装置において、CH1用入力ユニットのA/Dコンバ
ータ2bは例えば高速変換用で、CH2用入力ユニットのA/D
コンバータ2cは低速変換用であるとする。これらのユニ
ットにて各チャンネル入力信号における１つのアナログ
値をそれぞれ同一時間内にディジタルデータに変換しよ
うとすれば、CH1用入力ユニットに与えるクロック信号
は当然のことながらCH2用入力ユニットのクロック信号
に比べて繰り返し周期が短く、周波数の高い信号とな
る。

したがって、CH2用入力ユニットをたまたまCH1用入力ユ
ニットのコネクタJ₁に間違って接続したりすると、低速
変換用のA/Dコンバータ2cがCH1用の高速クロックに応答
しきれなくなって誤動作したり、あるいはその変換デー
タが装置本体１内の図示しないCH1用のメモリに取り込
まれてその内容が混乱したりする。CH1用の入力ユニッ
トを間違ってCH2用入力ユニットのコネクタJ₂に接続し
た場合にも誤動作したり、メモリのデータが混乱して意
味の無いものとなる。

この場合、クロック信号が異なるチャンネルについては
装置本体側と入力ユニット側双方のコネクタの種類を他
と変えれば良いが、部品の品種が増えて好ましくない。
あるいは、コネクタの接続位置が適正であるかどうかを
チェックする識別信号をクロック信号とは別にあらかじ
め装置本体から各ユニットへ送出し、その応答信号がコ
ネクタの差し違いを意味するものであれば未然にクロッ
クの送出を停止させることもできる。しかし、この場合
には識別信号の発生器や応答信号の検出器、及び装置本
体と各ユニット間の信号回路等が必要となり、必ずしも
好ましい方法ではない。

この考案は上記の点を考慮してなされたもので、その目
的は、入力ユニット本来のクロック信号のみを当該ユニ
ットへ通し、それ以外のクロック信号の通過を阻止する
ことにより誤動作等が発生しないようにした簡単な構成
のクロック信号選択回路を備えた測定装置を提供するこ
とにある。

〔課題を解決するための手段〕

この考案の実施例が示されている第１図を参照すると、
この測定装置は上記第５図の従来装置とほぼ同様の装置
本体１と入力ユニット２を有し、更に、上記の課題を解
決するため例えば装置本体１と入力ユニット２の間にク
ロック信号選択回路３を備えている。

このクロック信号選択回路３は、その構成の一例が第２
図に示されているが、例えば下記イ〜ハの機能を有する
回路からなっている。

イ．入力ユニット２が正常動作を行うクロック信号の繰
り返し周期t_Wに関連した所定の時定数を有し、装置本体
１から発せられる繰り返し周期T_Wのクロック信号をトリ
ガとして受けその出力をオン、オフするモノステーブ
ルマルチバイブレータ４。

ロ．同マルチバイブレータ４の出力を上記装置本体１
からのクロック信号にてラッチするＤ形フリップフロッ
プ５。

ハ．同フリップフロップ５のラッチ出力Ｑと上記装置本
体１のクロック信号とを入力となし、両入力の掛け算出
力を上記入力ユニット２へ送出するアンド回路６。

〔作用〕

第３図を併せて参照すると、同図（Ａ）には、モノステ
ーブルマルチバイブレータ４にトリガとして１つのパル
ス信号（イ）が与えられたとき、その出力（ニ）の変
化状態が示されている。この出力がオン、オフする時
間幅twは、同マルチバイブレータ４の時定数回路を形成
するコンデンサＣと抵抗Ｒの値で定まり、例えばtw＝kC
Rで表される。ここで、ｋは時定数Ｃ×Ｒの大きさに関
連する定数である。なお、図中のVshは素子内部におけ
るオン、オフ反転動作のしきい値レベルを表す。

ここで、同図（Ｂ）に示すように、装置本体１から発せ
られるクロック信号（イ）が高速であって、その繰り返
し周期Twが例えば上記（Ａ）のパルス幅twより短い場合
には、素子内の充電電圧がしきい値レベルVshに達しな
いうちに次のクロック信号の立ち下がりで強制的に放電
され（ロ）、出力（ニ）は一定レベルＬとなる。

フリップフロップ５においては、上記クロック信号Twの
例えば立ち上がりでこのＬレベルノ出力をラッチす
る。よって同フリップフロップ５のＱ出力（ホ）はＬレ
ベル一定となり、このＱ出力（ホ）と上記クロック信号
Tw（イ）とがアンド回路６に入力すると、その掛け算出
力（ヘ）も同様に一定レベルＬとなる。すなわち、上記
Tw＜twなる高速クロック信号（イ）は入力ユニット２へ
送出されなくなり、同ユニットは非動作状態にされる。

第３図（Ｃ）は、装置本体１から発せられるクロック信
号が低速であって、その繰り返し周期Twが例えばTw≧tw
の場合の例である。この場合にはマルチバイブレータ４
の出力はオン、オフ反転が行われ（ニ）、フリップフ
ロップ５のＱ出力はＨレベル一定（ホ）となる。よっ
て、アンド回路６の出力側には上記装置本体１から発せ
られた（イ）のクロック信号Twと同一の信号（ヘ）が現
れ、入力ユニット２へ送出される。

すなわち、所定の時定数によって定まるパルス時間幅tw
に対して、それと等しいかもしくはそれより遅い繰り返
し周期のクロック信号は入力ユニットへの通過が可能で
あり、twより速い繰り返し周期のクロック信号はその通
過が阻止される。

なお、フリップフロップ５にてマルチバイブレータ４の
Ｑ出力をラッチすると、上記とは反対にtwより高速のク
ロック信号が通過可能となり、それより低速のクロック
信号は阻止されることも容易に理解できる。したがっ
て、ラッチの仕方と時定数の値を適宜組み合わせること
により、多種類のクロック信号から所望の１つを簡単に
選択することができる。

〔実施例〕

再び第１図を参照すると、装置本体１にはコネクタJ₁を
介して入力ユニット２とクロック信号選択回路３とが接
続されている。同図においては入力ユニットとクロック
信号選択回路とは別体で示されているが、両者を同一ケ
ース内に一体的に収容するようにしてもよい。

装置本体１は例えばメモリ1a,CPU1b、コントローラ1c、
記録・表示部1dからなり、A/Dコンバータ2b用のクロッ
ク信号は、コントローラ1cから上記クロック信号選択回
路３へ向けて送出される。この場合、コネクタの差し違
えなどが無く、装置本体１からのクロック信号がA/Dコ
ンバータ2b用のものであれば、クロック信号選択回路３
を通って同A/Dコンバータ2bに加えられる。

これにより被測定信号はディジタル変換され、そのデー
タはメモリ1aの所定領域に取り込まれる。また、CPU1b
の制御により記録・表示部1dにそのデータが転送され、
記録・表示等がなされるようになっている。装置本体１
から送出されたクロック信号が、コネクタの差し違い等
によりA/Dコンバータ2bにとって不適合であった場合に
は、上記したようにクロック信号選択回路３においてそ
の通過が阻止され、被測定信号のディジタル変換動作は
行われなくなる。

第４図には２チャンネルの場合の例が示されているが、
各チャンネルの入力ユニットと対にクロック信号選択回
路３を備えれば、３チャンネル以上の被測定信号にも対
応できる。

〔効果〕

以上、詳細に説明したように、この考案に係る測定装置
は装置本体と、同本体から発せられる異なったクロック
信号にて各々動作するA/Dコンバータを含む複数の着脱
可能な外付きユニットとからなり、上記装置本体からの
クロック信号は、例えば上記ユニットと対に設けられた
クロック信号選択回路を介して上記A/Dコンバータへ加
えられるようになっている。

このクロック信号選択回路は、例えば上記A/Dコンバー
タ本来の動作クロック周波数に関連した所定の時定数を
有し、装置本体から入力するクロック信号にてオン、オ
フ動作するモノステーブルマルチバイブレータと、その
出力を上記クロック信号の立ち下がりもしくは立ち上が
りによりＨレベル一定、もしくはＬレベル一定にラッチ
するフリップフロップと、同フリップフロップのいずか
一方の一定レベル出力を上記クロック信号と掛け合わせ
ることにより上記A/Dコンバータの適合クロック信号を
通過させ、それ以外のクロック信号は阻止するゲート素
子とからなっている。

したがってこの考案によれば、装置本体に複数のユニッ
トを接続してそれぞれにクロック信号を与えた場合、た
またまコネクタの差し違いなどがあったユニットに対し
てはクロック信号が加わらなくなってそのA-D変換動作
が停止状態にされ、誤動作等によるデータの混乱が未然
に防止される。

このため、装置本体にて若干のデータを収集した場合、
データが得られなかったユニットの差し違い等が簡単に
発見できるとともに、差し替え後のデータに対する信頼
生が高くなり、使い勝手の良い測定装置を提供すること
ができる。

【図面の簡単な説明】

第１図ないし第４はこの考案の実施例に係り、第１図は
その装置構成の一例を示すブロック線図、第２図はクロ
ック信号選択回路のブロック線図、第３図はクロック信
号選択回路の動作説明用波形図、第４図は多チャンネル
の被測定信号に本考案を応用した場合の変形実施例を示
すブロック線図、第５図は従来装置のブロック線図であ
る。 図中、１は装置本体、２は入力ユニット、2a,2b,2cはA/
Dコンバータ、３はクロック信号選択回路、４はモノス
テーブルマルチバイブレータ、５はフリップフロップ、
６はアンド回路である。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】A/Dコンバータを含み、装置本体に着脱可
   能に装着される複数の入力ユニットへ同装置本体からそ
   れぞれ周波数の異なったクロック信号を発し、上記入力
   ユニットに被測定信号のA-D変換を行わせてそのデータ
   を収集する測定装置において、 上記装置本体と上記入力ユニット間のクロック信号路に
   はそれぞれクロック信号選択回路が介設され、 該クロック信号選択回路は、当該入力ユニットにおける
   A/Dコンバータの動作クロック周波数に関連した所定の
   時定数を有し、上記装置本体から加えられたクロック信
   号にてオン、オフ動作するモノステーブルマルチバイブ
   レータと、その出力を上記クロック信号にてＬレベルも
   しくはＨレベル一定にラッチして出力するフリップフロ
   ップと、該ラッチ出力の一方又は他方と上記クロック信
   号とを入力とし、上記A/Dコンバータに適合する周波数
   のクロック信号を通過させるとともにそれ以外のクロッ
   ク信号を阻止するゲート素子とを備えていることを特徴
   とする測定装置。