JPH0556403A - 信号変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＭＵＳＥ信号をＮＴＳＣ信号に変換する際
に、変換後の静止領域の輝度信号の帯域幅を拡大でき、
高解像度の画質が得られ、しかも回路構成が簡単で、コ
スト的に安価である信号変換装置を提供する。 【構成】 静止画系処理部分において、（ブロック
１），（ブロック２）で、フレーム間内挿した３２．４
ＭHzレートの正方格子データを、４８．６ＭHzにサンプ
リング周波数変換する。次に、切り換えスイッチ３８
で、伝送されるフィールド間サブサンプル位相データに
より、２４．３ＭHzの５の目格子にサブサンプルし、１
１２５／２ｃｐｈを抑圧する垂直ＬＰＦにより、フィー
ルド間内挿して、４８．６ＭHzの正方格子データにす
る。そして、（ブロック３）で、４８．６ＭHzレート
を、３２．４ＭHzレートにサンプリング周波数変換す
る。１２ＭHz以上の水平周波数成分が回復し、静止画系
の輝度信号の帯域が１６ＭHzまで再現可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号変換装置に係り、特
にＭＵＳＥ信号を現行テレビジョン受像機で受信可能な
信号に変換する信号変換装置に関するものである。

【０００２】

【従来の技術】高品位テレビジョン信号を帯域圧縮して
衛星放送で伝送可能にするＭＵＳＥ方式が提案され、実
験放送が行われている。ＭＵＳＥはmultiple sub-Nyqui
st sampling encodingの略であり、ＮＨＫ（日本放送協
会）が開発した方式である。ＭＵＳＥ方式については、
各種文献に記載されているので（例えば、「ＮＨＫ技術
研究」昭和６２年，第３２巻，第２号のp18 〜p53 「Ｍ
ＵＳＥ方式の開発」や日経マグロウヒル社刊の「日経エ
レクトロニクス」１９８７年１１月２日号のp189〜p212
「衛星を使うハイビジョン放送の伝送方式ＭＵＳＥ」
等）、ここでは詳細な説明は省略する。

【０００３】ＭＵＳＥ方式の輝度信号（Ｙ信号）は、送
信側では、約２０ＭHzの帯域を有するテレビジョン信号
を４８．６ＭHzのサンプリング周波数でＡＤ変換し、さ
らにフィ−ルド間，フレ−ム間の多重オフセット・サブ
サンプリングして、伝送レートのサンプリング周波数を
１６．２ＭHzにデ−タ圧縮し、ＤＡ変換して８．１ＭHz
帯域のアナログ信号に戻して伝送している。この帯域圧
縮されたＭＵＳＥ信号を受信，復調するのが、ＭＵＳＥ
デコ−ダ（受信機）である。しかし、ＭＵＳＥデコ−ダ
は、周知の様に非常に大規模な回路を必要とし、非常に
高価である。そこで、走査線１１２５本のＭＵＳＥ信号
を走査線５２５本の現行テレビジョン受像機で受信可能
な信号に変換する信号変換装置（ＭＵＳＥ−ＮＴＳＣダ
ウンコンバ−タ）が考えられている。

【０００４】図７は信号変換装置を示すブロック図であ
る。図７において、入力端子１へ入来するＭＵＳＥ信号
は、約８．１ＭHz以下の周波数を通過させるＬＰＦ（低
域通過フィルタ）２を介して、ＡＤ変換器３へ供給さ
れ、１６．２ＭHzのクロック信号で、再サンプリングさ
れてデジタル信号となる。前記ＡＤ変換器３の出力信号
は、ディエンファシス回路４へ供給され、ＭＵＳＥ方式
で規定されているエンファシスを元に戻すディエンファ
シス処理をされる。前記ディエンファシス回路４の出力
信号は、動画系処理回路５，静止画系処理回路６，メモ
リ７，動き検出回路８へ供給されている。

【０００５】図８は画素配列を示す図である。ＭＵＳＥ
信号の画素は、図８に示すように、現フィ−ルドの画素
データ（図中の○印）と１フレ−ム前の画素データ（図
中の●印）が、互いにフレ−ム間でオフセットした状態
で伝送される。即ち、フレ−ム毎に画素○と画素●が交
代している。従って、動画系処理回路５は、動いている
画像を処理するものであり、この図８に示す画素●のサ
ンプリングしていない点（内挿点）のデ−タを、周辺の
画素○のサンプリングしてある点（標本点）のデ−タか
ら作成し、３２．４ＭHzレートの画素データに内挿処理
している（フィ−ルド内内挿処理）。

【０００６】一方、静止画系処理回路６は、図８に示す
現フィ−ルドの画素データ○と１フレ−ム前の画素デー
タ●の両方の画素データにより、３２．４ＭHzレートの
画素データにする（フレ−ム間内挿処理）。図９はフレ
−ム間内挿処理後の周波数スペクトラム特性を示す図で
ある。１２ＭHz以上の周波数成分が、斜線で示す部分に
折り返されたスペクトラムとなる。フレ−ム間内挿処理
のままでは、前記折り返し成分の妨害により、画質が劣
化するため、垂直ＬＰＦによって図９の斜線部の折り返
し成分を除去する。

【０００７】動き検出回路８は、前記ディエンファシス
回路４の出力データと、メモリ７によって得られる１フ
レーム又は２フレーム遅延したデータとを比較すること
により、画像の動き量を検出し、ＭＩＸ（混合回路）９
へ供給している。ＭＩＸ９は、動画系処理回路５の出力
データと静止画系処理回路６の出力データとを、画像の
動き量に応じて混合処理し、走査線変換回路１０へ供給
している。走査線変換回路１０は、フレ−ム周波数（３
０Hz）はそのままで、例えばメモリへの書き込み，読み
出しの制御により、１フレ−ム当り１１２５本の走査線
の信号を、１フレ−ム当り５２５本の走査線の信号に変
換している。

【０００８】前記走査線変換回路１０の出力信号は、Ｔ
ＣＩデコ−ド回路１１へ供給されている。ＭＵＳＥ信号
における色信号（Ｃ信号）は、輝度信号（Ｙ信号）に対
して１／４に時間圧縮して時分割多重するＴＣＩ(Time
Compressed Integration) と呼ばれる信号形式で線順次
で伝送されている。ＴＣＩデコ−ド回路１１は、Ｃ信号
を４倍に時間伸長し、さらに線順次デコードして２つの
色差信号にして、Ｙ信号と共に出力している。

【０００９】前記ＴＣＩデコ−ド回路１１の出力信号
は、ＤＡ変換器１２へ供給され、アナログ信号となる。
ＤＡ変換器１２の出力信号であるＹ，Ｒ−Ｙ，Ｂ−Ｙの
３信号は、ＬＰＦ（低域通過フィルタ）１３，出力端子
１４を介して、現行テレビジョン受像機へ供給され、画
像を表示する。なお、Ｙ，Ｒ−Ｙ，Ｂ−Ｙの３信号は、
マトリックス回路によって、容易にＲ，Ｇ，Ｂの３原色
信号に変換されて利用されることもある。

【００１０】図１０は従来の信号変換装置における静止
画系処理部分を示すブロック図である。これは図７にお
ける静止画系処理回路６，メモリ７に相当する部分であ
る。図１０において、現フィールドの画素データが、入
力端子１５を介して切り換えスイッチ１６のｃ端子へ供
給されている。切り換えスイッチ１６は、サブサンプル
パルスによって、端子ｃより供給される現フィールドの
画素データと、端子ｄより供給される１フレーム（２フ
ィールド）前の画素データとを選択，切り換えて、メモ
リ７中の５６２Ｈ遅延器１７及び垂直ＬＰＦ１８中の加
算器１９へ供給している。

【００１１】５６２Ｈ遅延器１７は、入力信号Ｓ0 を５
６２Ｈ（Ｈは１水平走査期間の略）だけ遅延させ、５６
２Ｈだけ遅延した信号Ｓ562 を得て、１Ｈ遅延器２０及
び加算器２１へ供給している。１Ｈ遅延器２１は、入力
信号Ｓ562 をさらに１Ｈ遅延し、合計５６３Ｈ遅延した
信号Ｓ563 を得て、５６２Ｈ遅延器２２及び加算器２１
へ供給している。５６２Ｈ遅延器２２は、入力信号Ｓ56
3 をさらに５６２Ｈ遅延させ、合計１フレーム（２フィ
ールド）遅延した信号を得て、切り換えスイッチ１６の
端子ｄへ供給している。

【００１２】垂直ＬＰＦ１８中の加算器２１は、信号Ｓ
562 と信号Ｓ563 を加算し、１／２倍して信号Ｓ1 を得
て、加算器１９へ供給している。加算器１９は、この信
号Ｓ1 と信号Ｓ0 を加算し、１／２倍して、結果的に垂
直ＬＰＦとしての動作をし、（Ｓ0 ／２＋Ｓ562 ／４＋
Ｓ563 ／４）の信号ＳF を得て、図７におけるＭＩＸ９
へ供給している。垂直ＬＰＦ１８におけるこの演算処理
により、１１２５／２ｃｐｈ（cycle per height）の垂
直周波数及びその近傍、即ち図９における斜線部分の折
り返し成分が除去される。

【００１３】

【発明が解決しようとする課題】以上説明した従来の信
号変換装置は、静止画の場合の輝度信号の帯域が不十分
である。図１１は信号変換装置の出力信号の画面表示例
を示す図である。１６：９のアスペクト比のＭＵＳＥ信
号を、ＮＴＳＣ方式の信号に変換して、４：３のアスペ
クト比のディスプレイに画像を表示する場合には、図１
１に示すように上下を合わせ、左右のはみ出した部分を
カットする表示方法となる。ハイビジョン信号の水平周
期は２９．６μｓ，ＮＴＳＣ信号の水平周期は６３．５
μｓであり、水平方向の表示域を３／４とすると、ＭＵ
ＳＥ信号の１２ＭHzまでの信号変換後の帯域は、約４．
２（＝１２×（２９．６／６３．５）×（３／４））Ｍ
Hzとなり、あまり広帯域ではない。

【００１４】近年のテレビジョン受像機は、さらに広帯
域の入力信号に対応できるようになっており、従来の信
号変換装置では、高解像度の画質が得られないという不
具合があった。本発明は以上の点に着目してなされたも
ので、変換後の静止領域の輝度信号の帯域幅を拡大で
き、高解像度の画質が得られ、しかも回路構成が簡単
で、コスト的に安価である信号変換装置を提供すること
を目的とするものである。

【００１５】

【課題を解決するための手段】以上の目的を達成するた
めのに、 (1) ＭＵＳＥ信号をクロック信号により再サンプリング
するＡＤ変換器と、前記ＡＤ変換器の出力信号をディエ
ンファシス処理するディエンファシス回路と、前記ディ
エンファシス回路の出力信号をフィ−ルド内内挿して動
画系処理をする動画系処理回路と、前記ディエンファシ
ス回路の出力信号を、フレ−ム間内挿及びフィールド間
内挿して静止画系処理をする静止画系処理回路と、前記
ディエンファシス回路の出力信号を１フレ−ム間又は２
フレ−ム間の信号比較により、画像の動き量を検出する
動き検出回路と、前記動き量に応じて、前記動画系処理
回路の出力信号及び前記静止画系処理回路の出力信号の
２信号を混合処理する混合回路とを有して構成され、帯
域圧縮したＭＵＳＥ信号を受信，復調して現行テレビジ
ョン受像機で受信可能な信号に変換する信号変換装置で
あって、前記静止画系処理回路において、フレーム間内
挿した３２．４ＭHzレートのデータを、４８．６ＭHzに
サンプリング周波数変換する（処理１）と、伝送される
フィールド間サブサンプル位相データにより、２４．３
ＭHzにサブサンプルする（処理２）と、１１２５／２ｃ
ｐｈの垂直周波数成分を抑圧する垂直ＬＰＦにより、フ
ィールド間内挿して、４８．６ＭHzのデータにする（処
理３）と、４８．６ＭHzレートを、３２．４ＭHzレート
にサンプリング周波数変換する（処理４）とを含み、前
記（処理１）〜（処理４）を、順次，縦続処理すること
を特徴とする信号変換装置を提供し、

【００１６】(2) ＭＵＳＥ信号をクロック信号により再
サンプリングするＡＤ変換器と、前記ＡＤ変換器の出力
信号をディエンファシス処理するディエンファシス回路
と、前記ディエンファシス回路の出力信号をフィ−ルド
内内挿して動画系処理をする動画系処理回路と、前記デ
ィエンファシス回路の出力信号を、フレ−ム間内挿及び
フィールド間内挿して静止画系処理をする静止画系処理
回路と、前記ディエンファシス回路の出力信号を１フレ
−ム間又は２フレ−ム間の信号比較により、画像の動き
量を検出する動き検出回路と、前記動き量に応じて、前
記動画系処理回路の出力信号及び前記静止画系処理回路
の出力信号の２信号を混合処理する混合回路とを有して
構成され、帯域圧縮したＭＵＳＥ信号を受信，復調して
現行テレビジョン受像機で受信可能な信号に変換する信
号変換装置であって、前記静止画系処理回路において、
フレーム間内挿した３２．４ＭHzレートのデータを、４
８．６ＭHzにサンプリング周波数変換する（処理１）
と、伝送されるフィールド間サブサンプル位相データに
より、２４．３ＭHzにサブサンプルする（処理２）と、
１１２５／２ｃｐｈの垂直周波数成分を抑圧する垂直Ｌ
ＰＦにより、フィールド間内挿して、４８．６ＭHzのデ
ータにする（処理３）と、４８．６ＭHzレートを、３
２．４ＭHzレートにサンプリング周波数変換する（処理
４）と、前記（処理１）〜（処理４）を、順次，縦続処
理する第１の信号処理と、前記フレーム間内挿した信号
を１１２５／２ｃｐｈの垂直周波数成分を抑圧する垂直
ＬＰＦにより、フィールド間処理する第２の信号処理と
を含み、垂直周波数の高域成分が少ない場合には前記第
１の信号処理のみを選択，処理するか、又は、前記第１
の信号処理が多くなるように混合配分処理し、水平周波
数の高域成分が少ない場合、又は垂直周波数の高域成分
が多い場合には、前記第２の信号処理のみを選択，処理
するか、又は、前記第２の信号処理が多くなるように混
合配分処理することを特徴とする信号変換装置を提供す
るものである。

【００１７】

【作用】図１２は本発明の特徴である帯域幅の拡大を説
明するための図である。前述の如く、１２ＭHz以上の周
波数成分が、図９の斜線部に折り返ってくる。この部分
を、図１２に示すＡの部分に再生することができれば、
１２ＭHz以上の周波数成分が変換されることになる。本
発明の信号変換装置は、次の（処理１）〜（処理４）
を、順次，縦続処理することによって、帯域幅の拡大を
行っている。

【００１８】（処理１）…フレーム間内挿した３２．４
ＭHzレートの正方格子データを、４８．６ＭHzにサンプ
リング周波数変換する。 （処理２）…コントロール信号として伝送されるフィー
ルド間サブサンプル位相データにより、２４．３ＭHzの
５の目格子にサブサンプルする。 （処理３）…１１２５／２ｃｐｈを抑圧する垂直ＬＰＦ
により、フィールド間内挿して、４８．６ＭHzの正方格
子データにする。 （処理４）…４８．６ＭHzレートを、３２．４ＭHzレー
トにサンプリング周波数変換する。

【００１９】図１３はフィールド間オフセットのスペク
トラム図であり、図１４はフィールド間内挿処理後のス
ペクトラム図である。ＭＵＳＥエンコーダにおけるフィ
ールド間オフセットサブサンプル処理後のスペクトラム
は、従来の技術で述べた文献等で周知の如く、図１３に
示すものであり、前記（処理１）と（処理２）の結果得
られる信号のスペクトラムは、これと同じになる。

【００２０】（処理３）での垂直ＬＰＦによる内挿処理
により、スペクトラムは、図１４に示すようになり、１
２ＭHz以上の水平周波数成分が回復する。ここで、単純
に（処理４）による４８．６ＭHz→３２．４ＭHzのサン
プリングレート変換をすると、図１４中のＢの不要成分
が８ＭHz近傍に周波数シフトし、画像の垂直周波数の高
域成分が多い垂直エッジ部分に、妨害が生じ、画質劣化
となる。本発明は、以上の（処理１）〜（処理４）を行
うことにより、静止画系の輝度信号の帯域を、１６ＭHz
まで再現可能とするものである。

【００２１】

【実施例】本発明の信号変換装置は、基本的なブロック
は図７と同一であるが、静止画系処理回路６，メモリ７
に相当する静止画系処理の部分が、従来の図１０と異な
った構成となっている。図１は本発明の信号変換装置に
おける静止画系処理部分の第１の実施例を示すブロック
図である。図１０と同一部分は同一符号を付し、その説
明を省略する。図１において、入力端子１５〜加算器２
１までの構成は、全く図１０と同一であり、切り換えス
イッチ１６はフレーム間内挿された信号Ｓ0 を出力し、
ブロック１へ供給している。一方、加算器２１は、信号
Ｓ562 と信号Ｓ563 を加算し、１／２倍した信号Ｓ1 を
出力し、ブロック２へ供給している。

【００２２】まず、ブロック１について説明する。信号
Ｓ0 は、ＤＦＦ（Ｄフリップフロップ）２４，及びＤＦ
Ｆ２６へ供給されている。ＤＦＦ２４の出力信号は、Ｄ
ＦＦ２５，及びＤＦＦ２７へ供給されている。ＤＦＦ２
５の出力信号は、ＤＦＦ２８へ供給されている。ここ
で、ＤＦＦ２４，２５は、３２．４ＭHzのクロックで動
作するＤフリップフロップであり、図１ではＤ3 と略記
してある。一方、ＤＦＦ２６〜２８は、１６．２ＭHzの
クロックで動作するＤフリップフロップであり、図１で
はＤ1 と略記してある。

【００２３】図２は（処理１）のレート変換を説明する
ための図である。図１におけるＤＦＦ２８，２７，２６
の出力信号であるｘ1 ，ｘ2 ，ｘ3 は、３２．４ＭHzレ
ートの信号であり、図２の如く配列している。これを、
４８．６ＭHzレートの信号ｙ1 ，ｙ2 ，ｙ3 へと変換す
る動作を説明する。信号ｘ1 は、乗算器３１で係数２／
３を乗算され、加算器３３へ供給されている。信号ｘ2
は、そのまま信号ｙ2（＝ｘ2 ）としてＤＦＦ３５へ供
給されると共に、乗算器３０で係数１／３を乗算され、
加算器３２及び加算器３３へ供給されている。信号ｘ3
は、乗算器２９で係数２／３を乗算され、加算器３２へ
供給されている。加算器３３の出力信号であるｙ1 （＝
２ｘ1 ／３＋ｘ2 ／３）は、ＤＦＦ３６へ供給されてい
る。加算器３２の出力信号であるｙ3 （＝ｘ2 ／３＋２
ｘ3 ／３）は、ＤＦＦ３４へ供給されている。

【００２４】この動作によって、信号ｘ1 ，ｘ2 ，ｘ3
は、図２の如く信号ｙ1 ，ｙ2 ，ｙ3 へと変換される。
ここで、ＤＦＦ３４〜３６は、１６．２ＭHzのクロック
で動作するＤフリップフロップであり、図１ではＤ1 と
略記してある。ＤＦＦ３６，３５，３４の出力信号は、
それぞれ切り換えスイッチ３７の端子ｅ，ｆ，ｇへ供給
されている。切り換えスイッチ３７は、その端子ｓへ供
給される４８．６ＭHzのパルス１によって、端子ｅ，
ｆ，ｇより供給される３相の１６．２ＭHzレートの信号
を、４８．６ＭHzレートで順次繰り返し選択し、信号Ｓ
0 に関する４８．６ＭHzレートの信号を得て、切り換え
スイッチ３８の端子ｄへ供給している。

【００２５】ブロック１は、３２．４ＭHzレートのデー
タを、（１／３，２／３，１，２／３，１／３）の５タ
ップの内挿フィルタによって、３倍の９７．２ＭHzレー
トに変換した後、半分にデータを間引いて４８．６ＭHz
レートにしていることとなる。次に、ブロック２につい
て説明する。信号Ｓ1 は、ＤＦＦ３９，及びＤＦＦ４１
へ供給されている。ブロック２は、図で分かるように、
ブロック１と全く同一の構成であり、その動作説明は省
略する。切り換えスイッチ５２は、その端子ｓへ供給さ
れる４８．６ＭHzのパルス１によって、端子ｅ，ｆ，ｇ
より供給される信号を、４８．６ＭHzレートで順次繰り
返し選択し、信号Ｓ1 に関する４８．６ＭHzレートの信
号を得て、切り換えスイッチ３８の端子ｃへ供給してい
る。

【００２６】図１の切り換えスイッチ３８は、４８．６
ＭHzレートデータをサブサンプルする（処理２）と、４
８．６ＭHzレートへの内挿処理をする（処理３）とを兼
ねている。図３は５の目格子のサンプルと垂直ＬＰＦに
よる内挿を説明するための図である。垂直ブランキング
期間に伝送されるフィールド間のサブサンプルコントロ
ールデータにより、４８．６ＭHzレートデータを間引く
と、図３に示す２４．３ＭHzの５の目格子のサンプルと
なる。切り換えスイッチ３８は、その端子ｓへ供給され
る２４．３ＭHzのパルス２のＨ（ハイ），Ｌ（ロー）に
よって、端子ｃ，ｄより供給される信号を、順次繰り返
し選択し、フィールド間内挿して４８．６ＭHzの正方格
子データとして、ブロック３へ出力している。

【００２７】この２４．３ＭHzパルスのデューティサイ
クルは５０％であり、その極性はフィールド間サブサン
プルデータで制御される。その結果、端子ｄよりの信号
が選択された場合には、図３におけるサンプル点（○
印）が出力され、端子ｃよりの信号が選択された場合に
は、５６２ライン前と５６３ライン前のデータの和の１
／２倍が出力されることになり、垂直ＬＰＦによる内挿
処理が行われることとなる。

【００２８】次に、ブロック３について説明する。切り
換えスイッチ３８の出力信号は、ＤＦＦ５３，及びＤＦ
Ｆ５６へ供給されている。ＤＦＦ５３の出力信号は、Ｄ
ＦＦ５４，及びＤＦＦ５７へ供給されている。ＤＦＦ５
４の出力信号は、ＤＦＦ５５，及びＤＦＦ５８へ供給さ
れている。ＤＦＦ５５の出力信号は、ＤＦＦ５９へ供給
されている。ここで、ＤＦＦ５３〜５５は、４８．６Ｍ
Hzのクロックで動作するＤフリップフロップであり、図
１ではＤ4 と略記してある。一方、ＤＦＦ５６〜５９
は、１６．２ＭHzのクロックで動作するＤフリップフロ
ップであり、図１ではＤ1 と略記してある。

【００２９】図４は（処理４）のレート変換を説明する
ための図である。図１におけるＤＦＦ５９，５８，５
７，５６の出力信号であるａ1 ，ａ2 ，ａ3 ，ａ4 は、
４８．６ＭHzレートの信号であり、図４の如く配列して
いる。これを、３２．４ＭHzレートの信号ｂ1 ，ｂ2 へ
と変換する動作を説明する。信号ａ1 は、加算器６２へ
供給されている。信号ａ2 は、加算器６０及び加算器６
２へ供給されている。信号ａ3 は、加算器６１へ供給さ
れている。信号ａ4は、加算器６０へ供給されている。

【００３０】加算器６２は、信号ａ1 とａ2 を加算し、
１／２倍して、信号ｂ1 （＝ａ1 ／２＋ａ2 ／２）を得
て、切り換えスイッチ６３の端子ｃへ供給している。加
算器６０は、信号ａ2 と信号ａ4 を加算し、１／２倍し
て、信号（ａ2 ／２＋ａ4 ／２）を得て、加算器６１へ
供給している。加算器６１は、信号ａ3 と信号（ａ2／
２＋ａ4 ／２）を加算し、１／２倍して、信号ｂ2 （＝
ａ2／４＋ａ3 ／２＋ａ4 ／４）を得て、切り換えスイ
ッチ６３の端子ｄへ供給している。

【００３１】切り換えスイッチ６３は、端子ｃ，ｄより
供給されるそれぞれ１６．２ＭHzレートのデータをパル
ス３によって切り換えて、３２．４ＭHzレートのデータ
にして、出力端子６４より出力している。ブロック３
は、（１／４，１／２，１／２，１／２，１／４）の５
タップの内挿フィルタにより、４８．６ＭHzレートのデ
ータを、２倍の９７．２ＭHzレートに変換した後、１／
３にデータを間引いて３２．４ＭHzレートにしているこ
ととなる。この内挿フィルタは、２４．３ＭHzで零とな
るＬＰＦ（低域通過フィルタ）であり、図１４の不要成
分Ｂを減衰させている。

【００３２】図５は本発明の信号変換装置における静止
画系処理部分の第２の実施例を示すブロック図である。
図１と同一部分は同一符号を付し、その説明を省略す
る。図５は図１と全く同じ動作をするものであり、相違
する部分であるブロック４について説明する。信号Ｓ0
は、ＤＦＦ６６，及び切り換えスイッチ７０の端子ｄへ
供給されている。ＤＦＦ６６の出力信号は、ＤＦＦ６
７，切り換えスイッチ７１の端子ｄ，及び切り換えスイ
ッチ７２の端子ｃへ供給されている。ＤＦＦ６７の出力
信号は、切り換えスイッチ７３の端子ｄへ供給されてい
る。

【００３３】一方、信号Ｓ1 は、ＤＦＦ６８，及び切り
換えスイッチ７０の端子ｃへ供給されている。ＤＦＦ６
８の出力信号は、ＤＦＦ６９，切り換えスイッチ７１の
端子ｃ，及び切り換えスイッチ７２の端子ｄへ供給され
ている。ＤＦＦ６９の出力信号は、切り換えスイッチ７
３の端子ｃへ供給されている。ここで、ＤＦＦ６６〜６
９は、３２．４ＭHzのクロックで動作するＤフリップフ
ロップである。切り換えスイッチ７０〜７３は、連動し
て動作し、８．１ＭHzの切り換えパルス４のＨ（ハ
イ），Ｌ（ロー）によって、端子ｃ，ｄより供給される
信号を、順次繰り返し選択し、出力している。この８．
１ＭHzパルスのデューティサイクルは５０％であり、そ
の極性はフィールド間サブサンプルデータで制御され
る。

【００３４】ＤＦＦ７４の出力信号は、乗算器７８で係
数２／３を乗算され、加算器８１へ供給されている。Ｄ
ＦＦ７５の出力信号は、乗算器７９で係数１／３を乗算
され、加算器８１及び加算器８２へ供給されている。Ｄ
ＦＦ７６の出力信号は、そのままＤＦＦ８４へ供給され
ている。ＤＦＦ７７の出力信号は、乗算器８０で係数２
／３を乗算され、加算器８２へ供給されている。そし
て、加算器８１の出力信号は、ＤＦＦ８３へ供給されて
いる。加算器８２の出力信号は、ＤＦＦ８５へ供給され
ている。ここで、ＤＦＦ７４〜７７及びＤＦＦ８３〜８
６は、１６．２ＭHzのクロックで動作するＤフリップフ
ロップである。ＤＦＦ８３の出力信号は、ＤＦＦ８６へ
供給されると共に、加算器８７へ供給されている。ＤＦ
Ｆ８４の出力信号は、加算器８８へ供給されている。Ｄ
ＦＦ８５の出力信号は、加算器８７及び加算器８９へ供
給されている。ＤＦＦ８６の出力信号は、加算器８９へ
供給されている。

【００３５】加算器８７は、ＤＦＦ８３とＤＦＦ８５の
出力信号を加算し、１／２倍して加算器８８へ供給して
いる。加算器８８は、ＤＦＦ８４と加算器８７の出力信
号を加算し、１／２倍して切り換えスイッチ９０の端子
ｄへ供給している。加算器８９は、ＤＦＦ８５とＤＦＦ
８６の出力信号を加算し、１／２倍して切り換えスイッ
チ９０の端子ｃへ供給している。切り換えスイッチ９０
は、端子ｃ，ｄより供給されるそれぞれ１６．２ＭHzレ
ートのデータをパルス３によって切り換えて、３２．４
ＭHzレートのデータにして、出力端子６４より出力して
いる。

【００３６】以上説明した図１に示す第１の実施例及び
図５に示す第２の実施例は、いずれも前記（処理１）〜
（処理４）の動作をさせる１例であり、特に３２．４Ｍ
Hz→４８．６ＭHzレート、及び４８．６ＭHz→３２．４
ＭHzレートの２つサンプリングレート変換等は、種々の
構成が可能である。４８．６ＭHz→３２．４ＭHzのレー
ト変換に関しては、図５の実施例では、５タップの内挿
フィルタで２４．３ＭHzを零としたＬＰＦであるが、図
１４の不要成分Ｂを全て完全には除去していない。実際
の画像評価では、この残りの不要成分による妨害は非常
に少なく、問題とはならないが、更にこの残りの不要成
分を除去するためには、通常は更に高次の内挿フィルタ
が必要となる。

【００３７】次に、この内挿フィルタを高次にすること
なく、簡単な回路の追加のみで、更にこの残りの不要成
分を除去できる実施例につき説明する。図６は本発明の
信号変換装置における静止画系処理部分の第３の実施例
を示すブロック図である。図５，図１０と同一部分は同
一符号を付し、その説明を省略する。一般に、信号スペ
クトルは、水平周波数の高域成分と垂直周波数の高域成
分の両方が多いことはほとんど無い。本実施例はこの性
質を利用したものである。図１４に示す不要成分Ｂは、
垂直周波数の高域成分である。図６におけるブロック５
で構成されるＢＰＦ（帯域通過フィルタ）により、垂直
周波数の高域成分の信号レベルを検出している。このＢ
ＰＦは、（０ＭHz，１１２５／２ｃｐｈ）の周波数を中
心とする２次元ＢＰＦであり、本実施例では、次に示す
構成である。

【００３８】

【数１】

【００３９】第１の遅延器９２は、加算器１９よりの入
力信号ＳF を所定量遅延させ、切り換えスイッチ９３の
端子ｃへ供給している。一方、図５で説明したと同じブ
ロック４の出力信号は、切り換えスイッチ９３の端子ｄ
へ供給されている。次に、ブロック５について説明す
る。減算器９４は、信号Ｓ0 から信号Ｓ1 を減算し、１
／２倍してＤＦＦ９５及び加算器９７へ供給している。
ＤＦＦ９５の出力信号は、ＤＦＦ９６へ供給されると共
に、加算器９８へも供給されている。ＤＦＦ９６の出力
信号は、加算器９７へ供給されている。加算器９７は、
加算器９４及びＤＦＦ９６の出力信号を加算し、１／２
倍して、加算器９８へ供給している。加算器９８は、加
算器９７及びＤＦＦ９５の出力信号を加算し、１／２倍
して絶対値化器９９へ供給している。

【００４０】絶対値化器９９は、ブロック５の出力信号
である検出信号を絶対値化し、第２の遅延器１００へ供
給している。第２の遅延器１００は、入力信号を所定量
遅延させ、比較器１０１へ供給している。第１の遅延器
９２及び第２の遅延器１００は、切り換えスイッチ９３
の端子ｃ，ｄ，ｓへ供給される３信号の遅延量を合致さ
せるためのものである。比較器１０１は、入力信号を所
定レベルＴh と比較し、その結果に基づいて制御信号を
発生し、切り換えスイッチ９３へ供給して、選択，切り
換えの制御をしている。

【００４１】入力信号の方が大きければ、垂直周波数の
高域成分が多い（又は、水平周波数の高域成分が少な
い）と判断し、切り換えスイッチ９３は、端子ｃ側の信
号、即ち図１０に示す従来例の垂直ＬＰＦによって図１
２の不要成分を除去した信号を選択し、出力端子１０２
を介して出力している。この場合、水平周波数帯域は、
１２ＭHzとなる。逆に、入力信号の方が小さければ、垂
直周波数の高域成分即ち、図１４の不要成分Ｂが少ない
と判断し、切り換えスイッチ９３は、端子ｄ側の信号、
即ちブロック４で処理された信号を選択し、出力端子１
０２を介して出力している。この場合、水平周波数帯域
は、１６ＭHzとなる。この様にして、この内挿フィルタ
を高次にすることなく、簡単な回路の追加のみで、図１
４に示す不要成分Ｂを更に除去できる。

【００４２】なお、図６に示す実施例では、前記絶対値
化した検出信号に基づいて、２系統の信号を選択，切り
換えて出力しているが、この２系統の信号を多段階に混
合配分処理して出力しても良いことは勿論である。以上
説明の如く、静止画系の輝度信号帯域は、従来の信号処
理装置ではＭＵＳＥ信号の１２ＭHzまでであったが、本
実施例では１６ＭHzと、４／３倍に拡大している。特
に、ＮＴＳＣに信号変換し図１１に示す表示例の場合に
は、従来の４．２ＭHzから５．６（＝１６×（２９．６
／６３．５）×（３／４））ＭHzへと帯域幅が大幅に拡
大し、高解像度の画質が得られる。又、前記（処理１）
へ入力されるフレーム間内挿したデータと（処理４）の
出力データが共に等しい３２．４ＭHzレートとしたため
に、図５に示す実施例の如く、小規模の回路構成で実現
可能となる。

【００４３】

【発明の効果】本発明の信号変換装置は以上のような構
成からなるものであり、変換後の静止領域の輝度信号の
帯域幅を拡大でき、高解像度の画質が得られ、しかも回
路構成が簡単で、コスト的に安価である等実用上優れた
効果がある。

【図面の簡単な説明】

【図１】本発明の信号変換装置における静止画系処理部
分の第１の実施例を示すブロック図である。

【図２】（処理１）のレート変換を説明するための図で
ある。

【図３】５の目格子のサンプルと垂直ＬＰＦによる内挿
を説明するための図である。

【図４】（処理４）のレート変換を説明するための図で
ある。

【図５】本発明の信号変換装置における静止画系処理部
分の第２の実施例を示すブロック図である。

【図６】本発明の信号変換装置における静止画系処理部
分の第３の実施例を示すブロック図である。

【図７】信号変換装置を示すブロック図である。

【図８】画素配列を示す図である。

【図９】フレ−ム間内挿処理後の周波数スペクトラム特
性を示す図である。

【図１０】従来の信号変換装置における静止画系処理部
分を示すブロック図である。

【図１１】信号変換装置の出力信号の画面表示例を示す
図である。

【図１２】本発明の特徴である帯域幅の拡大を説明する
ための図である。

【図１３】フィールド間オフセットのスペクトラム図で
ある。

【図１４】フィールド間内挿処理後のスペクトラム図で
ある。

【符号の説明】

１，１５ 入力端子 ２，１３ ＬＰＦ（低域通過フィルタ） ３ ＡＤ変換器 ４ ディエンファシス回路 ５ 動画系処理回路 ６ 静止画系処理回路 ７ メモリ ８ 動き検出回路 ９ ＭＩＸ（混合回路） １０ 走査線変換回路 １１ ＴＣＩデコ−ド回路 １２ ＤＡ変換器 １４，６４，１０２ 出力端子 １６，３７，３８，５２，６３，７０〜７３，９０，９
３ 切り換えスイッチ １７，２２ ５６２Ｈ遅延器 １８ 垂直ＬＰＦ １９，２１，３２，３３，４７，４８，６０〜６２，８
１，８２，８７〜８９，９７，９８ 加算器 ２０ １Ｈ遅延器 ２４，２５，３９，４０，６６〜６９，９５，９６ Ｄ
ＦＦ（３２．４ＭHzのクロックで動作するＤフリップフ
ロップ） ２６〜２８，３４〜３６，４１〜４３，４９〜５１，５
６〜５９，７４〜７７，８３〜８６ ＤＦＦ（１６．２
ＭHzのクロックで動作するＤフリップフロップ） ２９〜３１，４４〜４６，７８〜８０ 乗算器 ５３〜５５ ＤＦＦ（４８．６ＭHzのクロックで動作す
るＤフリップフロップ） ９２，１００ 遅延器 ９４ 減算器 ９９ 絶対値化器 １０１ 比較器 Ｔh 所定レベル ａ1 〜ａ4 ，ｂ1 ，ｂ2 ，ｘ1 〜ｘ3 ，ｙ1 〜ｙ3 ，Ｓ
0 ，Ｓ1 ，Ｓ562 ，Ｓ563 ，ＳF 信号 ｃ〜ｇ，ｓ 端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】ＭＵＳＥ信号をクロック信号により再サン
   プリングするＡＤ変換器と、 前記ＡＤ変換器の出力信号をディエンファシス処理する
   ディエンファシス回路と、 前記ディエンファシス回路の出力信号をフィ−ルド内内
   挿して動画系処理をする動画系処理回路と、 前記ディエンファシス回路の出力信号を、フレ−ム間内
   挿及びフィールド間内挿して静止画系処理をする静止画
   系処理回路と、 前記ディエンファシス回路の出力信号を１フレ−ム間又
   は２フレ−ム間の信号比較により、画像の動き量を検出
   する動き検出回路と、 前記動き量に応じて、前記動画系処理回路の出力信号及
   び前記静止画系処理回路の出力信号の２信号を混合処理
   する混合回路とを有して構成され、帯域圧縮したＭＵＳ
   Ｅ信号を受信，復調して現行テレビジョン受像機で受信
   可能な信号に変換する信号変換装置であって、 前記静止画系処理回路において、 フレーム間内挿した３２．４ＭHzレートのデータを、４
   ８．６ＭHzにサンプリング周波数変換する（処理１）
   と、 伝送されるフィールド間サブサンプル位相データによ
   り、２４．３ＭHzにサブサンプルする（処理２）と、 １１２５／２ｃｐｈの垂直周波数成分を抑圧する垂直Ｌ
   ＰＦにより、フィールド間内挿して、４８．６ＭHzのデ
   ータにする（処理３）と、 ４８．６ＭHzレートを、３２．４ＭHzレートにサンプリ
   ング周波数変換する（処理４）とを含み、 前記（処理１）〜（処理４）を、順次，縦続処理するこ
   とを特徴とする信号変換装置。
2. 【請求項２】ＭＵＳＥ信号をクロック信号により再サン
   プリングするＡＤ変換器と、 前記ＡＤ変換器の出力信号をディエンファシス処理する
   ディエンファシス回路と、 前記ディエンファシス回路の出力信号をフィ−ルド内内
   挿して動画系処理をする動画系処理回路と、 前記ディエンファシス回路の出力信号を、フレ−ム間内
   挿及びフィールド間内挿して静止画系処理をする静止画
   系処理回路と、 前記ディエンファシス回路の出力信号を１フレ−ム間又
   は２フレ−ム間の信号比較により、画像の動き量を検出
   する動き検出回路と、 前記動き量に応じて、前記動画系処理回路の出力信号及
   び前記静止画系処理回路の出力信号の２信号を混合処理
   する混合回路とを有して構成され、帯域圧縮したＭＵＳ
   Ｅ信号を受信，復調して現行テレビジョン受像機で受信
   可能な信号に変換する信号変換装置であって、 前記静止画系処理回路において、 フレーム間内挿した３２．４ＭHzレートのデータを、４
   ８．６ＭHzにサンプリング周波数変換する（処理１）
   と、 伝送されるフィールド間サブサンプル位相データによ
   り、２４．３ＭHzにサブ サンプルする（処理２）と、１１２５／２ｃｐｈの垂直
   周波数成分を抑圧する垂直ＬＰＦにより、フィールド間
   内挿して、４８．６ＭHzのデータにする（処理３）と、 ４８．６ＭHzレートを、３２．４ＭHzレートにサンプリ
   ング周波数変換する（処理４）と、 前記（処理１）〜（処理４）を、順次，縦続処理する第
   １の信号処理と、 前記フレーム間内挿した信号を１１２５／２ｃｐｈの垂
   直周波数成分を抑圧する垂直ＬＰＦにより、フィールド
   間処理する第２の信号処理とを含み、 垂直周波数の高域成分が少ない場合には前記第１の信号
   処理のみを選択，処理するか、又は、前記第１の信号処
   理が多くなるように混合配分処理し、 水平周波数の高域成分が少ない場合、又は垂直周波数の
   高域成分が多い場合には、前記第２の信号処理のみを選
   択，処理するか、又は、前記第２の信号処理が多くなる
   ように混合配分処理することを特徴とする信号変換装
   置。