JPS61240788A - 帯域圧縮伝送装置及び帯域圧縮伝送受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、高品位テレビジョン信号の伝送に適用され
る帯域圧縮伝送装置に関する。

Ｂ０発明の概要 この発明は、フィールド毎に画素を間引いて伝送し、テ
レビカメラがパニングする時のように、画面の全体が動
く場合に、この動きの動きベクトルを算出し、動きベク
トルを送信し、受信側では、動きベクトルに基づいて動
き補正を行うようにした帯域圧縮伝送装置であって、 動きベクトルの分解能がサンプリング周波数２ｆｓのク
ロック周期で、動き補正の分解能がサンプリング周波数
ｆｓのクロック周期の場合に、算出された動きベクトル
を１／ｆｓの分解能の動き補正量に変換するための遅延
回路の制御を行う装置において、 送信側及び受信側に夫々設けられた上記の遅延回路の制
御即ち、データ伝送路に遅延回路を挿入或いは非挿入か
の制御を送信側に設けられた遅延制御部により形成され
た遅延制御信号により集中制御するもので、 帯域圧縮装置の構成の簡略化を図るものである。

また、この発明は、送信側及び受信側に設けられた遅延
回路を、奇数フィールド及び偶数フィールドのテレビジ
ョン信号に関して、兼用することで、より一層の構成の
簡略化を図るものである。

Ｃ６従来の技術 高品位テレビジョンは、水平走査線数が現行のテレビジ
ョン方式の約２倍の１１２５本のもので、映像信号の帯
域幅は、輝度信号で２０ＭＨｚに及ぶ。

そこで、衛星放送の１チヤンネルだけで、高品位テレビ
ジョン信号を伝送できる方式（ＭＵＳＥ方式と呼ばれる
。）が提案されている。この帯域圧縮伝送方式に依れば
、８ＭＨｚ程度に高品位テレビジョン信号を圧縮できる
。

ＭＵＳＥ方式では、連続する４フイールドの画面をフィ
ールド毎に位置を変えてＡに画素を間引いて伝送してい
る。即ち、第７図は、画素の間引きの処理を示し、同図
において、Ｏで示す画素が第１フイールドに伝送される
画素を示し、△で示す画素が第２フイールドに伝送され
る画素を示し、・で示す画素が第３フイールドに伝送さ
れる画素を示し、ムで示す画素が第４フイールドに伝送
される画素を示す。これらの画素は、各フィールドで、
Ａに間引かれたものである。×は、伝送されない画素を
示し、この伝送されない画素は、受信側で、動き補正及
び動き検出を伴った時間及び空間的な補間により再現さ
れる。

即ち、ＭＵＳＥ方式では、動きのある部分では、４フイ
ールドの画像の重ね合わせにより不自然な画像となるの
で、動き領域では、その時に送られてくる１フイ一ルド
分のデータのみを使用して画像の復元を行うようにされ
る。

また、テレビカメラのパニング等による画面全体の一定
方向への一定速度の動きの場合には、連続する２フレー
ムのデータの差異からブロックマツチング法により、動
きベクトルを求め、この動きベクトルを送信信号にコン
トロールデータとして重畳している。全てで３２ビツト
のコントロールデータの中で１番から５番迄の５ビツト
が水平動きベクトルとされ、その６番から８番迄の３ビ
ツトが垂直動きベクトルとされる。受信側では、この動
きベクトルに従ってメモリから受信データを読み出すた
めのアドレスを制御する動き補正がなされる。

第８図に示すように、原点を中心とする垂直方向に８ラ
イン、水平方向に３２画素の範囲に、連続する２フレー
ム間の絶対値フレーム差積分データのテーブルを形成し
、この範囲の中から最小値が求められ、その位置（ｘ、
ｙ）が動きベクトルとして検出される。

高品位テレビジョン信号は、２ｆｓ（６４，８ＭＨｚ）
のサンプリング周波数でもってディジタル化される。従
って、動き検出も、２ｆｓのサンプリング周波数でディ
ジタル化された画素の分解能でなされる。しかしながら
、受信側における動き補正の“分解能は、ｆｓ　（３２
，４ＭＨｚ）のサンプリングレートと対応するものであ
る。

動きベクトルの検出の分解能が１／（２ｆｓ）であるの
に対し、動き補正の分解能が１／ｆｓであるため、検出
された動きベクトルを１／ｆｓの分解能の動き補正量に
変換する必要がある。この変換は、１／　（２ｆｓ）の
遅延量の遅延回路をデータの伝送路中に挿入したり、し
なかったりすることでなしうる。

第９図Ａは、高品位テレビジョン画面の走査開始部（画
面の左上）を拡大して示し、画素の間隔は、２　ｆｓ　
（６４ＭＨｚ）のサンプリング周波数と対応している。

大文字の画素が伝送される画素を示し、小文字の画素で
伝送されず、補間により形成される画素を示している。

第１フイールドでは、○印の画素が伝送される。動きベ
クトルの検出は、第１フイールドと第３フイールドの差
並びに第２フイールドと第４フイールドの差に基づいて
なされるので、第９図は、例えば第１フイールド及び第
３フイールドの間の動きを示している。

第９図Ａが遅延反転の処理を受けてない第１フイールド
の画面とすると、例えば２ｆｓのサンプリングクロック
の４クロック周期の左への動きが第３フイールドで、発
生した時には、第３フイールドの画面は、第９図Ｂに示
すものとなる。この場合には、１／ｆｓの整数倍の動き
であるため、１クロック遅延回路により遅延処理を行う
必要がない。

また、サブサンプリングの位相も、第７図に示すフォー
マットと一致しており、サブサンプリングの位相は、規
則的な反転を行えば良い。

第３フイールドで１／（２ｆｓ）のサンプリングクロッ
クの２クロツク左への動きが発生した時には、第９図Ｃ
に示す画面となる。この動きは、１／ｆｓの整数倍の動
きであるため、１クロツタ遅延回路により遅延処理を行
う必要がない。また、サブサンプリングの位相は、第７
図に示すフォーマットと異なっており、サブサンプリン
グの位相は、前フレームと同じにする。

第３フイールドで１／　（２ｆｓ）の１クロツク左への
動きが発生した時には、第９図りに示す画面となる。こ
の動きは、３２ＭＨｚのクロックの分解能では、表せな
い動きであるため、１クロック遅延回路が挿入され、遅
延処理が実行される。つまり、１／（２ｆｓ）の遅延に
より、この第９図りに示す画面は、第９図Ａに示す画面
即ち、動きが全く無いものに変換される。また、遅延処
理後のサブサンプリングの位相は、第７図に示すフォー
マットと一致しており、サブサンプリングの位相は、規
則的に反転すれば良い。

この第９１１！Ｊに示す関係は、第２フイールド及び第
４フイールド同士に関しても、同様である。この発明は
、１／（２ｆｓ）の遅延量の遅延回路の制御に関するも
のである。

Ｄ。発明が解決しようとする問題点 従来の帯域圧縮装置は、動きベクトルが１フレーム時間
離れた連続する奇数フィールド間及び偶数フィールド間
で求まるため、奇数フィールド及び偶数フィールドで、
独立の１クロック遅延回路が設けられ、各々別個に制御
されていた。

また、動きベクトルの検出が雑音等により誤った時に、
奇数フィールドと偶数フィールドとで、遅延が揃わず、
両者の間で１／（２ｆｓ）の位相のずれが発生したまま
となる欠点があった。

例えば実際には、静止画にもかかわらず、第３フイール
ドで１／（２ｆｓ）の動きがあったかのように、雑音に
より誤って検出してしまい、次の第４フイールド以降は
、動きが全くないものと、検出する場合には、第３フイ
ールドにおいて、奇数フィールドのデータ遅延用の１ク
ロック遅延回路が挿入され、第５フイールド以降の奇数
フィールドでは、この状態が続くことになる。しかし、
偶数フィールドのデータに関しては、遅延回路が挿入さ
れてないので、奇数フィールド及び偶数フィールドのデ
ータの間には、１／（２ｆｓ）の位相のずれが常に存在
してしまう。

従って、この発明の目的は、？／（２ｆｓ）の分解能の
動きベクトルを、１／ｆｓの分解能の動き補正量及び遅
延回路の遅延制御信号に変換し、この遅延制御信号によ
り、送信側の遅延回路を制御すると共に、動き補正量及
び遅延制御信号を送信することにより、送信側で遅延回
路の制御を集中管理して、受信側の構成の簡略化を図る
ようにした帯域圧縮伝送装置を提供することにある。

この発明の他の目的は、奇数フィールド及び偶数フィー
ルドに関して共通に１／（２ｆｓ）の遅延量の遅延回路
を設けることにより、構成の簡略化を図るようにした帯
域圧縮伝送装置を提供することにある。

Ｅ０問題点を解決するための手段 この発明は、２ｆｓのサンプリング周波数のディジタル
テレビジョン信号の画素をサブサンプリングにより圧縮
して伝送し、ディジタルテレビジョン信号の動きベクト
ルを連続する２フレーム間のブロックマツチングにより
算出し、動きベクトルの検出の分解能が１／（２ｆｓ）
とされ、動きベクトルを１／ｆｓの動き補正量と遅延制
御信号とに変換するようにした帯域圧縮伝送装置におい
て、送信側のサブサンプリング回路１０の前段に１７（
２ｆｓ）の遅延回路９と、遅延回路９を選択的にデータ
伝送路中に挿入するための制御手段５とを設け、 遅延手段５を制御する遅延制御信号を動き補正量及びサ
ブサンプリングされたディジタルテレビジョン信号に付
加して伝送するようにしたことを特徴とする帯域圧縮伝
送装置である。

また、この発明は、ディジタルテレビジョン信号の奇数
フィールド及び偶数フィールドに対して共通に遅延回路
９を設けたことを特徴とする帯域圧縮伝送装置である。

Ｆ１作用 送信側に遅延制御部４を設け、この遅延制御部４に算出
された水平動きベクトルを供給し、１／（２ｆｓ）の分
解能の動きベクトルを１／ｆｓの動き補正量と、１／（
２ｆｓ）の遅延回路を制御する遅延制御信号に変換する
。この動き補正量及び遅延制御信号が送信ディジタルテ
レビジョン信号に付加される。

受信側では、動き補正量に基づいて動き補正を行うと共
に、遅延制御信号により、受信側に設けられた遅延回路
を制御する。

送信側及び受信側共に、奇数フィールドのデータ及び偶
数フィールドのデータに関して、共通の遅延回路が設け
られる。

Ｇ、実施例 Ｇ１．送信側の構成 第２図は、この発明の一実施例が設けられる送信側の全
体の構成を示す。第２図において、１で示す入力端子か
ら２ｆｓ　（６４，８ＭＨｚ）のサンプリング周波数で
ディジタル化された高品位テレビジョン信号が供給され
る。

高品位テレビジョン信号がフレームメモリ２に供給され
、フレームメモリ２に書き込まれる。フレームメモリ２
に格納されているデータから、動きベクトル算出回路３
がフィールド毎の動きベクトルを算出する。この動きベ
クトルは、１／（２ｆｓ）の分解能のもので、水平方向
に関して、（−１６〜＋１５）画素／フレームの範囲で
、垂直方向に関して、（−４〜＋３）ライン／フレーム
の範囲のものである。

算出された動きベクトルが後述する遅延制御部４に供給
される。この遅延制御部４により、スイッチ回路５の制
御信号が形成される。スイッチ回路５の一方の入力端子
６に、入力端子１からのディジタルテレビジョン信号が
供給され、スイッチ回路５の他方の入力端子７に１／（
２ｆｓ）の遅延量の遅延回路９を介されたディジタルテ
レビジョン信号が供給される。

スイッチ回路５の出力端子８からのディジタルテレビジ
ョン信号がブリフィルタ／サブサンプル回路１０に供給
される。ブリフィルタ／サブサンプル回路１０は、静止
領域及び動領域の各々に関してのブリフィルタ、各ブリ
フィルタの出力を切り替えるミキサー、サブサンプリン
グ回路から構成されている。このブリフィルタ／サブサ
ンプル回路１０からの第７図に示すように、Ａに間引か
れたデータが加算回路１１に供給される。

動きベクトル算出回路３で形成される動きベクトルは、
水平方向に関して５ビツトのもので、垂直方向に関して
３ビツトのものである。水平方向の５ビツトのデータの
最下位ビット（ＬＳＢ）と前回の遅延制御とから遅延回
路９のオン／オフを制御する１ビツトの制御信号が遅延
制御部４により形成される。

水平方向の動きベクトルの５ビツトは、現フィールドの
遅延制御信号と前々フィールドの遅延制御信号を使って
４ビツトの動き補正量に変換され（遅延制御信号を“１
”で送信側の遅延オンと定義したとき、 水平補正（４ピント）＝水平動き（５ビツト）＋現フィ
ールドの遅延信号（１ビツト）−前々フィールドの遅延
信号（１ビツト） の上位４ビツトとして求まる。）、１ビツトの遅延制御
用の信号と、垂直方向の動きベクトルの３ビツトとが加
算回路１２により合成され、更に、加算回路１１により
、伝送データに重畳される。

この加算回路１１の出力端子１３に伝送されるディジタ
ルデータが取り出される。

Ｇ２、受信側の構成 衛星放送等により、上述のように、帯域圧縮された高品
位テレビジョン信号が伝送される。受信側に設けられた
帯域圧縮装置のデコーダは、第３図に示す構成とされて
いる。

第３図において、１４で示す入力端子から、分離回路１
５に受信されたディジタル高品位テレビジョン信号が供
給される。分離回路１５を介された受信データがフレー
ムメモリ１６に供給される。

フレームメモリ１６には、分離回路１５からの動き補正
量が供給され、動き補正がなされる。また、フレームメ
モリ１６により、％ｆｓのサンプリングレートの受信デ
ータがｆｓのサンプリングレートのデータに変換される
。このｆｓのサブサンプリングレートのデータが補間／
ミキサー回路１７に供給される。

この補間／ミキサー回路１７は、静止領域では、連続す
る４フイールドのデータを使用して、伝送されなかった
データを補間し、動領域では、１フイールド内のデータ
を使用して、伝送されなかったデータを補間する補間フ
ィルタと、これらの補間出力を切り替えるミキサーとか
ら構成されている。補間／ミキサー回路１７の出力デー
タは、２ｆｓのサンプリングレートのものである。

補間／ミキサー回路１７の出力データがスイッチ回路１
８の一方の入力端子１９に供給されると共に、１／（２
ｆｓ）の遅延量を有する遅延回路２２を介してスイッチ
回路１８の他方の入力端子２０に供給される。このスイ
ッチ回路１８の出力端子２１が出力端子２３として導出
されている。スイッチ回路１８は、分離回路１５からの
１ビツトの制御信号により制御される。受信側の遅延回
路２２のオン／オフは、送信側の遅延回路９のオン／オ
フと逆相に制御される。

Ｇ３．遅延制御部４の構成 第１図は、送信側に設けられた遅延制御部４の構成を示
す。

入力端子３１に電源投入時に発生する初期化信号が供給
され、入力端子３２に１フイールドに１回の割合で制御
パルスが供給される。入力端子３４に動きベクトル算出
回路３により求められた水平動きベクトル（５ビツトの
２°Ｓコンプリメンタリコード）が供給され、入力端子
３３に設定値（＋１４）が供給される。これらの動きベ
クトル及び設定値が選択回路３６に供給される。

入力端子３４からの動きベクトルが比較回路３７の一方
の入力端子に供給される。比較回路３７の他方の入力端
子には、入力端子３５からの基準値（＋１５）が供給さ
れる。比較回路３７は、動きベクトルが＋１５と等しい
大きさの時にハイレベルとなる比較出力を発生する。

この比較回路３７の比較出力がＡＮＤゲート３８に供給
される。ＡＮＤゲート３８の出力信号が選択回路３６に
供給される。選択回路３６は、ＡＮＤゲート３８の出力
がハイレベルの時に、設定値（＋１４）を選択し、ＡＮ
Ｄゲート３８の出力がローレベルの時に入力された動き
ベクトルを選択する。

選択回路３６の５ビツトの出力データがＯＲゲート３９
及び遅延回路４０に供給される。遅延回路４０の出力が
ＯＲゲート３９に供給される。遅延回路４０は、１フイ
ールドの遅延量を有している。ＯＲゲート３９は、２フ
イールドの期間連続して水平動きが零の時にのみ、ロー
レベル（“Ｏ”）の出力を発生する。

選択回路３６の出力の最下位ビン）　（ＬＳＢ）がイン
バータ４１及びＡＮＤゲート４４に供給され、インバー
タ４１の出力がＡＮＤゲート４２の一方の入力端子に供
給される。ＡＮＤゲート４２の他方の入力端子には、ラ
ッチ４７の出力が供給され、ＡＮＤゲート４２の出力が
ＡＮＤゲート４３の一方の入力端子に供給される。

ＡＮＤゲート４３の他方の入力端子にはミＯＲゲート３
９の出力が供給される。このＡＮＤゲート４３の出力が
ＯＲゲート４６の一方の入力端子に供給される。

選択回路３６の最下位ビットが供給されるＡＮＤゲート
４４の他方の入力端子には、ラッチ４７の出力がインバ
ータ４５を介して供給される。ＡＮＤゲート４３の出力
及びＡＮＤゲート４４の出力がＯＲゲート４６に供給さ
れ、ＯＲゲート４６の出力がラッチ４７に供給される。

ラッチ４７には、入力端子３２からのフィールド毎に発
生する制御パルスが供給される。このラッチ４７の出力
がＡＮＤゲート４８の一方の入力端子に供給される。Ａ
ＮＤゲート４８の他方の入力端子には、制御パルスが供
給され、ＡＮＤゲート４８の出力がフリップフロップ４
９のクロック入力端子に供給される。

フリップフロップ４９には、電源の投入時に発生する初
期化信号が端子３１から供給され、これによりクリアさ
れる。フリップフロップ４９の肯定側の出力信号が出力
端子５０に取り出されると共に、フリップフロップ４９
の否定側の出力信号が出力端子５１に取り出される。

一方の出力端子５０に取り出された制御信号は、送信側
の遅延回路９　（第２図参照）のオン／オフを規定する
スイッチ回路５を制御するために使用される。即ち、出
力端子５０に取り出された制御信号が“１”の時には、
スイッチ回路５の出力端子８が入力端子７と接続され、
遅延がオンとされ、この制御信号が“０＠の時には、ス
イッチ回路５の出力端子８が入力端子６と接続され、遅
延がオフとされる。

他方の出力端子５１に取り出された制御信号は、受信側
の遅延回路２２（第３図参照）のオン／オフを規定する
スイッチ回路１８を制御するための信号で、送信データ
に付加されて伝送される。この制御信号によるスイッチ
回路１８の制御も、送信側のスイッチ回路５の制御と同
様である。従って、送信側と受信側とでは、遅延のオン
／オフが逆の関係に制御される。

フリップフロップ５１の否定側の出力信号がフリップフ
ロップ５１０入力に戻され、クロックが供給される毎に
フリップフロップ５１が反転する構成とされる。また、
フリップフロップ５１の否定側の出力がＡＮＤゲート３
８の他方の入力端子に供給される。

Ｇ４．遅延制御部４の動作 上述の遅延制御部４は、ＡＮＤゲート４８の出力信号が
“１″　となると、フリップフロップ４９の状態が反転
され、遅延の反転が生じる。遅延制御部４の動作は、第
４図に示すフローチャートで表される。

最初に、比較回路３７により、水平動きベクトルが基準
値（＋１５）と等しいかどうかが調べられる（第４図の
フローチャートでステップ６１）。

動きベクトルが＋１５と一致している場合において、遅
延がオフから反転してオンとされると、動きが＋１６と
なり、動き範囲を超えてしまう。これを防ぐために、動
きベクトルが＋１５で、かつ前回の遅延がオフ即ち、フ
リップフロップ４９の否定側の出力が“１″の時には、
ＡＮＤゲート３８の出力を“１”として、選択回路３７
により、設定値（＋１４）を選択し、動きベクトルを＋
１５から＋１４に強制的に変更する（ステップ６２）。

次ぎに、前回（前フィールドの意味）、遅延の反転がさ
れたかどうかが関ぺられる（ステップ６３）。ラッチ４
７には、前回の状態が保持されているので、前回に遅延
の反転があった場合には、このラッチ４７の出力が“１
”となっている。

前回、遅延反転がある場合には、動きベクトルのＬＳＢ
　（最下位ビット）が“１″かどうかが調べられる（ス
テップ６４）。動きベクトルのＬＳＢ力セ０２の時には
、インバータ４１の出力が１″となるので、ＡＮＤゲー
ト４２の出力が１”となる。

次ぎに、前フィールド及び現フィールドの動きが共に零
かどうかが調べられる（ステップ６５）。

両者の動きがともに零の時即ち、静止画像の時には、Ｏ
Ｒゲート３９の出力が“０”となり、ＡＮＤゲート４３
の出力も０“となる。静止画像でない時には、ＯＲゲー
ト３９の出力が＠１”となり、ＡＮＤゲート４３の出力
が”１”となる。

ＡＮＤゲート４３の出力がＯＲゲート４６を介してラッ
チ４７に供給されるので、現フィールドでは、ラッチ４
７の出力が１”となる。従って、ＡＮＤゲート４８を介
してフリップフロップ４９にクロックが供給され、フリ
ップフロップ４９の状態が反転し、遅延の反転が発生す
る（ステップ６６）。

静止画像か否かの検査を行うのは、雑音等により、実際
の画像の動きと異なったものを動きベクトルとして求め
た時の誤動作を防止するためである。

現フィールドで、遅延反転を生じさせる他の場合は、前
回に遅延反転が生ぜず、従って、インバータ４５の出力
が“１″で、動きベクトルＬＳＢが“１″の時、即ち、
ＡＮＤゲート４４の出力が“１“となる時である。ステ
ップ６３からステップ６７を経て、遅延の反転の処理の
ステップ６６へ移行する。

Ｇ５．動作の具体例 上述のこの発明の一実施例の動作を第５図及び第６図を
参照して、より具体的に説明する。

第５図に示す例は、第１フイールド及び第２フイールド
の動きが零で、第３フイールドで１／　（２ｆｓ）の移
動が生じ、第４フイールド以降は静止する場合を示す。

第１フイールド及び第２フイールドでは、前回、遅延反
転がなく、動きベクトルのＬＳＢが“Ｏｎであるため、
第４図のフローチャート中のステップ６３及び６７を経
て、現フィールドでの遅延の反転がされない。

第３フイールドでは、前回、遅延反転がなく、動きベク
トルのＬＳＢが“１″であるため、第４図のフローチャ
ート中のステップ６３及び６７を経て、ステップ６６に
移行し、第３フイールドでの遅延の反転がなされ、送信
側の遅延回路９が挿入される。

第４フイールドでは、前の第３フイールドで遅延の反転
があるので、動きベクトルのＬＳＢが“１“でも、遅延
反転がなされない。即ち、第４図中のステップ６３及び
′６４を経て終了のステップとなる。

第５フイールドでは、前の第４フイールドで、遅延の反
転がなく、動きベクトルのＬＳＢが“Ｏ″のために、ス
テップ６３及び６７を経て、遅延反転の処理を行わない
。

第６図に示す例は、第１フイールド及び第２フイールド
の動きが零で、第３フイールドで１／（２ｆｓ）の移動
が生じ、第４フイールド以降も、同様にフィールド毎に
１／（２ｆｓ）の動きが生じる定速度パニングの場合を
示す。

第１フイールド及び第２フイールドでは、前回、遅延反
転がなく、動きベクトルのＬＳＢが“０′″であるため
、第４図のフローチャート中のステップ６３及び６７を
経て、現フィールドでの遅延の反転がされない。

第３フイールドでは、前回、遅延反転がなく、動きベク
トルのＬＳＢが１″であるため、第４図のフローチャー
ト中のステップ６３及び６７を経て、ステップ６６に移
行し、第３フイールドでの遅延の反転がなされ、送信側
の遅延回路９が挿入される。

第４フイールドでは、前の第３フイールドで遅延の反転
があり、第２フイールドと比較すると、１／ｆｓの動き
であるため、動きベクトルのＬＳＢが“０”となる。ま
た、前フィールド及び現フィールドの動きが零でないた
め、遅延反転の処理がなされる。即ち、第４図中のステ
ップ６３，６４．６５を経て遅延反転のステップ６６に
移行する。

第５フイールドでは、前の第４フイールドで、遅延の反
転があり、動きベクトルのＬＳＢが“ｏ″のために、上
述と同様にステップ６３，６４．６５を経て、遅延反転
の処理のステップ６６に移行する。

以後のフィールドにおいても、遅延反転の処理がなされ
る。

Ｈ０発明の効果 この発明に依れば、送信側及び受信側の夫々に奇数フィ
ールド及び偶数フィールドに共通の１個の遅延回路を設
け、送信側において、両遅延回路を集中管理するので、
構成の簡略化を図ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の主要部の構成を示すブロ
ック図、第２図はこの発明の一実施例の送信側の構成を
示すブロック図、第３図はこの発明の一実施例の受信側
の構成を示すブロック図、第４図はこの発明の一実施例
における遅延制御部の動作説明のためのフローチャート
、第５図及び第６図はこの発明の一実施例の動作説明の
ための路線図、第７図はこの発明を適用することができ
るＭＵＳＥ方式のサブサンプリングの説明のための路線
図、第８図はＭＵＳＥ方式の動き検出の範囲の説明のた
めのり路線図、第９図は遅延制御の説明のための路線図
である。 図面における主要な符号の説明 ｌ：ディジタル高品位テレビジョン信号の入力端子、３
：動きベクトル算出回路、４：遅延制御部、５：スイッ
チ回路、９：遅延回路。 −１ち゛セＬ　４列 第１図 第２図 ’Ｊ　７　ｍ　　　　　　ｌｌｉ　Ｂ　Ｆｊ！Ｉｉ１通
制御１つ動制 御１図 第９図Ｂ 第９図Ｃ 第９図り 手続補正書 昭和６０年　６月　７日

Claims (2)

【特許請求の範囲】
1. （１）２ｆｓのサンプリング周波数のディジタルテレビ
   ジョン信号の画素をサブサンプリングにより圧縮して伝
   送し、上記ディジタルテレビジョン信号の動きベクトル
   を連続する２フレーム間のブロックマッチングにより算
   出し、上記動きベクトルの検出の分解能が１／（２ｆｓ
   ）とされ、上記動きベクトルを１／ｆｓの動き補正量と
   遅延制御信号とに変換するようにした帯域圧縮伝送装置
   において、 送信側のサブサンプリング回路の前段に１／（２ｆｓ）
   の遅延回路と、上記遅延回路を選択的にデータ伝送路中
   に挿入するための制御手段とを設け、上記制御手段を制
   御する遅延制御信号を上記動き補正量及びサブサンプリ
   ングされたディジタルテレビジョン信号に付加して伝送
   するようにしたことを特徴とする帯域圧縮伝送装置。
2. （２）上記ディジタルテレビジョン信号の奇数フィール
   ド及び偶数フィールドに対して共通に上記遅延回路を設
   けたことを特徴とする特許請求の範囲第１項記載の帯域
   圧縮伝送装置。