JPH0555599A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 ｐｎ接合逆バイヤス電圧によるなだれ降伏に
よりホットキャリヤを注入するフローティングゲートを
有するＥＰＲＯＭやＥＥＰＲＯＭなどの書き込み可能な
半導体装置であって、キャリヤの注入効率を向上して書
き込み時間を早くし、絶縁膜の信頼性を向上してデータ
の保持時間を長くできる半導体装置を提供する。 【構成】 半導体基板上に絶縁膜を介して形成されたフ
ローティングゲートに、前記半導体基板に形成されたｐ
ｎ接合の前記半導体基板表面からホットキャリヤを注入
する半導体装置のホットキャリヤ注入場所を、フローテ
ィングゲートの端部ではなく、内部での前記半導体基板
表面に形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子などのキャリヤを
フローティングゲートに注入することによって書き込み
を行う半導体装置に関する。さらに詳しくは、ブレーク
ダウン電流により発生するホットキャリヤをフローティ
ングゲートに効率よく注入する構造とした半導体装置に
関する。

【０００２】

【従来の技術】フローティングゲート形ＭＯＳトランジ
スタは、書き込み情報を消去できるプログラマブル・リ
ード・オンリー・メモリー（以下、ＰＲＯＭという）と
してパソコン、ＯＡ機器などに利用されている。この代
表的なフローティングゲート素子の構造を図５に示す。

【０００３】図５において、１はｐ形の半導体基板、２
はｎ型拡散領域で形成されたドレイン領域、３は同じく
ｎ形拡散領域で形成されたソース領域、４はシリコン酸
化膜で形成された絶縁膜、５はフローティングゲート
で、電気的には接続されていない。フローティングゲー
ト５は多結晶シリコンで作られている。この構造でドレ
イン領域２を正の電位、ソース領域３および半導体基板
１をドレイン領域２より低い電位（通常は接地）にすれ
ば、逆バイアス状態となる。この逆バイアスの電位が、
ある値を超えると、ドレイン領域２と半導体基板１との
接合で、なだれ降伏が起り、この接合に流れる電流が急
激に増大する。半導体基板１とドレイン領域２とのあい
だには空乏層６が発生しており、この空乏層６を通過す
る電子や正孔などのキャリヤが、空乏層６内の電界によ
り加速されホットキャリヤとなり、その一部が半導体基
板表面のシリコン酸化膜の絶縁膜４を通って、フローテ
ィングゲート５に注入される。このばあい、キャリヤが
フローティングゲート５に注入される位置は、ドレイン
領域２の近傍で、シリコン酸化膜の絶縁膜４に近いとこ
ろ、すなわち図５のＡの部分となる。

【０００４】この素子で情報を読み出すばあいは、ドレ
イン領域２とソース領域３とのあいだに低い電圧を印加
すると、フローティングゲート５が負に帯電しているば
あいはソース領域３とドレイン領域２のあいだに反転層
が生じ、導通状態となる。つまり、フローティングゲー
ト５に帯電しているかどうかで記憶の有無を判定するの
である。

【０００５】

【発明が解決しようとする課題】前述のような従来の構
造によるフローティングゲート形素子では、キャリヤが
注入される場所がフローティングゲート５の端部となる
ためつぎのような問題がある。

【０００６】フーティングゲート５へのキャリヤの注
入効率が低い。すなわち、フローティングゲート５の端
部下側からシリコン酸化膜を経て、フローティングゲー
ト５にたどりつかなければならないが、フローティング
ゲート５の他端側までは非常に遠いこと、またフローテ
ィングゲートと反対方向に向かってシリコン酸化膜に注
入されたキャリヤはフローティングゲート５に到達しな
いなどの理由によるものである。また、フローティング
ゲート５端部付近直下のシリコン酸化膜の絶縁膜４は、
製造時のフローティングゲート５形成後の酸化工程によ
り、シリコン酸化膜の膜厚が厚くなっている。このシリ
コン酸化膜４膜厚が厚くなると、注入されたキャリヤ
は、フローティングゲート５へ到達しにくくなる。

【０００７】シリコン酸化膜の信頼性が低下する。す
なわち、このような半導体装置の一般的な製造法では、
ドライエッチングやイオン注入などの製造工程で、高電
界中のイオンビーム照射をうけ、フローティングゲート
５のない部分の薄いシリコン酸化膜は照射によるダメー
ジや金属汚染などを直接受け、露出した部分のシリコン
酸化膜は劣化する。そのうえ、ドレイン領域２と半導体
基板１間に高電圧が印加されて絶縁膜４中へのキャリヤ
注入が行われると、劣化しかかった絶縁膜４の劣化は一
層進みキャリヤ注入が何回も行われると、絶縁膜４の信
頼性は一層低下する。一方、キャリアが通過する絶縁膜
４は薄く（500 オングストローム以下）、さらに一度フ
ローティングゲート５に注入されたキャリヤは、消去操
作を行わない限り、長時間保持されなければならない。
このため、この絶縁膜４は劣化が起りにくいことが要求
されている。

【０００８】本発明は、以上述べた従来の問題を解決
し、フローティングゲートへのキャリヤの注入効率を上
げ、かつ絶縁膜の信頼性を向上した半導体装置を提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】本発明による半導体装置
は、半導体基板に形成されたドレイン領域およびソース
領域と、前記半導体基板の上に絶縁膜を介して形成さ
れ、前記半導体基板に形成されたｐｎ接合の逆バイアス
電圧により発生するホットキャリヤが注入されるフロー
ティングゲートとを有する半導体装置であって、前記ｐ
ｎ接合の前記半導体基板表面に形成される注入場所が前
記フローティングゲートの端部ではなく内部に形成され
るように構成し、前記目的を達成するものである。

【００１０】

【作用】本発明によれば、フローティングゲートに注入
するキャリヤが発生するｐｎ接合部をフローティングゲ
ートの中央部の下側に形成しているため、絶縁膜に注入
されたキャリヤは水平方向に移動しても、依然としてフ
ローティングゲートの下にあり、効率よくフローティン
グゲートに到達する。またキャリヤが注入される部分の
シリコン酸化膜は端部の酸化膜のように、フローティン
グゲート形成後の酸化工程により厚くなることはないた
め、薄いままでキャリヤの注入効率が向上する。

【００１１】さらに、キャリヤが注入される部分の絶縁
膜はフローティングゲートの内部であるため、製造途中
のドライエッチングやイオン注入などの工程によるダメ
ージや汚染を受けにくく、キャリヤ注入を何回も繰り返
しても、シリコン酸化膜の劣化は起らない。

【００１２】

【実施例】図１は本発明の基本的構造を示す半導体装置
の断面説明図である。図１において、符号は図５と同じ
部分を示すが、ゲート領域２とフローティングゲート５
を図３のばあいより大きく形成し、ドレイン領域２とフ
ローティングゲート５をオーバラップさせる（図１のＢ
部分）ことにより、ホットキャリヤを注入するｐｎ接合
の注入場所Ａが、フローティングゲート５の中心部で絶
縁膜４の下面に形成されていることである。このばあ
い、ドレイン領域２とソース領域３との間隙Ｌ、すなわ
ちチャネル長は従来の長さと同じになるように形成す
る。したがって、ドレイン領域２をソース領域３と反対
方向に広く形成するとともに、フローティングゲート５
もドレイン領域２側にのばして形成している。

【００１３】以上の構成でｎ形のドレイン領域２を正の
電位、ｐ形の半導体基板１を負の電位にして逆バイアス
電圧を印加すると、その逆バイアスの電位差がある値を
超えることによりなだれ降伏が起り、この接合に流れる
電流が急増する。そして半導体基板１とのあいだのｐｎ
接合に形成された空乏層６内で加速されたホットキャリ
ヤが絶縁膜４の下のｐｎ接合であるキャリヤ注入場所Ａ
から、絶縁膜４を経てフローティングゲート５に注入さ
れる。この際、キャリヤ注入場所Ａがフローティングゲ
ート５の中央部の下に形成されている。そのため、絶縁
膜４にまず注入されたホットキャリヤが直ちにフローテ
ィングゲート５に注入されないで、絶縁膜４を水平方向
に進んだばあいでも、どちらに進んでも上部にフローテ
ィングゲート５があり、ホットキャリヤがフローティン
グゲート５に注入され易い状態にある。この注入場所Ａ
は、ホットキャリヤのフローティングゲート５への注入
効率の面から考えればフローティングゲート５の中心部
になることが望ましいが、フローティングゲート５とド
レイン領域２のオーバーラップ部分はＦＥＴとして機能
せず、オーバラップ部分のフローティングゲート５のキ
ャリヤも直接には寄与しない（フローティングゲート５
内では、キャリヤの移動は比較的容易で、チャネル領域
上に移動して機能はする）。したがって注入場所Ａは、
フローティングゲート５の端部から0.3 μｍ以上内部に
あればよい。しかしつぎの実施例で説明するように、フ
ローティングゲートをＦＥＴ用のゲートとキャリヤ注入
用のゲートに分割して形成し、金属膜配線で連結する構
造とすれば、キャリヤ注入用のフローティングゲートの
中心部に注入場所Ａを設けることが望ましい。

【００１４】つぎに、本発明を書き込み、消去可能なセ
ンストランジスタに適用したばあいいの実施例について
説明する。

【００１５】図２は本発明の一実施例であるセンストラ
ンジスタを有する半導体構造を示す断面説明図である。
同図において、１はｐ形の半導体基板、２、３はそれぞ
れｎ⁺ 形拡散層で形成したドレイン領域およびソース領
域、14は薄いシリコン酸化膜、15はポリシリコンで形成
したＦＥＴ用フローティングゲートで、これらによりセ
ンストランジスタＱを構成している。

【００１６】17はｐ形半導体基板１に形成したｎ形領域
で、ｐ形の半導体基板１とのあいだにｐｎ接合が形成さ
れる。このｐｎ接合に印加される逆バイアス電圧による
なだれ降伏でｐｎ接合に形成された空乏層６内で加速さ
れたホットキャリヤがキャリヤ注入場所Ａからシリコン
酸化膜14を介してホットキャリヤ注入用のフローティン
グゲート18に注入される。19はｎ形領域17の電極とり出
し用のｎ⁺ 領域、20はｐ形半導体基板１の電極とり出し
用のｐ⁺ 形領域、21は素子分離用の厚い酸化膜で、これ
らによりホットキャリヤ注入部Ｄを構成している。

【００１７】ホットキャリヤ注入用フローティングゲー
ト18は、外部でアルミニウムなどの金属膜配線22により
センストランジスタＱのＦＥＴ用フローティングゲート
15と接続されており、ホットキャリヤ注入用フローティ
ングゲート18に注入されたホットキャリヤは、ＦＥＴ用
フローティングゲート15に自由に移送できる構造となっ
ている。この両者の関係を回路図で表わすと図３のよう
になる。図３でＱがセンストランジスタ、Ｄがホットキ
ャリヤ注入部である。

【００１８】この構成では、センストランジスタＱを構
成しているＦＥＴ用フローティングゲート15はドレイン
領域２とソース領域３とのあいだに形成でき、チャネル
長を正確に形成でき、ホットキャリヤ注入部Ｄでは注入
場所Ａがホットキャリヤ注入用フローティングゲート18
の中央部に形成されているため、シリコン酸化膜14に注
入されたホットキャリヤは有効にフローティングゲート
18に注入される。この注入されたホットキャリヤは、ア
ルミニウム配線22で両フローティングゲート15、18が接
続され、等電位になっているため、ＦＥＴ用フローティ
ングゲート15に移送され、トランジスタとして動作し情
報読み出し作用をする。

【００１９】つぎに、この実施例の製法について、図面
により説明する。図４は製造工程を示す図で、まず図４
のａ工程に示すように、ｐ形シリコン半導体基板１の表
面にホトレジスト膜を形成して、低濃度ｎ形領域17を形
成する部分を目抜きリンをイオン注入する。つぎに半導
体基板１の表面のホトレジスト膜を除去し、酸化法また
はＣＶＤ法などにより薄いシリコン酸化膜14を形成し、
さらにその上に窒化膜を形成して厚い酸化膜21の形成部
分を目抜き酸化することにより、薄いシリコン酸化膜14
の露出した部分のみ酸化が進み図４のｂ工程に示すよう
に、素子分離用の厚い酸化膜21が形成されるとともに、
イオン注入されたリンが拡散し低濃度のｎ形拡散領域17
が形成される。

【００２０】つぎに、図４のｃ工程に示すようにセンス
トランジスタＱのドレイン領域２、ソース領域３および
ホットキャリヤ注入部Ｄのｎ⁺ 形領域19の形成部にリン
などのドナ不純物を濃度10²⁰cm^-3でイオン打込みをし、
またｐ⁺ 形領域20の形成部にボロンなどのアクセプタ不
純物を濃度10²⁰cm^-3で打ち込み、ポリシリコンをＣＶＤ
法で半導体基板１の表面に堆積させる。この際半導体基
板１に打ち込まれたリンやボロンの不純物は半導体基板
１内に拡散され、各高濃度の拡散領域２、３、19、20が
形成される。そののちホットキャリヤ注入場所Ａがフロ
ーティングゲート18の中央部となるようにフローティン
グゲート15、18形成部以外のポリシリコンをエッチング
除去することにより図４のｃ工程に示すホットキャリヤ
注入部ＤとセンストランジスタＱ部を形成できる。その
のちスパッタ法などによりアルミニウムなどの金属膜配
線を形成してホットキャリヤ注入用フローティングゲー
ト18とセンストランジスタＱのＦＥＴ用フローティング
ゲート15とを接続することにより本実施例の半導体装置
がえらえる。

【００２１】

【発明の効果】以上説明したように、本発明によれば、
フローティングゲートにホットキャリヤを注入するｐｎ
接合の半導体基板表面であるキャリヤ注入場所をフロー
ティングゲートの端部ではなく、内部に形成しているた
め、キャリヤの注入効率が大幅に向上するとともに、キ
ャリヤ注入部分の絶縁膜が製造途中にダメージや汚染を
受けず、絶縁膜の信頼性が大幅に向上する。

【図面の簡単な説明】

【図１】本発明の基本的構造を示す半導体装置の断面説
明図である。

【図２】本発明の一実施例であるセンストランジスタを
有する半導体構造を示す断面説明図である。

【図３】図２の実施例を回路図で表わした説明図であ
る。

【図４】図２の実施例の製造工程を説明する図である。

【図５】従来のフローティングゲート構造ＦＥＴの断面
説明図である。

【符号の説明】

１ 半導体基板 ２ ドレイン領域 ３ ソース領域 ４ 絶縁膜 ５ フローティングゲート 15 ＦＥＴ用フローティングゲート 18 ホットキャリヤ用フローティングゲート 22 金属膜配線 Ａ 注入場所

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板に形成されたドレイン領域お
   よびソース領域と、前記半導体基板の上に絶縁膜を介し
   て形成され、前記半導体基板に形成されたｐｎ接合の逆
   バイアス電圧により発生するホットキャリヤが注入され
   るフローティングゲートとを有する半導体装置であっ
   て、前記ｐｎ接合の前記半導体基板表面に形成される注
   入場所が前記フローティングゲートの端部ではなく内部
   に形成されてなる半導体装置。
2. 【請求項２】 前記フローティングゲートが、ＦＥＴの
   ゲートを構成するＦＥＴ用フローティングゲートと、前
   記ホットキャリヤの注入されるホットキャリヤ用フロー
   ティングゲートとに分割され、前記両フローティングゲ
   ートが金属膜配線で接続されてなる請求項１記載の半導
   体装置。